CN111585611B - 基于cffh/ds系统的帧同步方法及装置 - Google Patents

基于cffh/ds系统的帧同步方法及装置 Download PDF

Info

Publication number
CN111585611B
CN111585611B CN202010219592.1A CN202010219592A CN111585611B CN 111585611 B CN111585611 B CN 111585611B CN 202010219592 A CN202010219592 A CN 202010219592A CN 111585611 B CN111585611 B CN 111585611B
Authority
CN
China
Prior art keywords
frequency offset
data
round
target
time delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010219592.1A
Other languages
English (en)
Other versions
CN111585611A (zh
Inventor
杨烜赫
安建平
王帅
罗士荀
贺梦尧
金鑫
马啸
崔灿
宋哲
方金辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Institute of Technology BIT
Original Assignee
Beijing Institute of Technology BIT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Institute of Technology BIT filed Critical Beijing Institute of Technology BIT
Priority to CN202010219592.1A priority Critical patent/CN111585611B/zh
Publication of CN111585611A publication Critical patent/CN111585611A/zh
Application granted granted Critical
Publication of CN111585611B publication Critical patent/CN111585611B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/713—Spread spectrum techniques using frequency hopping
    • H04B1/7156—Arrangements for sequence synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2656—Frame synchronisation, e.g. packet synchronisation, time division duplex [TDD] switching point detection or subframe synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2689—Link with other circuits, i.e. special connections between synchronisation arrangements and other circuits for achieving synchronisation
    • H04L27/2695—Link with other circuits, i.e. special connections between synchronisation arrangements and other circuits for achieving synchronisation with channel estimation, e.g. determination of delay spread, derivative or peak tracking
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H04L27/3845—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier
    • H04L27/3854—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier using a non - coherent carrier, including systems with baseband correction for phase or frequency offset
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/713—Spread spectrum techniques using frequency hopping
    • H04B1/7156—Arrangements for sequence synchronisation
    • H04B2001/71563—Acquisition

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明实施例提供了一种基于CFFH/DS系统的帧同步方法及装置，所述方法将现有技术中分别进行的精搜索、跟踪及帧同步同时进行，可以大大缩短同步时间，实现快速的帧同步，同时避免消耗大量硬件资源。

Description

基于CFFH/DS系统的帧同步方法及装置
技术领域
本发明涉及通信技术领域，更具体地，涉及基于CFFH/DS系统的帧同步方法及装置。
背景技术
目前，扩频技术是将传输信号的频谱用某个特定的扩频函数进行展宽以提高通信系统的可靠性，常用的扩频技术包括直接序列扩频、跳频扩频、跳时及混合扩频等。
单一的直接序列具有扩频增益受限、远近效应严重、抗窄带干扰和对准式干扰能力差等缺点，混合扩频是多种扩频技术结合在一起的扩频方式，例如结合了直接序列扩频(Direct Sequence-Spread Spectrum，DS)技术与相干快跳频(Coherent Fast FrequencyHopping，CFFH)技术的混合扩频技术，基于这种混合扩频技术形成的通信系统为相干快跳频/直接序列扩频混合系统(以下简称为CFFH/DS系统)。CFFH/DS系统结合了直接序列扩频技术与跳频技术的特点，可以显著提高系统的信号处理增益，并且能有效的克服远近效应，提高抗窄带干扰的能力，具有极强的抗干扰性和低检测概率，在军事通信中有着极为广泛的运用。
CFFH/DS系统能正常通信的前提是能够成功进行捕获、精搜索、跟踪和帧同步。在传统的CFFH/DS系统中，通常将捕获、精搜索、跟踪和帧同步四个过程分别进行，由于这四个过程均需要占用帧同步头的资源，这将会导致一帧中的帧同步头过长，使同步时间较长，这将严重影响帧效率和CFFH/DS系统的接收机开启时间。
发明内容
为克服上述问题或者至少部分地解决上述问题，本发明实施例提供了一种基于CFFH/DS系统的帧同步方法及装置。
第一方面，本发明实施例提供了一种基于CFFH/DS系统的帧同步方法，包括：
获取目标信号的基带信号，并从所述基带信号中抽取多路第一类信号，所述第一类信号的数据采样率为一倍码片速率；
对每路第一类信号分别进行解扩，并将每路第一类信号中属于同一跳频点的数据分别进行相干累积，每路第一类信号得到的和数据存储至对应的存储器内，当所述存储器中倒数第二个存储位置被占用后，开始读取目标和数据，基于所述目标和数据确定频偏估计值以及时延估计值，对每个存储器中存储的和数据进行频偏补偿和时延补偿，并确定所述目标信号的帧同步头位置；所述目标和数据为目标第一类信号对应的存储器中存储的和数据；
将频偏补偿和时延补偿后得到的结果分别与已知的帧同步头序列相乘，并将每个相乘结果中的所有符号中的数据进行相干累积，并基于相干累积的结果，确定所述目标信号的码偏估计值。
优选地，所述基于所述目标和数据确定频偏估计值以及时延估计值，对每个存储器中存储的和数据进行频偏补偿和时延补偿，并确定所述目标信号的帧同步头位置，具体包括：
构建频偏补偿矩阵，基于所述频偏补偿矩阵，对所述目标和数据进行第一轮残余频偏搜索，并基于第一轮残余频偏搜索的结果对所述目标和数据进行第一轮时延搜索，确定时延和频偏的第一类二维搜索平面；
基于所述第一类二维搜索平面，确定第一轮频偏估计值以及第一轮时延估计值，并确定所述目标信号的帧同步头位置；
确定所述帧同步头位置后，基于所述第一轮频偏估计值以及所述第一轮时延估计值，对每个存储器中存储的和数据进行第一轮频偏补偿和第一轮时延补偿。
优选地，所述基于所述目标和数据确定频偏估计值以及时延估计值，对每个存储器中存储的和数据进行频偏补偿和时延补偿，还包括：
对所述目标和数据经第一轮频偏补偿和第一轮时延补偿的结果进行第二轮残余频偏搜索，并基于第二轮残余频偏搜索的结果进行第二轮时延搜索，确定时延和频偏的第二类二维搜索平面；
基于所述第二类二维搜索平面，确定第二轮频偏估计值以及第二轮时延估计值；
基于所述第二轮频偏估计值以及所述第二轮时延估计值，分别对每个存储器中存储的和数据进行第二轮频偏补偿和第二轮时延补偿。
优选地，所述基于所述频偏补偿矩阵，对所述目标和数据进行第一轮残余频偏搜索，并基于第一轮残余频偏搜索的结果对所述目标和数据进行第一轮时延搜索，具体包括：
将所述目标和数据中的每个符号分别与所述频偏补偿矩阵相乘，对所述目标和数据中的每个符号进行频偏补偿，并将频偏补偿的结果与所述已知的帧同步头序列相乘，将相乘的结果按照跳频点进行相干累积；
将相干累积的结果按频点补偿不同的时延，对所述目标和数据进行所述第一轮时延搜索。
优选地，所述基于所述第一类二维搜索平面，确定第一轮频偏估计值以及第一轮时延估计值，并确定所述目标信号的帧同步头，具体包括：
将所述第一类二维搜索平面上的数据进行取模，将最大的模与预设门限值进行比较，若判断获知最大的模大于所述预设门限值，则确定所述目标和数据为所述目标信号的帧同步头，并确定所述目标信号的帧同步头位置，且根据最大的模对应的所述第一类二维搜索平面的横坐标和纵坐标，确定所述第一轮频偏估计值以及所述第一轮时延估计值。
优选地，基于CFFH/DS系统的帧同步方法，还包括：
若判断获知最大的模小于等于所述预设门限值，则更新所述目标和数据的读取位置，并基于更新后的读取位置，读取所述目标第一类信号对应的存储器中存储的目标和数据。
优选地，所述目标第一类信号基于如下方法确定：
将所有第一类信号按抽取位置的先后顺序进行排序；
选取排序结果中处于中间位置的抽取位置对应的第一类信号作为所述目标第一类信号。
第二方面，本发明实施例提供了一种基于CFFH/DS系统的帧同步装置，包括：抽取模块、帧同步头确定模块和码偏估计值确定模块。
其中，
抽取模块用于获取目标信号的基带信号，并从所述基带信号中抽取多路第一类信号，所述第一类信号的数据采样率为一倍码片速率；
帧同步头确定模块用于对每路第一类信号分别进行解扩，并将每路第一类信号中属于同一跳频点的数据分别进行相干累积，每路第一类信号得到的和数据存储至对应的存储器内，当所述存储器中倒数第二个存储位置被占用后，读取目标和数据，基于所述目标和数据确定频偏估计值以及时延估计值，对每个存储器中存储的和数据进行频偏补偿和时延补偿，并确定所述目标信号的帧同步头；所述目标和数据为目标第一类信号对应的存储器中存储的和数据；
码偏估计值确定模块用于将频偏补偿和时延补偿后得到的结果分别与已知的帧同步头序列相乘，并将每个相乘结果中的所有符号中的数据进行相干累积，并基于相干累积的结果，确定所述目标信号的码偏估计值。
第三方面，本发明实施例提供了一种电子设备，包括：存储器、处理器以及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如第一方面所述的基于CFFH/DS系统的帧同步方法的步骤。
第四方面，本发明实施例提供了一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现如第一方面所述的基于CFFH/DS系统的帧同步方法的步骤。
本发明实施例提供的一种基于CFFH/DS系统的帧同步方法及装置，所述方法首先获取目标信号的基带信号，并从所述基带信号中抽取多路第一类信号，所述第一类信号的数据采样率为一倍码片速率；然后对每路第一类信号分别进行解扩，并将每路第一类信号中的数据分别按跳频点进行相干累积，每路第一类信号得到的和数据存储至对应的存储器内，当所述存储器中倒数第二个存储位置被占用后，读取目标第一类信号对应的存储器中存储的目标和数据，基于所述目标和数据确定频偏估计值时延估计值，对每个存储器中存储的和数据进行频偏补偿和时延补偿，并确定所述目标信号的帧同步头；最后将频偏补偿和时延补偿后得到的结果分别与接收端已知的帧同步头序列相乘，并将每个相乘结果中的所有符号中的数据进行相干累积，并基于相干累积的结果，确定所述目标信号的码偏估计值。本发明实施例中将现有技术中分别进行的精搜索、跟踪及帧同步同时进行，可以大大缩短同步时间，实现快速的帧同步，同时避免消耗大量硬件资源。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种基于CFFH/DS系统的帧同步方法的流程示意图；
图2为本发明实施例提供的一种基于CFFH/DS系统的帧同步方法中对基带信号进行采样的示意图；
图3为本发明实施例提供的一种基于CFFH/DS系统的帧同步方法的完整流程示意图；
图4为本发明实施例提供的一种基于CFFH/DS系统的帧同步装置的结构示意图；
图5为本发明实施例提供的一种电子设备的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，本发明实施例提供了一种基于CFFH/DS系统的帧同步方法，包括：
S1，获取目标信号的基带信号，并从所述基带信号中抽取多路第一类信号，所述第一类信号的数据采样率为一倍码片速率；
S2，对每路第一类信号分别进行解扩，并将每路第一类信号中属于同一跳频点的数据分别进行相干累积，每路第一类信号得到的和数据存储至对应的存储器内，当所述存储器中倒数第二个存储位置被占用后，开始读取目标和数据，基于所述目标和数据确定频偏估计值以及时延估计值，对每个存储器中存储的和数据进行频偏补偿和时延补偿，并确定所述目标信号的帧同步头位置；所述目标和数据为目标第一类信号对应的存储器中存储的和数据；
S3，将频偏补偿和时延补偿后得到的结果分别与已知的帧同步头序列相乘，并将每个相乘结果中的所有符号中的数据进行相干累积，并基于相干累积的结果，确定所述目标信号的码偏估计值。
本发明实施例中提供的基于CFFH/DS系统的帧同步方法，其执行主体为服务器，服务器具体可以是电脑服务器或者云端服务器，本发明实施例中对此不作具体限定。本发明实施例中提供的基于CFFH/DS系统的帧同步方法，具体可以应用于CFFH/DS系统的信号接收端和信号发送端存在大动态的情况下，例如信号接收端和信号发送端多普勒的二阶变化率不为零的情况下。
首先执行步骤S1。其中，目标信号是指CFFH/DS系统内传输的、需要进行帧同步的信号。目标信号的基带信号是指将目标信号进行捕获、解跳和低通滤波器之后得到的信号，且经过捕获之后已经进行频偏和时延的粗搜索，残余频偏与捕获的频偏搜索精度有关，本发明实施例中设经过捕获之后的基带信号的扩频码与CFFH/DS系统的信号接收端本地参考扩频码的延时之差小于半个码片的宽度。
从所述基带信号中抽取多路第一类信号的过程即为对基带信号进行采样的过程。如图2所示，为本发明实施例中对基带信号进行采样的示意图。基带信号中包括Y个跳频点，每个跳频点内有Z个码片，中心频率为fc，且每个跳频点处的频率分别为
Figure BDA0002425606800000071
…，fc-3f0，fc-2f0，fc-f0，fc,fc+f0，fc+2f0，fc+3f0，…，
Figure BDA0002425606800000072
本发明实施例中第i(1≤i≤Y)个跳频点处的频率可以记为fi，
Figure BDA0002425606800000073
表示向下取整，每个跳频点内的码片可以表示为Chip1、Chip2、…、ChipZ，每个码片内可承载有G个采样点，分别记为Data1、Data2、…、DataG。设目标信号和基带信号的数据采样率均为fsmp1，码片速率为Rc，则有fsmp1＝G*Rc。从基带信号中抽取多路第一类信号时需要确定每路第一类信号的抽取位置，如图2所示，设共有N路第一类信号，N路第一类信号为并行的信号，则共有N个抽取位置。每两个抽取位置之间的间隔为
Figure BDA0002425606800000081
即为码偏搜索精度，Tc为一个码片的时间。也就是说，第一类信号的并行路数N决定了码偏搜索精度
Figure BDA0002425606800000082
同时，在获取每路第一类信号时，需要保证每路第一类信号的数据速率(即数据采样率)均为一倍码片速率。设每路第一类信号的数据采样率为fsmp2，码片速率为Rc，则有fsmp2＝Rc。
然后执行步骤S2。将每路第一类信号分别进行解扩后，将每路第一类信号中属于同一跳频点的数据分别进行相干累积，由于基带信号中包括Y个跳频点，每个跳频点内有Z个码片，则每路第一类信号中每Z个码片中的数据进行相干累积一次，此处相干累积即直接相加，相干累积的结果为和数据，最终基带信号的每个符号得到Y个和数据。
本发明实施例中设置有与第一类信号的路数相同的存储器，即N个存储器，分别用于存储每路第一类信号得到的和数据。设目标信号的帧同步头的长度为NS个符号，每个存储器的存储长度为K，其中有K＝(NS+1)*Y，即每个存储器中能够存储NS+1个符号，也即每个存储器中能够存储K个和数据。当存储器中倒数第二个存储位置被占用后，即当存储器中存储的符号个数为NS后，将目标和数据进行读取，具体的读取方式是根据设定读取位置，例如从目标第一类信号对应的存储器中的第a个符号开始进行读取，a的初始值为1。再次输入的和数据存储至存储器中的第NS+1个空出的存储位置。
需要说明的是，目标和数据是指目标第一类信号对应的存储器中存储的和数据。目标第一类信号可以根据需要进行选择，为保证残余频偏估计的准确性，本发明实施例中可以先将所有第一类信号按抽取位置的先后顺序进行排序，然后选择N路中的第
Figure BDA0002425606800000091
路第一类信号作为目标第一类信号，其中
Figure BDA0002425606800000092
表示向上取整。
根据从目标第一类信号对应的存储器中读取的目标和数据，确定频偏估计值以及时延估计值，即是对目标信号的频偏和时延进行搜索确定频偏估计值以及时延估计值的搜索过程，在搜索过程中即可确定出目标信号的帧同步头位置。在确定出目标信号的帧同步头位置之后，存储器中不再存储其他符号的数据，即在确定出目标信号的帧同步头位置之后，存储器中存储的符号数为NS个，这NS个符号即为目标信号的帧同步头。本发明实施例中通过多路第一类信号中的目标第一类信号对应的和数据确定出频偏估计值以及时延估计值，可以对每个存储器中存储的和数据进行频偏补偿和时延补偿。
最后执行步骤S3。将每个存储器中存储的和数据进行频偏补偿和时延补偿后得到的结果分别与已知的帧同步头序列相乘，已知的帧同步序列为预先确定的，以用于在目标信号的基带信号中找到与已知的帧同步头序列相同的帧同步头。在相乘后，共有N路相乘结果，每路相乘结果中均具有NS个符号。将每个相乘结果中的NS个符号中的数据进行相干累积，可以得到N个数据。最后根据得到的N个数据即可确定目标信号的码偏估计值，具体可以将N个数据中的最大值作为目标信号的码偏估计值。N个数据中的最大值具体可以通过冒泡排序法确定。
本发明实施例提供的基于CFFH/DS系统的帧同步方法，首先获取目标信号的基带信号，并从所述基带信号中抽取多路第一类信号，所述第一类信号的数据采样率为一倍码片速率；然后对每路第一类信号分别进行解扩，并将每路第一类信号中的数据分别按跳频点进行相干累积，每路第一类信号得到的和数据存储至对应的存储器内，当所述存储器中倒数第二个存储位置被占用后，开始读取目标和数据，基于所述目标和数据确定频偏估计值以及时延估计值，对每个存储器中存储的和数据进行频偏补偿和时延补偿，并确定所述目标信号的帧同步头位置；最后将频偏补偿和时延补偿后得到的结果分别与已知的帧同步头序列相乘，并将每个相乘结果中的所有符号中的数据进行相干累积，并基于相干累积的结果，确定所述目标信号的码偏估计值。本发明实施例中将现有技术中分别进行的精搜索、跟踪及帧同步同时进行，可以大大缩短同步时间，实现快速的帧同步，同时避免消耗大量硬件资源。
在上述实施例的基础上，本发明实施例中提供的基于CFFH/DS系统的帧同步方法，所述基于所述目标和数据确定频偏估计值以及时延估计值，对每个存储器中存储的和数据进行频偏补偿和时延补偿，并确定所述目标信号的帧同步头位置，具体包括：
构建频偏补偿矩阵，基于所述频偏补偿矩阵，对所述目标和数据进行第一轮残余频偏搜索，并基于第一轮残余频偏搜索的结果对所述目标和数据进行第一轮时延搜索，确定时延和频偏的第一类二维搜索平面；
基于所述第一类二维搜索平面，确定第一轮频偏估计值以及第一轮时延估计值，并确定所述目标信号的帧同步头位置；
确定所述帧同步头位置后，基于所述第一轮频偏估计值以及所述第一轮时延估计值，对每个存储器中存储的和数据进行第一轮频偏补偿和第一轮时延补偿。
具体地，本发明实施例中，在确定频偏估计值、时延估计值以及目标信号的帧同步头位置时，进行第一轮搜索。首先，构建频偏补偿矩阵。具体可以将目标和数据按频点以Δv1为步进产生一个频偏补偿矩阵，Δv1可以根据需要进行设定，本发明实施例中对此不作具体限定。然后，通过频偏补偿矩阵对目标和数据中的每个符号进行频偏补偿实现对目标和信号的第一轮残余频偏搜索，并通过对第一轮残余频偏搜索的结果进行时延补偿实现对目标和信号的第一轮时延搜索。通过第一轮残余频偏搜索和第一轮时延搜索，得到时延和频偏的第一类二维搜索平面。第一类二维搜索平面上每一点表示目标和数据中每个数据经频偏补偿以及时延补偿后得到的数据，每一点的横坐标为该点表示的数据对应的频偏，每一点的纵坐标为该点表示的数据对应的时延。
然后，根据第一类二维搜索平面，通过寻找第一类二维搜索平面上模最大的数据对应的横纵坐标，确定出第一轮频偏估计值以及第一轮时延估计值，并可以通过判断第一类二维搜索平面上模最大的数据的模与预设门限值之间的大小关系确定出目标信号的帧同步头位置。预设门限值的具体取值可以根据需要进行确定，本发明实施例中对此不作具体限定。
最后，根据第一轮频偏估计值以及第一轮时延估计值，分别对每个存储器中存储的和数据进行第一轮频偏补偿和第一轮时延补偿。
在上述实施例的基础上，本发明实施例中提供的基于CFFH/DS系统的帧同步方法，所述基于所述频偏补偿矩阵，对所述目标和数据进行第一轮残余频偏搜索，并基于第一轮残余频偏搜索的结果对所述目标和数据进行第一轮时延搜索，具体包括：
将所述目标和数据中的每个符号分别与所述频偏补偿矩阵相乘，对所述目标和数据中的每个符号进行频偏补偿，并将频偏补偿的结果与所述已知的帧同步头序列相乘，将相乘的结果按照跳频点进行相干累积；
将相干累积的结果按频点补偿不同的时延，对所述目标和数据进行所述第一轮时延搜索。
具体地，本发明实施例中在进行第一轮搜索时，首先将目标和数据以符号为单位分别与频偏补偿矩阵相乘，对目标和数据中的每个符号进行频偏补偿，然后将频偏补偿的结果与已知的帧同步头序列相乘，将相乘的结果按照跳频点进行相干累积，即将相乘的结果中所有符号中属于相同跳频点的数据进行相干累积。将相干累积的结果按频点以Δτ1为步进补偿不同的时延，对目标和数据进行第一轮时延搜索。若使用的跳频点之间间隔为整数倍关系，则可使用快速傅里叶变换(FFT)来进行不同时延的补偿。也可以构建时延补偿矩阵，通过时延补偿矩阵按频点以Δτ1为步进补偿不同的时延。
在上述实施例的基础上，本发明实施例中提供的基于CFFH/DS系统的帧同步方法，所述基于所述第一类二维搜索平面，确定第一轮频偏估计值以及第一轮时延估计值，并确定所述目标信号的帧同步头位置，具体包括：
将所述第一类二维搜索平面上的数据进行取模，将最大的模与预设门限值进行比较，若判断获知最大的模大于所述预设门限值，则确定所述目标和数据为所述目标信号的帧同步头，并确定所述目标信号的帧同步头位置，且根据最大的模对应的所述第一类二维搜索平面的横坐标和纵坐标，确定所述第一轮频偏估计值以及所述第一轮时延估计值。
具体地，本发明实施例中，首先将第一类二维搜索平面上的数据进行取模，将最大的模与预设门限值进行比较，如果最大的模大于预设门限值，则确定目标和数据为目标信号的帧同步头，即找到目标信号的帧同步头位置。设最大的模对应的第一类二维搜索平面的横坐标和纵坐标分别为xmax、ymax，则第一轮频偏估计值以及第一轮时延估计值可以通过如下公式确定。
Figure BDA0002425606800000121
其中，{Δfi|i＝1,2,…,Y}为第i个跳频点的第一轮频偏估计值，fi为第i个跳频点的频率，X为第一类二维搜索平面上横坐标的最大值，τ为第一轮时延估计值，Y为第一类二维搜索平面上纵坐标的最大值，Δτ1为第一类时延搜索的步进，Δv1为第一类残余频偏搜索的相对速度步进，c为光速。
如果最大的模小于等于预设门限值，则说明当前读出的目标和数据不是目标信号的帧同步头，则更新目标和数据的读取位置，并基于更新后的读取位置，读取目标第一类信号对应的存储器中存储的目标和数据，并重复执行上述实施例中读取目标和数据之后的操作过程。
在上述实施例的基础上，本发明实施例中提供的基于CFFH/DS系统的帧同步方法，所述基于所述目标和数据确定频偏估计值以及时延估计值，对每个存储器中存储的和数据进行频偏补偿和时延补偿，还包括：
对所述目标和数据经第一轮频偏补偿和第一轮时延补偿的结果进行第二轮残余频偏搜索，并基于第二轮残余频偏搜索的结果进行第二轮时延搜索，确定时延和频偏的第二类二维搜索平面；
基于所述第二类二维搜索平面，确定第二轮频偏估计值以及第二轮时延估计值；
基于所述第二轮频偏估计值以及所述第二轮时延估计值，分别对每个存储器中存储的和数据进行第二轮频偏补偿和第二轮时延补偿。
具体地，本发明实施例中，在确定频偏估计值、时延估计值以及目标信号的帧同步头时，进行第一轮搜索和第二轮搜索，目标信号的帧同步头的确定在第一轮搜索中完成，第一轮搜索的过程参见上述实施例，本发明实施例中对此不作具体限定。由于第一轮搜索已经结束，因此第二轮搜索可以复用第一轮搜索的资源。
第二轮搜索的具体过程与第一轮搜索的具体过程一致，首先对目标和数据经第一轮频偏补偿和第一轮时延补偿的结果进行第二轮残余频偏搜索，并根据第二轮残余频偏搜索的结果进行第二轮时延搜索，确定时延和频偏的第二类二维搜索平面；然后根据第二类二维搜索平面，确定第二轮频偏估计值以及第二轮时延估计值；最后根据第二轮频偏估计值以及第二轮时延估计值，分别对每个存储器中存储的和数据进行第二轮频偏补偿和第二轮时延补偿。
本发明实施例中，在确定频偏估计值、时延估计值时，通过二轮搜索实现，如此可以提升残余频偏和时延的估计精度。
在上述实施例的基础上，本发明实施例中提供的基于CFFH/DS系统的帧同步方法，对所述目标和数据经第一轮频偏补偿和第一轮时延补偿的结果进行第二轮残余频偏搜索，并基于第二轮残余频偏搜索的结果进行第二轮时延搜索，确定时延和频偏的第二类二维搜索平面，具体包括：
首先，构建频偏补偿矩阵。具体可以将目标和数据按频点以Δv2为步进产生一个频偏补偿矩阵，Δv2可以根据需要进行设定，本发明实施例中对此不作具体限定。需要保证的是，
Figure BDA0002425606800000141
然后，通过频偏补偿矩阵对目标和数据中的每个符号进行频偏补偿实现对目标和信号的第二轮残余频偏搜索，并通过对第二轮残余频偏搜索的结果进行时延补偿实现对目标和信号的第二轮时延搜索。通过第二轮残余频偏搜索和第二轮时延搜索，得到时延和频偏的第二类二维搜索平面。第二类二维搜索平面上每一点表示目标和数据中每个数据经频偏补偿以及时延补偿后得到的数据，每一点的横坐标为该点表示的数据对应的频偏，每一点的纵坐标为该点表示的数据对应的时延。
在上述实施例的基础上，本发明实施例中提供的基于CFFH/DS系统的帧同步方法，通过频偏补偿矩阵对目标和数据中的每个符号进行频偏补偿实现对目标和信号的第二轮残余频偏搜索，并通过对第二轮残余频偏搜索的结果进行时延补偿实现对目标和信号的第二轮时延搜索，具体包括：
将所述目标和数据中的每个符号分别与频偏补偿矩阵相乘，对目标和数据中的每个符号进行频偏补偿，并将频偏补偿的结果与已知的帧同步头序列相乘，将相乘的结果按照跳频点进行相干累积；
将相干累积的结果按频点补偿不同的时延，对目标和数据进行第二轮时延搜索。
具体地，本发明实施例中在进行第二轮搜索时，首先将目标和数据中的每个符号分别与频偏补偿矩阵相乘，对目标和数据中的每个符号进行频偏补偿，然后将频偏补偿的结果与已知的帧同步头序列相乘，将相乘的结果按照跳频点进行相干累积。将相干累积的结果按频点以Δτ2为步进补偿不同的时延，对目标和数据进行第二轮时延搜索。
在上述实施例的基础上，本发明实施例中提供的基于CFFH/DS系统的帧同步方法，基于所述第二类二维搜索平面，确定第二轮频偏估计值以及第二轮时延估计值，具体包括：
将第二类二维搜索平面上的数据进行取模，基于最大的模对应的第二类二维搜索平面的横坐标和纵坐标，确定所述第二轮频偏估计值以及第二轮时延估计值。
如图3所示，为本发明实施例中提供的基于CFFH/DS系统的帧同步方法的完整流程示意图，首先获取目标信号的基带信号，并从基带信号中抽取N路第一类信号；然后对每路第一类信号分别进行解扩，并将每路第一类信号中的数据分别按跳频点进行相干累积，每路第一类信号得到的和数据存储至对应的存储器内，当存储器中倒数第二个存储位置被占用后，读取第
Figure BDA0002425606800000161
路第一类信号对应的存储器中存储的目标和数据，通过目标和数据确定第二轮频偏估计值以及第二轮时延估计值，对每个存储器中存储的和数据进行频偏补偿和时延补偿；将频偏补偿和时延补偿后得到的结果分别与已知的帧同步头序列相乘，然后将N路相乘结果中的NS个符号进行相干累积，并基于相干累积的结果，相干累积的结果中的最大值为目标信号的码偏估计值。
对于读取的目标和数据进行第一轮搜索和第二类搜索，第一轮搜索先进行频偏补偿和时延补偿，然后确定时延和频偏的第一类二维搜索平面，对第一类二维搜索平面上的数据进行取模，对模进行峰值搜索，确定出最大的模，将最大的模与预设门限值进行比较，若最大的模大于预设门限值，则确定此时的目标和数据为目标信号的帧同步头，且根据最大的模对应的第一类二维搜索平面的横坐标和纵坐标，确定第一轮频偏估计值以及第一轮时延估计值。若最大的模小于等于预设门限值，则重新读出目标和数据。第二轮搜索同样先进行频偏补偿和时延补偿，然后确定时延和频偏的第二类二维搜索平面，对第二类二维搜索平面上的数据进行取模，对模进行峰值搜索，确定出最大的模，根据最大的模对应的第二类二维搜索平面的横坐标和纵坐标，确定第二轮频偏估计值以及第二轮时延估计值。
在上述实施例的基础上，本发明实施例中，以Y的取值具体为64，64个跳频点在按照频率大小排序之后，相邻两个跳频点之间均间隔f0，N的取值为9，Z的取值为16，扩频码长度为1024，信号过采样倍数为64，NS的取值为64为例进行具体说明。
第一步，将基带数据进行并行9路第一类信号的抽取，各路第一类信号的抽取位置间隔8个码片，每路第一类信号均将数据抽取到一倍码片速率。
第二步、一个符号内跳频点数为64，每跳有16个码片，将经过抽取之后的9路第一类信号进行解扩，每路第一类信号中每16个码片相干累积一次，最终每个符号得到64个数据。
第三步、将第二步中得到的数据分别存入9个存储器中，帧同步头的长度为64个符号，每个存储器的存储深度为390，390＝64*(64+1)，即一共可以存入65个符号。当存储器中存满64个符号后，输入的数据存往存储器中第65个符号的位置，同时将第5个存储器从存入的第a个符号的存储位置开始往外读取，a的初始值为1，当存储器中存满65个符号之后，存储器的第a个符号的存储位置的数据已经被读出，因此下一个符号可以存入第a个符号的存储位置。
第四步、Y＝64，对于同一个信号接收端与信号发送端之间的相对速度，针对每一个跳频点将产生64个不同的残余频偏。将残余频偏等间隔划分为513个，因此可以得到513*64的频偏补偿矩阵。因此将第三步中读出的数据按频点以Δv1为步进产生一个频偏补偿矩阵，例如将残余频偏等间隔划分为513个，因此得到一个513*64的频偏补偿矩阵，将每个符号与频偏补偿矩阵相乘进行第一轮残余频偏搜索，将已补偿的数据与已知的帧同步头序列相乘，然后进行64个符号的累积，最终得到513*64个数据，其中这里的64代表跳频点的个数。
第五步、将第四步得到的数据按频点补偿不同的时延进行第一轮时延搜索，由于64个跳频点的间隔均为f0的整数倍，则可使用FFT来进行时延的估计，使用的FFT点数具体可以为256，经过FFT之后得到时延和频偏的第一类二维搜索平面。
第六步、将第五步得到的513*256的时延和频偏的第一类二维搜索平面上的数据取模后通过冒泡排序法找到最大值，将最大值与预设门限值进行比较，若最大值大于预设门限值则说明当前使用的64个符号即为目标信号的帧同步头，并且最大值所处第一类二维搜索平面的横纵坐标即为第一轮频偏估计值和第一轮时延估计值，至此帧同步结束且第一轮搜索结束，为得到更准确的频偏和时延估计值进入第七步开启第二轮搜索，若最大值小于预设门限值则说明当前使用的64个符号不是目标信号的帧同步头，则将目标和数据的读出位置加1，即a＝a+1，并返回第三步。
第七步、由第六步找到目标信号的帧同步头之后，说明当前9个存储器中存储的64个符号为目标信号的帧同步头，因此停止继续往9个存储器中存入新的数据，并将第5路第一类信号对应的目标和数据，即帧同步头读出。
第八步、将第六步中找到的最大值的位置转换为相应的时延和频偏，对第七步读出的数据进行补偿，然后按频点以Δv2为步进进行频偏补偿，其中
Figure BDA0002425606800000181
在本发明实施例中第二轮搜索将残余频偏等间隔划分为49个，得到第二轮搜索的频偏补偿矩阵，大小为49*64，将频偏补偿矩阵对对第七步读出的数据进行补偿，然后补偿的数据与已知的帧同步头序列相乘去调制，然后进行64个符号的累积。
第九步、将第八步得到的数据按频点补偿不同的时延进行第二轮时延搜索，由于在本实施例中，64个跳频点均为f0的整数倍，则可使用FFT来进行时延的估计，使用的FFT点数为1024，经过FFT之后得到49*1024个数据，得到时延和频偏的第二轮二维搜索平面。由于第一轮搜索已经结束，第二轮搜索可以复用第一轮搜索的资源。
第十步、将第九步得到的第二轮二维搜索平面上的数据通过冒泡排序法找到最大值的位置，即得到第二轮频偏估计值和第二轮时延估计值，至此第二轮搜索结束。
第十一步、将9个存储器中存储的和数据，即帧同步头同时读出，并通过第二轮频偏估计值和第二轮时延估计值进行补偿，将已补偿的数据与已知的帧同步头序列相乘，然后进行64个符号的累积，得到9×64个数据。
第十二步、分别将第十一步中得到的9路数据的64个值累加，得到9个值，使用冒泡排序法找到最大值，则得到码偏估计值。
如图4所示，在上述实施例的基础上，本发明实施例中提供了一种基于CFFH/DS系统的帧同步装置，包括：抽取模块41、帧同步头确定模块42和码偏估计值确定模块43。
抽取模块41用于获取目标信号的基带信号，并从所述基带信号中抽取多路第一类信号，所述第一类信号的数据采样率为一倍码片速率；
帧同步头确定模块42用于对每路第一类信号分别进行解扩，并将每路第一类信号中属于同一跳频点的数据分别进行相干累积，每路第一类信号得到的和数据存储至对应的存储器内，当所述存储器中倒数第二个存储位置被占用后，开始读取目标和数据，基于所述目标和数据确定频偏估计值以及时延估计值，对每个存储器中存储的和数据进行频偏补偿和时延补偿，并确定所述目标信号的帧同步头位置；所述目标和数据为目标第一类信号对应的存储器中存储的和数据；
码偏估计值确定模块43用于将频偏补偿和时延补偿后得到的结果分别与已知的帧同步头序列相乘，并将每个相乘结果中的所有符号中的数据进行相干累积，并基于相干累积的结果，确定所述目标信号的码偏估计值。
具体地，本发明实施例中提供的基于CFFH/DS系统的帧同步装置中各模块的作用与上述方法类实施例中各步骤的操作流程是一一对应的，实现的效果也是一致的，具体参见上述实施例，本发明实施例中对此不再赘述。
图5所示，在上述实施例的基础上，本发明实施例中提供了一种电子设备，包括：处理器(processor)501、存储器(memory)502、通信接口(Communications Interface)503和通信总线504；其中，
所述处理器501、存储器502、通信接口503通过通信总线504完成相互间的通信。所述存储器502存储有可被所述处理器501执行的程序指令，处理器501用于调用存储器502中的程序指令，以执行上述各方法实施例所提供的基于CFFH/DS系统的帧同步方法。
需要说明的是，本实施例中的电子设备在具体实现时可以为服务器，也可以为PC机，还可以为其他设备，只要其结构中包括如图5所示的处理器501、通信接口503、存储器502和通信总线504，其中处理器501、通信接口503和存储器502通过通信总线504完成相互间的通信，且处理器501可以调用存储器502中的逻辑指令以执行上述方法即可。本实施例不对电子设备的具体实现形式进行限定。
存储器502中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
进一步地，本发明实施例公开一种计算机程序产品，所述计算机程序产品包括存储在非暂态计算机可读存储介质上的计算机程序，所述计算机程序包括程序指令，当所述程序指令被计算机执行时，计算机能够执行上述各方法实施例所提供的基于CFFH/DS系统的帧同步方法。
在上述实施例的基础上，本发明实施例还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现以执行上述各实施例提供的基于CFFH/DS系统的帧同步方法。
以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种基于CFFH/DS系统的帧同步方法，其特征在于，包括：
获取目标信号的基带信号，并从所述基带信号中抽取多路第一类信号，所述第一类信号的数据采样率为一倍码片速率；
对每路第一类信号分别进行解扩，并将每路第一类信号中属于同一跳频点的数据分别进行相干累积，每路第一类信号得到的和数据存储至对应的存储器内，当所述存储器中倒数第二个存储位置被占用后，开始读取目标和数据，基于所述目标和数据确定频偏估计值以及时延估计值，对每个存储器中存储的和数据进行频偏补偿和时延补偿，并确定所述目标信号的帧同步头位置；所述目标和数据为目标第一类信号对应的存储器中存储的和数据；
将频偏补偿和时延补偿后得到的结果分别与已知的帧同步头序列相乘，并将每个相乘结果中的所有符号中的数据进行相干累积，并基于相干累积的结果，确定所述目标信号的码偏估计值。
2.根据权利要求1所述的基于CFFH/DS系统的帧同步方法，其特征在于，所述基于所述目标和数据确定频偏估计值以及时延估计值，对每个存储器中存储的和数据进行频偏补偿和时延补偿，并确定所述目标信号的帧同步头位置，具体包括：
构建频偏补偿矩阵，基于所述频偏补偿矩阵，对所述目标和数据进行第一轮残余频偏搜索，并基于第一轮残余频偏搜索的结果对所述目标和数据进行第一轮时延搜索，确定时延和频偏的第一类二维搜索平面；
基于所述第一类二维搜索平面，确定第一轮频偏估计值以及第一轮时延估计值，并确定所述目标信号的帧同步头位置；
确定所述帧同步头位置后，基于所述第一轮频偏估计值以及所述第一轮时延估计值，对每个存储器中存储的和数据进行第一轮频偏补偿和第一轮时延补偿。
3.根据权利要求2所述的基于CFFH/DS系统的帧同步方法，其特征在于，所述基于所述目标和数据确定频偏估计值以及时延估计值，对每个存储器中存储的和数据进行频偏补偿和时延补偿，还包括：
对所述目标和数据经第一轮频偏补偿和第一轮时延补偿的结果进行第二轮残余频偏搜索，并基于第二轮残余频偏搜索的结果进行第二轮时延搜索，确定时延和频偏的第二类二维搜索平面；
基于所述第二类二维搜索平面，确定第二轮频偏估计值以及第二轮时延估计值；
基于所述第二轮频偏估计值以及所述第二轮时延估计值，分别对每个存储器中存储的和数据进行第二轮频偏补偿和第二轮时延补偿。
4.根据权利要求2所述的基于CFFH/DS系统的帧同步方法，其特征在于，所述基于所述频偏补偿矩阵，对所述目标和数据进行第一轮残余频偏搜索，并基于第一轮残余频偏搜索的结果对所述目标和数据进行第一轮时延搜索，具体包括：
将所述目标和数据中的每个符号分别与所述频偏补偿矩阵相乘，对所述目标和数据中的每个符号进行频偏补偿，并将频偏补偿的结果与所述已知的帧同步头序列相乘，将相乘的结果按照跳频点进行相干累积；
将相干累积的结果按频点补偿不同的时延，对所述目标和数据进行所述第一轮时延搜索。
5.根据权利要求2所述的基于CFFH/DS系统的帧同步方法，其特征在于，所述基于所述第一类二维搜索平面，确定第一轮频偏估计值以及第一轮时延估计值，并确定所述目标信号的帧同步头位置，具体包括：
将所述第一类二维搜索平面上的数据进行取模，将最大的模与预设门限值进行比较，若判断获知最大的模大于所述预设门限值，则确定所述目标和数据为所述目标信号的帧同步头，并确定所述目标信号的帧同步头位置，且根据最大的模对应的所述第一类二维搜索平面的横坐标和纵坐标，确定所述第一轮频偏估计值以及所述第一轮时延估计值。
6.根据权利要求5所述的基于CFFH/DS系统的帧同步方法，其特征在于，还包括：
若判断获知最大的模小于等于所述预设门限值，则更新所述目标和数据的读取位置，并基于更新后的读取位置，读取所述目标第一类信号对应的存储器中存储的目标和数据。
7.根据权利要求1-6中任一项所述的基于CFFH/DS系统的帧同步方法，其特征在于，所述目标第一类信号基于如下方法确定：
将所有第一类信号按抽取位置的先后顺序进行排序；
选取排序结果中处于中间位置的抽取位置对应的第一类信号作为所述目标第一类信号。
8.一种基于CFFH/DS系统的帧同步装置，其特征在于，包括：
抽取模块，用于获取目标信号的基带信号，并从所述基带信号中抽取多路第一类信号，所述第一类信号的数据采样率为一倍码片速率；
帧同步头确定模块，用于对每路第一类信号分别进行解扩，并将每路第一类信号中属于同一跳频点的数据分别进行相干累积，每路第一类信号得到的和数据存储至对应的存储器内，当所述存储器中倒数第二个存储位置被占用后，开始读取目标和数据，基于所述目标和数据确定频偏估计值以及时延估计值，对每个存储器中存储的和数据进行频偏补偿和时延补偿，并确定所述目标信号的帧同步头位置；所述目标和数据为目标第一类信号对应的存储器中存储的和数据；
码偏估计值确定模块，用于将频偏补偿和时延补偿后得到的结果分别与已知的帧同步头序列相乘，并将每个相乘结果中的所有符号中的数据进行相干累积，并基于相干累积的结果，确定所述目标信号的码偏估计值。
9.一种电子设备，包括：存储器、处理器以及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现如权利要求1-7中任一项所述的基于CFFH/DS系统的帧同步方法的步骤。
10.一种非暂态计算机可读存储介质，其上存储有计算机程序，其特征在于，该计算机程序被处理器执行时实现如权利要求1-7中任一项所述的基于CFFH/DS系统的帧同步方法的步骤。
CN202010219592.1A 2020-03-25 2020-03-25 基于cffh/ds系统的帧同步方法及装置 Active CN111585611B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010219592.1A CN111585611B (zh) 2020-03-25 2020-03-25 基于cffh/ds系统的帧同步方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010219592.1A CN111585611B (zh) 2020-03-25 2020-03-25 基于cffh/ds系统的帧同步方法及装置

Publications (2)

Publication Number Publication Date
CN111585611A CN111585611A (zh) 2020-08-25
CN111585611B true CN111585611B (zh) 2021-03-26

Family

ID=72126090

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010219592.1A Active CN111585611B (zh) 2020-03-25 2020-03-25 基于cffh/ds系统的帧同步方法及装置

Country Status (1)

Country Link
CN (1) CN111585611B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115333571B (zh) * 2022-06-22 2023-12-19 飞芯智控(成都)科技有限公司 跳频通信系统的同步处理方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6289038B1 (en) * 1999-01-15 2001-09-11 Samsung Electronics Co., Inc. Parallel hopping hybrid direct sequence/slow frequency hopping CDMA system
CN103414491A (zh) * 2013-08-26 2013-11-27 北京理工大学 基于dagc分集合并的深度扩频与相干快跳频实现方法
CN109039538A (zh) * 2018-08-01 2018-12-18 北京理工大学 一种用于相干快跳频系统的素数码族联合交织方法
CN110474658A (zh) * 2019-08-29 2019-11-19 北京航空航天大学合肥创新研究院 一种基于长码码相位辅助的ds/fh跳扩数传信号捕获方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6289038B1 (en) * 1999-01-15 2001-09-11 Samsung Electronics Co., Inc. Parallel hopping hybrid direct sequence/slow frequency hopping CDMA system
CN103414491A (zh) * 2013-08-26 2013-11-27 北京理工大学 基于dagc分集合并的深度扩频与相干快跳频实现方法
CN109039538A (zh) * 2018-08-01 2018-12-18 北京理工大学 一种用于相干快跳频系统的素数码族联合交织方法
CN110474658A (zh) * 2019-08-29 2019-11-19 北京航空航天大学合肥创新研究院 一种基于长码码相位辅助的ds/fh跳扩数传信号捕获方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"基于多路并行DDS的快跳频信号发生器设计实现";倪宣浩等;《通信与网络》;20181106;全文 *

Also Published As

Publication number Publication date
CN111585611A (zh) 2020-08-25

Similar Documents

Publication Publication Date Title
CN111585611B (zh) 基于cffh/ds系统的帧同步方法及装置
US20200301007A1 (en) Radar-based ranging processing method and device, and unmanned aerial vehicle
CN112615803A (zh) 一种信号处理方法及处理装置
CN114553260B (zh) 一种ds/fh扩频信号载波频率的高精度测量系统
CN114280639A (zh) 一种基于比特遍历的弹载高动态北斗b3i信号捕获方法及装置
CN101312364A (zh) 估计信道中高斯白噪声功率的方法、装置及接收机
CN111931932B (zh) 对抗样本的生成方法及装置、电子设备和可读存储介质
CN113612500B (zh) 一种大动态、强干扰条件下扩跳频信号的快速捕获方法及系统
CN113890563A (zh) 一种直扩信号时频二维内插精估方法
CN111901266B (zh) 面向低信噪比和高动态场景的载波多普勒频偏捕获方法
CN113541728A (zh) 短码信号对长码信号的引导捕获方法、系统和介质
CN110673139B (zh) 一种目标探测雷达系统脉冲压缩系数生成方法及装置
CN110646818B (zh) 一种高灵敏度的卫星导航精捕方法
CN111650619A (zh) 比特边沿位置的确定方法、装置、可读介质及位同步方法
CN101206259A (zh) 基于数字匹配滤波器的多星座导航弱信号的捕获方法
CN109031360B (zh) 一种gps弱信号捕获的方法和装置
CN104765054A (zh) 一种gnss中伪随机码的捕获方法及装置
US9041586B2 (en) Vectorization approach to isolating local maxima in an N-dimensional dataset
CN111585607B (zh) 基于cffh/ds系统的解调方法及装置
CN1921324B (zh) 码分多址通信系统的多径搜索方法
CN109617642B (zh) 互相关序列的选取方法
CN109633707B (zh) 一种基于预平均处理的变系数匹配滤波的快速捕获方法
CN112068164A (zh) 导航卫星捕获方法、装置、卫星导航接收机及存储介质
CN112099059A (zh) 一种高灵敏度卫星信号捕获方法、装置及计算机存储介质
CN104735004B (zh) 一种用于小区搜索的干扰消除方法和设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant