CN111584526A - 显示基板及其制作方法、显示装置 - Google Patents

显示基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN111584526A
CN111584526A CN202010467218.3A CN202010467218A CN111584526A CN 111584526 A CN111584526 A CN 111584526A CN 202010467218 A CN202010467218 A CN 202010467218A CN 111584526 A CN111584526 A CN 111584526A
Authority
CN
China
Prior art keywords
insulating layer
conductive pattern
protection structure
dry etching
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010467218.3A
Other languages
English (en)
Other versions
CN111584526B (zh
Inventor
刘军
张扬
苏同上
丁录科
黄勇潮
程磊磊
闫梁臣
周斌
李伟
倪柳松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010467218.3A priority Critical patent/CN111584526B/zh
Publication of CN111584526A publication Critical patent/CN111584526A/zh
Application granted granted Critical
Publication of CN111584526B publication Critical patent/CN111584526B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供了一种显示基板及其制作方法、显示装置，属于显示技术领域。其中，显示基板包括：位于衬底基板上的第一导电图形；位于所述第一导电图形远离所述衬底基板一侧的保护结构；覆盖所述第一导电图形和所述保护结构的绝缘层，其中，所述保护结构的干法刻蚀速率大于所述绝缘层的干法刻蚀速率；位于所述绝缘层远离所述衬底基板一侧的第二导电图形，所述第二导电图形通过贯穿所述绝缘层和所述保护结构的过孔结构与所述第一导电图形连接。本发明的技术方案能够保证显示基板的良率。

Description

显示基板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域，特别是指一种显示基板及其制作方法、显示装置。
背景技术
OLED(Organic Light-Emitting Diode，有机发光二极管)显示装置由于具有薄、轻、宽视角、主动发光、发光颜色连续可调、成本低、响应速度快、能耗小、驱动电压低、工作温度范围宽、生产工艺简单、发光效率高及可柔性显示等优点，已被列为极具发展前景的下一代显示技术。
现有OLED显示基板一般采用SiO制作层间绝缘层，因为SiN中含氢会对沟道造成负漂影响，SiO的键能大，所需轰击能量高，并且层间绝缘层的厚度一般为550nm以上，故而在对层间绝缘层进行构图形成过孔时，需要较长的时间对层间绝缘层进行干刻，较长时间的干刻会造成层间绝缘层上的光刻胶硬化，后续无法完全剥离掉光刻胶，导致显示基板上残留光刻胶颗粒，影响显示基板的良率；并且在干刻过程中由于过孔内副产物堆积会导致刻蚀停止，另外还会使得干刻设备工作时间过长，缩短了干刻设备的使用周期。
发明内容
本发明要解决的技术问题是提供一种显示基板及其制作方法、显示装置，能够保证显示基板的良率。
为解决上述技术问题，本发明的实施例提供技术方案如下：
一方面，提供一种显示基板，包括：
位于衬底基板上的第一导电图形；
位于所述第一导电图形远离所述衬底基板一侧的保护结构；
覆盖所述第一导电图形和所述保护结构的绝缘层，其中，所述保护结构的干法刻蚀速率大于所述绝缘层的干法刻蚀速率；
位于所述绝缘层远离所述衬底基板一侧的第二导电图形，所述第二导电图形通过贯穿所述绝缘层和所述保护结构的过孔结构与所述第一导电图形连接。
一些实施例中，所述保护结构采用硬化后的光阻材料。
一些实施例中，所述第一导电图形为经过导体化处理的有源层，所述第二导电图形为薄膜晶体管的源极和漏极；和/或
所述第二导电图形为数据线，所述第二导电图形为与所述数据线并联的导电走线。
一些实施例中，所述保护结构为柱状，所述保护结构的直径比所述过孔结构的直径大3～5um。
一些实施例中，所述绝缘层的厚度为0.55～0.7um，所述保护结构的厚度为0.5～0.7um。
本发明的实施例提供了一种显示装置，包括如上所述的显示基板。
本发明的实施例提供了一种显示基板的制作方法，包括：
在衬底基板上形成第一导电图形；
在所述第一导电图形远离所述衬底基板的一侧形成保护结构；
形成覆盖所述第一导电图形和所述保护结构的绝缘层，其中，所述保护结构的干法刻蚀速率大于所述绝缘层的干法刻蚀速率；
对所述绝缘层进行湿法刻蚀，形成暴露出所述保护结构的第一子过孔；
对所述保护结构进行干法刻蚀，形成暴露出所述第一导电图形的第二子过孔，所述第一子过孔与所述第二子过孔组成过孔结构；
在所述绝缘层远离所述衬底基板的一侧形成第二导电图形，所述第二导电图形通过所述过孔结构与所述第一导电图形连接。
一些实施例中，形成所述保护结构包括：
利用光阻材料形成保护结构过渡图形；
采用离子注入对所述保护结构过渡图形进行硬化，形成所述保护结构。
一些实施例中，所述对所述绝缘层进行湿法刻蚀包括：
采用氟化氨和氢氟酸组成的混合溶液对所述绝缘层进行湿法刻蚀。
一些实施例中，所述对所述保护结构进行干法刻蚀包括：
采用CF4+O2的混合气体对所述保护结构进行干法刻蚀，所述CF4的流量为100～500sccm，所述O2的流量为10000～11000sccm。
本发明的实施例具有以下有益效果：
上述方案中，在第一导电图形远离衬底基板一侧设置有保护结构，在形成贯穿绝缘层和保护结构的过孔结构时，由于部分过孔结构是通过刻蚀保护结构得到，而保护结构的干法刻蚀速率大于绝缘层的干法刻蚀速率，因此可以缩短干法刻蚀得到过孔结构的时间，避免绝缘层上的光刻胶硬化，有利于后续剥离绝缘层上的光刻胶，保证显示基板的良率；另外，能够降低干刻设备的工艺时间，延长干刻设备的使用周期。
附图说明
图1-图5为本发明实施例制作显示基板的流程示意图。
附图标记
1 衬底基板
2 遮光金属层
3 缓冲层
41 有源层
42 源漏极接触区
5 栅绝缘层
61 栅极
62 导电走线
7 保护结构
8 层间绝缘层
9 光刻胶
101 源极
102 漏极
103 数据线
11 钝化层
具体实施方式
为使本发明的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
相关技术中，OLED显示基板包括依次设置在衬底基板上的遮光金属层、缓冲层、有源层、栅绝缘层、栅金属层、层间绝缘层和源漏金属层，层间绝缘层一般采用SiO，有源层一般采用IGZO，如果采用湿法刻蚀对层间绝缘层进行刻蚀，容易对IGZO造成损伤；如果采用干法刻蚀对层间绝缘层进行刻蚀，由于SiO的键能大，所需轰击能量高，需要较长的时间对层间绝缘层进行干刻，较长时间的干刻会造成层间绝缘层上的光刻胶硬化，后续无法完全剥离掉光刻胶，导致显示基板上残留光刻胶颗粒，影响显示基板的良率；另外，干法刻蚀的时间过长，可能会对层间绝缘层造成损伤，导致栅金属层与源漏金属层之间出现短路。
本发明的实施例提供一种显示基板及其制作方法、显示装置，能够保证显示基板的良率。
本发明的实施例提供一种显示基板，包括：
位于衬底基板上的第一导电图形；
位于所述第一导电图形远离所述衬底基板一侧的保护结构；
覆盖所述第一导电图形和所述保护结构的绝缘层，其中，所述保护结构的干法刻蚀速率大于所述绝缘层的干法刻蚀速率；
位于所述绝缘层远离所述衬底基板一侧的第二导电图形，所述第二导电图形通过贯穿所述绝缘层和所述保护结构的过孔结构与所述第一导电图形连接。
本实施例中，在第一导电图形远离衬底基板一侧设置有保护结构，在形成贯穿绝缘层和保护结构的过孔结构时，由于部分过孔结构是通过刻蚀保护结构得到，而保护结构的干法刻蚀速率大于绝缘层的干法刻蚀速率，因此可以缩短干法刻蚀得到过孔结构的时间，避免绝缘层上的光刻胶硬化，有利于后续剥离绝缘层上的光刻胶，保证显示基板的良率；另外，能够降低干刻设备的工艺时间，提高了干刻设备的产能，延长干刻设备的使用周期。
一些实施例中，所述保护结构可以采用硬化后的光阻材料，硬化后的光阻材料的干法刻蚀速率大于无机绝缘层的干法刻蚀速率，并且本实施例对光阻材料进行硬化，能够防止后续采用化学气相沉积方法形成无机绝缘层时，光阻材料损伤产生光阻颗粒污染工艺腔室。
一些实施例中，所述第一导电图形可以为经过导体化处理的有源层，所述第二导电图形为薄膜晶体管的源极和漏极；和/或
所述第二导电图形可以为数据线，所述第二导电图形为与所述数据线并联的导电走线。
本实施例中，绝缘层可以为层间绝缘层，有源层可以采用IGZO，保护结构可以采用硬化后的光阻材料；在形成过孔结构时，可以先采用湿法刻蚀对层间绝缘层进行刻蚀，直至暴露出保护结构，保护结构不会被湿法刻蚀刻蚀，在湿法刻蚀过程中始终覆盖有源层，因此，湿法刻蚀不会对有源层造成损伤；之后采用干法刻蚀对保护结构进行刻蚀，由于保护结构的干法刻蚀速率大于层间绝缘层的干法刻蚀速率，因此可以缩短干法刻蚀得到过孔结构的时间，避免绝缘层上的光刻胶硬化，有利于后续剥离绝缘层上的光刻胶，保证显示基板的良率；另外，能够降低干刻设备的工艺时间，提高了干刻设备的产能，延长干刻设备的使用周期；再者，由于干法刻蚀的时间比较短，因此不会对层间绝缘层造成损伤，避免第一导电图形与第二导电图形发生短路。
一些实施例中，所述保护结构为柱状，所述保护结构的直径可以比所述过孔的直径大3～5um，这样能够避免过孔超出保护结构所处范围。
一些实施例中，所述绝缘层的厚度为0.55～0.7um，所述保护结构的厚度为0.5～0.7um，保护结构的厚度可以稍小于或者等于绝缘层的厚度，在保护结构的厚度等于绝缘层的厚度时，能够最大程度地减少干法刻蚀形成过孔结构的时间。
本发明的实施例提供了一种显示装置，包括如上所述的显示基板。
该显示装置包括但不限于：射频单元、网络模块、音频输出单元、输入单元、传感器、显示单元、用户输入单元、接口单元、存储器、处理器、以及电源等部件。本领域技术人员可以理解，上述显示装置的结构并不构成对显示装置的限定，显示装置可以包括上述更多或更少的部件，或者组合某些部件，或者不同的部件布置。在本发明实施例中，显示装置包括但不限于显示器、手机、平板电脑、电视机、可穿戴电子设备、导航显示设备等。
所述显示装置可以为：电视、显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件，其中，所述显示装置还包括柔性电路板、印刷电路板和背板。
本发明的实施例提供了一种显示基板的制作方法，包括：
在衬底基板上形成第一导电图形；
在所述第一导电图形远离所述衬底基板的一侧形成保护结构；
形成覆盖所述第一导电图形和所述保护结构的绝缘层，其中，所述保护结构的干法刻蚀速率大于所述绝缘层的干法刻蚀速率；
对所述绝缘层进行湿法刻蚀，形成暴露出所述保护结构的第一子过孔；
对所述保护结构进行干法刻蚀，形成暴露出所述第一导电图形的第二子过孔，所述第一子过孔与所述第二子过孔组成过孔结构；
在所述绝缘层远离所述衬底基板的一侧形成第二导电图形，所述第二导电图形通过所述过孔结构与所述第一导电图形连接。
本实施例中，在第一导电图形远离衬底基板一侧设置有保护结构，在形成贯穿绝缘层和保护结构的过孔结构时，由于部分过孔结构是通过刻蚀保护结构得到，而保护结构的干法刻蚀速率大于绝缘层的干法刻蚀速率，因此可以缩短干法刻蚀得到过孔结构的时间，避免绝缘层上的光刻胶硬化，有利于后续剥离绝缘层上的光刻胶，保证显示基板的良率；另外，能够降低干刻设备的工艺时间，延长干刻设备的使用周期。
一些实施例中，形成所述保护结构包括：
利用光阻材料形成保护结构过渡图形；
采用离子注入对所述保护结构过渡图形进行硬化，形成所述保护结构。硬化后的光阻材料的干法刻蚀速率大于无机绝缘层的干法刻蚀速率，并且本实施例对光阻材料进行硬化，能够防止后续采用化学气相沉积方法形成无机绝缘层时，光阻材料损伤产生光阻颗粒污染工艺腔室。
一些实施例中，所述第一导电图形可以为经过导体化处理的有源层，所述第二导电图形为薄膜晶体管的源极和漏极；和/或
所述第二导电图形可以为数据线，所述第二导电图形为与所述数据线并联的导电走线。
本实施例中，绝缘层可以为层间绝缘层，有源层可以采用IGZO，保护结构可以采用硬化后的光阻材料；在形成过孔结构时，可以先采用湿法刻蚀对层间绝缘层进行刻蚀，直至暴露出保护结构，保护结构不会被湿法刻蚀刻蚀，在湿法刻蚀过程中保护结构始终覆盖有源层，因此，湿法刻蚀不会对有源层造成损伤；之后采用干法刻蚀对保护结构进行刻蚀，由于保护结构的干法刻蚀速率大于层间绝缘层的干法刻蚀速率，因此可以缩短干法刻蚀得到过孔结构的时间，避免绝缘层上的光刻胶硬化，有利于后续剥离绝缘层上的光刻胶，保证显示基板的良率；另外，能够降低干刻设备的工艺时间，提高了干刻设备的产能，延长干刻设备的使用周期；再者，由于干法刻蚀的时间比较短，因此不会对层间绝缘层造成损伤，避免第一导电图形与第二导电图形发生短路。
一些实施例中，所述对所述绝缘层进行湿法刻蚀包括：
采用氟化氨和氢氟酸组成的混合溶液对所述绝缘层进行湿法刻蚀。
一些实施例中，所述对所述保护结构进行干法刻蚀包括：
采用CF4+O2的混合气体对所述保护结构进行干法刻蚀，所述CF4的流量为100～500sccm，所述O2的流量为10000～11000sccm。
一具体实施例中，本实施例的显示基板的制作方法包括以下步骤：
步骤1、如图1所示，在衬底基板1上形成遮光金属层2和缓冲层3；
其中，衬底基板1可为玻璃基板或石英基板，还可以为柔性基底。
具体地，可以采用溅射或热蒸发的方法在衬底基板1上沉积厚度约为0.20～0.25um的遮光金属层2，遮光金属层2可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金，遮光金属层可以为单层结构或者多层结构，多层结构比如Cu\Mo,Ti\Cu\Ti，Mo\Al\Mo等。在遮光金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于遮光金属层的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的遮光金属层，剥离剩余的光刻胶，形成遮光金属层2的图形。具体地，可以采用混酸(一定比例的硝酸、磷酸和醋酸的混合液)对遮光金属层2进行刻蚀。
可以采用等离子体增强化学气相沉积(PECVD)方法在衬底基板1上沉积厚度为0.6～0.8um的缓冲层3，缓冲层3可以选用氧化物、氮化物或者氧氮化合物。
步骤2、如图1所示，形成有源层41、源漏极接触区42、栅绝缘层5、栅极61和导电走线62；
具体地，可以在缓冲层3上沉积一层厚度为0.05～0.08um的半导体材料，对半导体材料进行构图形成半导体图形，半导体材料具体可以采用IGZO；具体地，在对半导体材料进行构图时，可以采用混酸(一定配比的硫酸、醋酸和磷酸的混合液或者一定配比的草酸)对半导体材料进行湿法刻蚀。
之后，可以采用PECVD方法在衬底基板1上沉积厚度为0.1um～0.2um的栅绝缘层5，栅绝缘层5可以选用氧化物、氮化物或者氧氮化合物。
之后可以在栅绝缘层5上采用溅射或热蒸发的方法沉积厚度约为0.3～0.4um的栅金属层，栅金属层可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金，栅金属层可以为单层结构或者多层结构，多层结构比如Cu\Mo,Ti\Cu\Ti，Mo\Al\Mo等。在栅金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于栅金属层的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的栅金属层，形成栅金属层的图形，栅金属层的图形包括栅极61和导电走线62。具体地，在栅金属层采用Cu时，在对栅金属层进行构图时，可以采用双氧水H2O2药液对Cu进行刻蚀。
之后以光刻胶保留区域的光刻胶为掩膜，对栅绝缘层5进行干刻，形成栅绝缘层5的图形。示例性的，可采用高CF4+低O2干刻混合气体对栅绝缘层6进行干刻，CF4流量可为2000～2500sccm，O2流量可为1000～1500sccm，形成栅绝缘层5的图形。
之后可以以栅绝缘层5的图形为掩膜对半导体图形进行导体化处理，对半导体图形进行导体化处理形成源漏极接触区42，未经过导体化处理的半导体图形为有源层41，导体化可用氨气(NH3)或者氦气(He)进行，之后可以剥离剩余的光刻胶。
步骤3、如图2所示，形成保护结构7；
具体地，可以在源漏极接触区42以及导电走线62所在位置处形成保护结构7，保护结构7可以采用厚度为0.5～0.7um的光阻材料，为保证后续干刻形成过孔时的刻蚀效果，保护结构呈柱状，其直径比实际的过孔的尺寸大3～5um。为避免对化学气相沉积(CVD)腔室的微小颗粒物污染，使用离子注入对光阻材料进行硬化处理，示例性的，可采用PH5和BH3进行离子注入，使得光阻材料完全成为硬化光阻，后续在CVD沉积氧化硅形成层间绝缘层8时可减少因CVD沉积的离子轰击产生微小光阻颗粒物对腔室的污染。
步骤4、如图3所示，形成层间绝缘层8，并对层间绝缘层8进行刻蚀暴露出保护结构7；
之后，可以采用PECVD方法在衬底基板1上沉积厚度为0.55～0.7um的层间绝缘层8，层间绝缘层8可以选用氧化物，比如氧化硅。
之后，可以在层间绝缘层8上涂覆一层光刻胶9，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶去除区域对应待形成过孔的区域，以光刻胶9为掩膜对层间绝缘层8进行湿法刻蚀，形成暴露出保护结构7的第一子过孔。示例性地，可以采用由氟化氨和氢氟酸组成的混合溶液对层间绝缘层8进行湿法刻蚀，刻蚀速率可以达到2000埃/min以上，由于湿法刻蚀所用的刻蚀液对硬化后的光阻材料(由CHO组成)基本无法造成刻蚀，因此，湿刻完成后保护结构7被露出。
步骤5、如图4所示，对保护结构7进行刻蚀；
对保护结构7进行刻蚀，可以采用CF4+O2的混合气体对保护结构7进行刻蚀，CF4的流量为100～500sccm，所述O2的流量为10000～11000sccm。该混合气体对保护结构7的刻蚀速率较高，可达4000埃/min以上，在保护结构7的厚度为0.5～0.7um时，仅需80s～100s即可形成贯穿保护结构7的第二子过孔，而且对层间绝缘层8几无损伤，减少了数据线和导电走线的短路不良，还可以避免湿法刻蚀对IGZO的损伤，并且因为保护结构7的刻蚀速率较高，可减少干刻时间，提升了工艺节拍和设备产能；另外，由于干刻时间短，因此层间绝缘层8上的光刻胶9不会被硬化，后续比较容易剥离，不会残留在显示基板上。
步骤6、如图5所示，形成源极101、漏极102、数据线103和钝化层11。
去除层间绝缘层8上的光刻胶9后，可以在层间绝缘层8上采用溅射或热蒸发的方法沉积厚度约为0.5～0.6um的源漏金属层，源漏金属层可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金，源漏金属层可以为单层结构或者多层结构，多层结构比如Cu\Mo,Ti\Cu\Ti，Mo\Al\Mo等。在源漏金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于源漏金属层的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的源漏金属层，剥离剩余的光刻胶，形成源漏金属层的图形，源漏金属层的图形包括驱动薄膜晶体管的源极101、漏极102，驱动薄膜晶体管的源极101和漏极102通过贯穿层间绝缘层8和保护结构7的过孔结构分别与源漏极接触区42连接，数据线103通过贯穿层间绝缘层8和保护结构7的过孔结构与导电走线62并联，可以降低数据线103的电阻。在源漏金属层采用Cu时，可以采用双氧水对源漏金属层进行刻蚀。
之后可以采用磁控溅射、热蒸发、PECVD或其它成膜方法沉积厚度为0.5～0.6um的钝化层11，钝化层11可以选用氧化物、氮化物或者氧氮化合物。
经过上述步骤即可制作得到如图5所示的显示基板，之后可以在显示基板上制作平坦层、像素界定层、发光单元等膜层，即可得到OLED显示基板。
在本发明各方法实施例中，所述各步骤的序号并不能用于限定各步骤的先后顺序，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，对各步骤的先后变化也在本发明的保护范围之内。
需要说明，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于实施例而言，由于其基本相似于产品实施例，所以描述得比较简单，相关之处参见产品实施例的部分说明即可。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种显示基板，其特征在于，包括：
位于衬底基板上的第一导电图形；
位于所述第一导电图形远离所述衬底基板一侧的保护结构；
覆盖所述第一导电图形和所述保护结构的绝缘层，其中，所述保护结构的干法刻蚀速率大于所述绝缘层的干法刻蚀速率；
位于所述绝缘层远离所述衬底基板一侧的第二导电图形，所述第二导电图形通过贯穿所述绝缘层和所述保护结构的过孔结构与所述第一导电图形连接。
2.根据权利要求1所述的显示基板，其特征在于，所述保护结构采用硬化后的光阻材料。
3.根据权利要求1所述的显示基板，其特征在于，
所述第一导电图形为经过导体化处理的有源层，所述第二导电图形为薄膜晶体管的源极和漏极；和/或
所述第二导电图形为数据线，所述第二导电图形为与所述数据线并联的导电走线。
4.根据权利要求1所述的显示基板，其特征在于，所述保护结构为柱状，所述保护结构的直径比所述过孔结构的直径大3～5um。
5.根据权利要求1所述的显示基板，其特征在于，所述绝缘层的厚度为0.55～0.7um，所述保护结构的厚度为0.5～0.7um。
6.一种显示装置，其特征在于，包括如权利要求1-5中任一项所述的显示基板。
7.一种显示基板的制作方法，其特征在于，包括：
在衬底基板上形成第一导电图形；
在所述第一导电图形远离所述衬底基板的一侧形成保护结构；
形成覆盖所述第一导电图形和所述保护结构的绝缘层，其中，所述保护结构的干法刻蚀速率大于所述绝缘层的干法刻蚀速率；
对所述绝缘层进行湿法刻蚀，形成暴露出所述保护结构的第一子过孔；
对所述保护结构进行干法刻蚀，形成暴露出所述第一导电图形的第二子过孔，所述第一子过孔与所述第二子过孔组成过孔结构；
在所述绝缘层远离所述衬底基板的一侧形成第二导电图形，所述第二导电图形通过所述过孔结构与所述第一导电图形连接。
8.根据权利要求7所述的显示基板的制作方法，其特征在于，形成所述保护结构包括：
利用光阻材料形成保护结构过渡图形；
采用离子注入对所述保护结构过渡图形进行硬化，形成所述保护结构。
9.根据权利要求7所述的显示基板的制作方法，其特征在于，所述对所述绝缘层进行湿法刻蚀包括：
采用氟化氨和氢氟酸组成的混合溶液对所述绝缘层进行湿法刻蚀。
10.根据权利要求7所述的显示基板的制作方法，其特征在于，所述对所述保护结构进行干法刻蚀包括：
采用CF4+O2的混合气体对所述保护结构进行干法刻蚀，所述CF4的流量为100～500sccm，所述O2的流量为10000～11000sccm。
CN202010467218.3A 2020-05-28 2020-05-28 显示基板及其制作方法、显示装置 Active CN111584526B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010467218.3A CN111584526B (zh) 2020-05-28 2020-05-28 显示基板及其制作方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010467218.3A CN111584526B (zh) 2020-05-28 2020-05-28 显示基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN111584526A true CN111584526A (zh) 2020-08-25
CN111584526B CN111584526B (zh) 2022-06-24

Family

ID=72114128

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010467218.3A Active CN111584526B (zh) 2020-05-28 2020-05-28 显示基板及其制作方法、显示装置

Country Status (1)

Country Link
CN (1) CN111584526B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111970816A (zh) * 2020-08-27 2020-11-20 合肥鑫晟光电科技有限公司 驱动电路背板、及其制备方法、背光模组

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020176042A1 (en) * 2001-05-24 2002-11-28 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and fabricating method thereof, and reworking method of alignment film using the same
CN1523413A (zh) * 2003-02-19 2004-08-25 株式会社日立显示器 显示装置
US20050142704A1 (en) * 2003-12-29 2005-06-30 Oh Jae Y. Method for fabricating liquid crystal display device
US20050287722A1 (en) * 1995-11-19 2005-12-29 Semiconductor Energy Laboratory Co., Ltd., A Japan Corporation Method of fabricating semiconductor device
CN107403806A (zh) * 2016-05-19 2017-11-28 株式会社日本显示器 显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050287722A1 (en) * 1995-11-19 2005-12-29 Semiconductor Energy Laboratory Co., Ltd., A Japan Corporation Method of fabricating semiconductor device
US20020176042A1 (en) * 2001-05-24 2002-11-28 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and fabricating method thereof, and reworking method of alignment film using the same
CN1523413A (zh) * 2003-02-19 2004-08-25 株式会社日立显示器 显示装置
US20050142704A1 (en) * 2003-12-29 2005-06-30 Oh Jae Y. Method for fabricating liquid crystal display device
CN107403806A (zh) * 2016-05-19 2017-11-28 株式会社日本显示器 显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111970816A (zh) * 2020-08-27 2020-11-20 合肥鑫晟光电科技有限公司 驱动电路背板、及其制备方法、背光模组
CN111970816B (zh) * 2020-08-27 2022-01-25 合肥鑫晟光电科技有限公司 驱动电路背板、及其制备方法、背光模组

Also Published As

Publication number Publication date
CN111584526B (zh) 2022-06-24

Similar Documents

Publication Publication Date Title
US9129992B2 (en) Method for manufacturing transistor
TWI385760B (zh) 製造陣列基板的方法
CN108428730B (zh) Oled显示基板及其制作方法、显示装置
US10916568B2 (en) Manufacturing method of display substrate, array substrate and display device
US10615284B2 (en) Thin film transistor and method for fabricating the same, display substrate, display apparatus
US9761616B2 (en) Manufacturing method of array substrate with reduced number of patterning processes array substrate and display device
JP2007157916A (ja) Ｔｆｔ基板及びｔｆｔ基板の製造方法
EP2709159B1 (en) Fabricating method of thin film transistor, fabricating method of array substrate and display device
CN111524957B (zh) 显示基板及其制作方法、显示装置
CN115995470A (zh) 显示基板及其制造方法、显示装置
WO2022116313A1 (zh) 一种阵列基板、显示面板及其制备方法
WO2018161874A1 (zh) 显示基板及其制作方法、显示装置
CN111584526B (zh) 显示基板及其制作方法、显示装置
US20200098924A1 (en) Transistor substrate, method of manufacturing the same, and display device including the same
CN108447916B (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
CN107564803B (zh) 刻蚀方法、工艺设备、薄膜晶体管器件及其制造方法
KR20190065458A (ko) 어레이 기판 및 어레이 기판의 제조방법
WO2021082089A1 (zh) 阵列基板的制备方法及阵列基板
US11637127B2 (en) Display substrate and method for forming the same and display device
CN111370311B (zh) 显示面板及其制备方法
JP4504335B2 (ja) ピクセル構造を作製するための方法
CN111584524B (zh) 显示基板及其制作方法、显示装置
CN111244035B (zh) 一种显示基板及其制备方法、显示装置
US11088229B1 (en) Pixel driving circuit and manufacturing method thereof
CN108054103B (zh) 显示基板及其制造方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant