CN111581151A - Mcu端口驱动可重构方法 - Google Patents

Mcu端口驱动可重构方法 Download PDF

Info

Publication number
CN111581151A
CN111581151A CN202010341124.1A CN202010341124A CN111581151A CN 111581151 A CN111581151 A CN 111581151A CN 202010341124 A CN202010341124 A CN 202010341124A CN 111581151 A CN111581151 A CN 111581151A
Authority
CN
China
Prior art keywords
mcu
terminal
port
ports
reconfigurable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010341124.1A
Other languages
English (en)
Other versions
CN111581151B (zh
Inventor
牟晨杰
罗安
李云
汪飞
李武华
周乐明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiyi Microelectronics Jiaxing Co ltd
Original Assignee
Xiyi Microelectronics Jiaxing Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiyi Microelectronics Jiaxing Co ltd filed Critical Xiyi Microelectronics Jiaxing Co ltd
Priority to CN202010341124.1A priority Critical patent/CN111581151B/zh
Publication of CN111581151A publication Critical patent/CN111581151A/zh
Application granted granted Critical
Publication of CN111581151B publication Critical patent/CN111581151B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
    • G06F15/7871—Reconfiguration support, e.g. configuration loading, configuration switching, or hardware OS
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种MCU端口驱动可重构方法，包括步骤S1：对MCU进行封装定义；步骤S2：判断封装定义的MCU是否有空余的端口；步骤S3：判断封装定义的MCU的端口是否需要更大的驱动电流能力；步骤S4：对MCU进行驱动可重构封装。本发明公开的一种MCU端口驱动可重构方法，其可以将所有端口在设计时，进行可重构设计，最后可以把端口都封装出来，这样使用者可以使用可重构设计的端口MCU时，可以用到这颗MCU的所有的端口，以及所有端口的驱动能力。比如pin1由3个芯片pad组成并封装在一起，pin1可以选择pad1的单个pad输出驱动能力，又可以选择pad1+pad2的2个pad输出驱动能力，又可以选择pad1+pad2+pad3的3个pad输出驱动能力，让使用者得到最大的资源利用。

Description

MCU端口驱动可重构方法
技术领域
本发明属于单片机端口重构技术领域，具体涉及一种MCU端口驱动可重构方法。
背景技术
现在的MCU，一次流片成本很高，为了满足市场不同的需求，以及营销手段，基本都是一物多卖的策略。比如同一颗MCU die(晶圆裸片)可以封装成不同的封装形式，比如LQFP64、LQFP48、LQFP32、TSSOP20等。
一个MCU芯片中都具有很多端口，但是在不同封装形式下，未封装出来所有的端口，这就意味着使用者只能使用封装出来的端口，而无法使用未封装出来的端口，这将大大降低使用者可使用资源和端口驱动电流，甚至一些重要功能无法使用。
公开号为：CN101419485B，主题名称为一种功能可变的可穿戴计算机主板的发明专利，其技术方案公开了“所述可变功能芯片连接至X86系统级SOC的内存、VGA、LVDS、HDMI、DVI、LAN、USB、IDE、CF、SATA、SPI、LPC、PCI、 GPIO、Smbus、I2C、MMC、SD、COM或者LPT总线上；所述可变功能芯片对外实现USB、LAN、VGA、LVDS、HDMI、DVI、GPIO、Smbus、I2C、IDE、CF、SATA、MMC、SD、COM、LPT或者耳麦接口；所述Flash/EEPROM作为可变功能芯片的外置配置芯片，用于对可变功能芯片中编程文件进行存储；所述可变功能芯片由所述系统电压调节器提供所需电源；所述可变功能芯片实现该可穿戴计算机主板在“系统综合控制功能”、“自定义逻辑功能”、“协处理器与总线功能”、“接口功能”上的硬件层次的在线升级与扩展；所述可变功能芯片内部包括配属模块组、接口模块组、存储模块组、片内CPU及片内总线控制器、显示核心模块、系统综合控制模块、自定义逻辑功能模块；通过上述多个模块协同配合实现该可穿戴计算机主板在“系统综合控制功能”、“自定义逻辑功能”、“协处理器与总线功能”、“接口功能”上的硬件层次的在线升级与扩展；所述配属模块组包括电压调节模块、时钟模块、JTAG总线模块、JTAG转接模块；其中，所述电压调节模块：用以生成一定占空比的脉冲序列，打开或关闭片外MOS管或三极管，给所述可变功能芯片或系统其它部分提供PWM电压，控制外部MOS管或三极管的打开和关闭，进行电源使能或上电时序管理，提供可变功能芯片所需的各种电压；所述时钟模块：通过片内的锁相环PLL或分频倍频电路结构，提供可变功能芯片所需的各种时钟或者为外部系统提供时钟信号；所述JTAG总线模块：通过片内的符合JTAG协议的总线电路结构，提供对可变功能芯片编程下载的支持；所述JTAG转接模块：通过JTAG协议与USB、COM、LPT、LPC/SPI 协议的转换电路结构，提供将可变功能芯片内的JTAG总线连接到相应接口或总线的支持；所述系统综合控制模块：用于检测、控制系统当前各个部分的状态，并将相关信息发送给X86系统SOC以提供上层应用支持；其中，所述系统综合控制模块由ITP/DXP测试模块、BIOS信息反馈模块、焊点测试模块、电源切换与充电管理模块、加速度计测量模块、热传感器测量模块、决策支持模块、键盘扫描与编码模块、系统休眠控制模块、电压调节器使能与状态监测模块、音量控制模块、LCD亮度控制模块、无限装置开关模块、移位寄存器、USB接口模块、SPI控制器以及寄存器组构成；其中，ITP/DXP测试模块连接到CPU 和南北桥集成芯片的DXP接口，BIOS信息反馈模块通过LPC或SPI总线与BIOS 芯片相连，对BIOS当前反馈状态进行转译，电源切换与充电管理模块与电池及适配器相连，加速度计测量模块与加速度计相连，热传感器测量模块与热敏传感器相连，键盘扫描与编码模块与系统键盘矩阵相连，系统休眠控制模块与南北桥集成芯片的电源管理部分相连，电压调节器使能与状态监测模块与系统电源模块相连，音量控制模块与系统扬声器相连，LCD亮度控制模块与LVDS 接口的LCD相连，无线装置开关模块与无线通信模块相连；所述系统级SOC包括：X86处理器、X86芯片组和显示核心，其中，X86芯片组包括北桥和南桥控制器，所述北桥和南桥控制器可集成在南北桥集成芯片中”。
以上述发明专利为例，其所解决的技术问题是：针对可穿戴计算机多变的应用需求和现有技术实现方法存在的功能单一和性能升级和功能扩展不便方面的不足，与本发明所解决的对于单片机驱动能力重构的技术问题不同。因此，针对上述问题，予以进一步改进。
发明内容
本发明的主要目的在于提供MCU端口驱动可重构方法，其可以将所有端口在设计时，进行可重构设计，最后可以把端口都封装出来，这样使用者可以使用可重构设计的端口MCU时，可以用到这颗MCU的所有的端口，以及所有端口的驱动能力。
本发明的另一目的在于提供MCU端口驱动可重构方法，其可以设计出更有竞争力的MCU产品，使用者可以最大灵活的使用这颗MCU内部所有端口的驱动能力。
本发明的另一目的在于提供MCU端口驱动可重构方法，可以配置把一个端口配置成某一个功能，也可以把所有端口配置成一个功能，使用者通过软件配置这些端口之后，这样使用者可以使用绑定在一起所有端口的所有功能以及所有驱动能力，简单得说，使用这种可重构配置设计的MCU，可以把几个端口合封在一起，起到功能复用，驱动能力复用，形成N倍的驱动能力。比如pin1 由3个芯片pad组成并封装在一起，pin1可以选择pad1的单个pad输出驱动能力，又可以选择pad1+pad2的2个pad输出驱动能力，又可以选择 pad1+pad2+pad3的3个pad输出驱动能力，让使用者得到最大的资源利用。
为达到以上目的，本发明提供一种MCU端口驱动可重构方法，用于增加MCU 的驱动能力，包括以下步骤：
步骤S1：对MCU进行封装定义(首先查看MCU刚开始的封装定义(即普通封装)是否将端口都进行封装)；
步骤S2：判断封装定义的MCU是否有空余的端口(如果MCU刚开始的封装定义都已经把所有的端口都进行封装，直接按照刚开始的封装定义即可，也能满足MCU所有的端口和所有端口的驱动能力)；
步骤S3：判断封装定义的MCU的端口是否需要更大的驱动电流能力(如果 MCU刚开始的封装没有把所有的端口都进行封装，即还有空余的端口，但是使用者在使用时并不需要所有的端口或者部分封装的端口可以满足电流驱动，则直接按照刚开始的封装定义即可，不要进行驱动可重构封装，可以根据使用者的需求进行灵活选择)；
步骤S4：对MCU进行驱动可重构封装。
作为上述技术方案的进一步优选的技术方案，骤S2具体实施为以下步骤：
步骤S2.1：如果判断MCU有空余的端口，则执行步骤S3；
步骤S2.2：如果判断MCU没有空余的端口，则对MCU进行普通封装。
作为上述技术方案的进一步优选的技术方案，骤S3具体实施为以下步骤：
步骤S3.1：如果判断MCU的空余端口需要更大的驱动电流能力，则执行步骤S4；
步骤S3.2：如果判断MCU的空余端口不需要更大的驱动电流能力，则对 MCU进行普通封装。
作为上述技术方案的进一步优选的技术方案，步骤S4具体实施为以下步骤：
步骤S4.1：(在MCU封装设计时)在MCU至少两个端口封装打线时，将一个端口配置成一个功能；
步骤S4.2：(在MCU封装设计时)在MCU至少两个端口封装打线时，将所有端口配置成一个功能(使用这种可重构配置设计的MCU，可以把几个端口合封在一起，起到功能复用，驱动能力复用，可以把N个端口合二为一输出，形成N倍的驱动能力，比如一个端口驱动电流为20mA，那么2个端口共同的驱动能力有40mA，N个端口共同的驱动能力基本是N*20mA级别)。
作为上述技术方案的进一步优选的技术方案，在步骤S4中：
MCU的Y端口、IE端口和CS端口分别通过电平转换单元与第一单元电性连接；
MCU的PU端口通过电平转换单元与开关电性连接；
MCU的DR端、A端和OE端分别通过电平转换单元与第二单元电性连接；
MCU的PD端通过电平转换单元与开关电性连接。
作为上述技术方案的进一步优选的技术方案，在步骤S4中：
A0端、A1端、A2端和A3端分别连接第一信号选择单元的输入端，A_PA00 端连接第一信号选择单元的输出端；
DR0端、DR1端、DR2端和DR3端分别连接第二信号选择单元的输入端， DR_PA00端连接第二信号选择单元的输出端；
IE0端、IE1端、IE2端和IE3端分别连接第三信号选择单元的输入端，IE_PA00端连接第三信号选择单元的输出端；
PU0端、PU1端、PU2端和PU3端分别连接第四信号选择单元的输入端， PU_PA00端连接第四信号选择单元的输出端。
附图说明
图1是本发明的MCU端口驱动可重构方法的流程示意图。
图2是本发明的MCU端口驱动可重构方法的MCU端口示意图。
图3是本发明的MCU端口驱动可重构方法的信号选择示意图。
图4是本发明的MCU端口驱动可重构方法的LQFP80的端口封装示意图。
图5是本发明的MCU端口驱动可重构方法的LQFP32的端口封装示意图。
图6是现有的MCU端口封装示意图。
图7是本发明的MCU端口驱动可重构方法的MCU端口封装示意图。
具体实施方式
以下描述用于揭露本发明以使本领域技术人员能够实现本发明。以下描述中的优选实施例只作为举例，本领域技术人员可以想到其他显而易见的变型。在以下描述中界定的本发明的基本原理可以应用于其他实施方案、变形方案、改进方案、等同方案以及没有背离本发明的精神和范围的其他技术方案。
参见附图的图1，图1是本发明的MCU端口驱动可重构方法的流程示意图，图2是本发明的MCU端口驱动可重构方法的MCU端口示意图，图3是本发明的 MCU端口驱动可重构方法的信号选择示意图，图4是本发明的MCU端口驱动可重构方法的LQFP80的端口封装示意图，图5是本发明的MCU端口驱动可重构方法的LQFP32的端口封装示意图，图6是现有的MCU端口封装示意图，图7是本发明的MCU端口驱动可重构方法的MCU端口封装示意图。
在本发明的优选实施例中，本领域技术人员应注意，本发明所涉及的MCU、封装等可被视为现有技术。
优选实施例。
本发明公开了一种MCU端口驱动可重构方法，用于增加MCU的驱动能力，包括以下步骤：
步骤S1：对MCU进行封装定义(首先查看MCU刚开始的封装定义(即普通封装)是否将端口都进行封装)；
步骤S2：判断封装定义的MCU是否有空余的端口(如果MCU刚开始的封装定义都已经把所有的端口都进行封装，直接按照刚开始的封装定义即可，也能满足MCU所有的端口和所有端口的驱动能力)；
步骤S3：判断封装定义的MCU的端口是否需要更大的驱动电流能力(如果 MCU刚开始的封装没有把所有的端口都进行封装，即还有空余的端口，但是使用者在使用时并不需要所有的端口或者部分封装的端口可以满足电流驱动，则直接按照刚开始的封装定义即可，不要进行驱动可重构封装，可以根据使用者的需求进行灵活选择)；
步骤S4：对MCU进行驱动可重构封装。
具体的是，步骤S2具体实施为以下步骤：
步骤S2.1：如果判断MCU有空余的端口，则执行步骤S3；
步骤S2.2：如果判断MCU没有空余的端口，则对MCU进行普通封装。
更具体的是，步骤S3具体实施为以下步骤：
步骤S3.1：如果判断MCU的空余端口需要更大的驱动电流能力，则执行步骤S4；
步骤S3.2：如果判断MCU的空余端口不需要更大的驱动电流能力，则对 MCU进行普通封装。
进一步的是，步骤S4具体实施为以下步骤：
步骤S4.1：(在MCU封装设计时)在MCU至少两个端口封装打线时，将一个端口配置成一个功能；
步骤S4.2：(在MCU封装设计时)在MCU至少两个端口封装打线时，将所有端口配置成一个功能(使用这种可重构配置设计的MCU，可以把几个端口合封在一起，起到功能复用，驱动能力复用，可以把N个端口合二为一输出，形成N倍的驱动能力，比如一个端口驱动电流为20mA，那么2个端口共同的驱动能力有40mA，N个端口共同的驱动能力基本是N*20mA级别)。
优选地，在步骤S4中(以PA00为例，可以拓展到多个可重构端口设计，不仅限于2个，3个，4个可重构端口)，MCU的Y端口、IE端口和CS端口分别通过电平转换单元(LevelSifter)与第一单元电性D1连接；
MCU的PU端口通过电平转换单元与开关S1电性连接；
MCU的DR端、A端和OE端分别通过电平转换单元与第二单元D2电性连接；
MCU的PD端通过电平转换单元与开关S2电性连接。
更进一步的是，在步骤S4中：
A0端、A1端、A2端和A3端分别连接第一信号P1选择单元的输入端，A_PA00 端连接第一信号选择单元P1的输出端；
DR0端、DR1端、DR2端和DR3端分别连接第二信号选择单元P2的输入端，DR_PA00端连接第二信号选择单元P2的输出端；
IE0端、IE1端、IE2端和IE3端分别连接第三信号选择单元P3的输入端， IE_PA00端连接第三信号选择单元P3的输出端；
PU0端、PU1端、PU2端和PU3端分别连接第四信号选择单元P4的输入端， PU_PA00端连接第四信号选择单元P4的输出端。
优选地，4个或者多个端口封装打线在一起的时候，可以配置把一个端口配置成某一个功能，也可以把所有端口配置成一个功能。如图3所示，使用者通过软件配置这些端口之后，这样使用者可以使用绑定在一起所有端口的所有功能以及所有驱动能力。
简单得说，使用这种可重构配置设计的MCU，可以把几个端口合封在一起，起到功能复用，驱动能力复用，形成N倍的驱动能力。
优选地，如图4和图5所示，同一颗MCU die(晶圆裸片)封装成LQFP80， LQFP32的封装，使用本发明设计的MCU，在LQFP32封装时，也可以把所有管脚都封装出来，然后使用软件配置成不同的功能端口，可以让使用者最大限度的使用MCU的内部所有资源以及驱动能力，增加MCU的竞争力。
优选地，这发明可以将所有端口在设计时，进行可重构设计，最后可以把端口都封装出来，这样使用者可以使用可重构设计的端口MCU时，可以用到这颗MCU的所有端口的驱动能力，可以让使用者最大限度的使用MCU的内部所有资源，增加MCU的竞争力。使用这样的端口驱动可重构技术，避免了现在MCU 常用设计，常用封装类型时，造成不必要的浪费的缺点。
优选地，图6所示，业界现状芯片照片示意图黑圈的说明是封装出去使用无黑圈的说明未封装出去使用，使用者真正使用的是封装出去的管脚但是未封装出去的管脚就浪费。
优选地，图7所示，使用本专利之后的封装示意图，黑圈的说明是封装出去使用，多跟信号线合封在一起，使用者真正使用了所有的管脚，不至于浪费。
值得一提的是，本发明专利申请涉及的MCU、封装等技术特征应被视为现有技术，这些技术特征的具体结构、工作原理以及可能涉及到的控制方式、空间布置方式采用本领域的常规选择即可，不应被视为本发明专利的发明点所在，本发明专利不做进一步具体展开详述。
对于本领域的技术人员而言，依然可以对前述各实施例所记载的技术方案进行修改，或对其中部分技术特征进行等同替换，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围。

Claims (6)

1.一种MCU端口驱动可重构方法，用于增加MCU的驱动能力，其特征在于，包括以下步骤：
步骤S1：对MCU进行封装定义；
步骤S2：判断封装定义的MCU是否有空余的端口；
步骤S3：判断封装定义的MCU的端口是否需要更大的驱动电流能力；
步骤S4：对MCU进行驱动可重构封装。
2.根据权利要求1所述的一种MCU端口驱动可重构方法，其特征在于，步骤S2具体实施为以下步骤：
步骤S2.1：如果判断MCU有空余的端口，则执行步骤S3；
步骤S2.2：如果判断MCU没有空余的端口，则对MCU进行普通封装。
3.根据权利要求2所述的一种MCU端口驱动可重构方法，其特征在于，步骤S3具体实施为以下步骤：
步骤S3.1：如果判断MCU的空余端口需要更大的驱动电流能力，则执行步骤S4；
步骤S3.2：如果判断MCU的空余端口不需要更大的驱动电流能力，则对MCU进行普通封装。
4.根据权利要求1或3任一项所述的一种MCU端口驱动可重构方法，其特征在于，步骤S4具体实施为以下步骤：
步骤S4.1：在MCU至少两个端口封装打线时，将一个端口配置成一个功能；
步骤S4.2：在MCU至少两个端口封装打线时，将所有端口配置成一个功能。
5.根据权利要求4所述的一种MCU端口驱动可重构方法，其特征在于。
6.根据权利要求5所述的一种MCU端口驱动可重构方法，其特征在于，在步骤S4中：
A0端、A1端、A2端和A3端分别连接第一信号选择单元的输入端，A_PA00端连接第一信号选择单元的输出端；
DR0端、DR1端、DR2端和DR3端分别连接第二信号选择单元的输入端，DR_PA00端连接第二信号选择单元的输出端；
IE0端、IE1端、IE2端和IE3端分别连接第三信号选择单元的输入端，IE_PA00端连接第三信号选择单元的输出端；
PU0端、PU1端、PU2端和PU3端分别连接第四信号选择单元的输入端，PU_PA00端连接第四信号选择单元的输出端。
CN202010341124.1A 2020-04-27 2020-04-27 Mcu端口驱动可重构方法 Active CN111581151B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010341124.1A CN111581151B (zh) 2020-04-27 2020-04-27 Mcu端口驱动可重构方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010341124.1A CN111581151B (zh) 2020-04-27 2020-04-27 Mcu端口驱动可重构方法

Publications (2)

Publication Number Publication Date
CN111581151A true CN111581151A (zh) 2020-08-25
CN111581151B CN111581151B (zh) 2022-12-27

Family

ID=72111766

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010341124.1A Active CN111581151B (zh) 2020-04-27 2020-04-27 Mcu端口驱动可重构方法

Country Status (1)

Country Link
CN (1) CN111581151B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0071727A1 (en) * 1981-07-24 1983-02-16 Texas Instruments Incorporated Restructurable integrated circuit
US20040159776A1 (en) * 2003-02-14 2004-08-19 Gigabit Optics Corporation Single chip ASIC and compact packaging solution for an avalanche photodiode (APD) and bias circuit
JP2011149798A (ja) * 2010-01-21 2011-08-04 Nec Corp 半導体パッケージ、半導体装置及び観測信号生成方法
US9632491B1 (en) * 2014-06-18 2017-04-25 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Reconfigurable drive current system
CN108132903A (zh) * 2018-01-19 2018-06-08 杭州士兰微电子股份有限公司 通用输入输出接口电路及其控制方法
CN110126658A (zh) * 2019-04-23 2019-08-16 全球能源互联网研究院有限公司 一种端口复用的双向充电机及其应用方法
CN110990319A (zh) * 2019-11-28 2020-04-10 北京雷石天地电子技术有限公司 同步串行总线复用方法、装置、终端和非临时性计算机可读存储介质

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0071727A1 (en) * 1981-07-24 1983-02-16 Texas Instruments Incorporated Restructurable integrated circuit
US20040159776A1 (en) * 2003-02-14 2004-08-19 Gigabit Optics Corporation Single chip ASIC and compact packaging solution for an avalanche photodiode (APD) and bias circuit
JP2011149798A (ja) * 2010-01-21 2011-08-04 Nec Corp 半導体パッケージ、半導体装置及び観測信号生成方法
US9632491B1 (en) * 2014-06-18 2017-04-25 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Reconfigurable drive current system
CN108132903A (zh) * 2018-01-19 2018-06-08 杭州士兰微电子股份有限公司 通用输入输出接口电路及其控制方法
CN110126658A (zh) * 2019-04-23 2019-08-16 全球能源互联网研究院有限公司 一种端口复用的双向充电机及其应用方法
CN110990319A (zh) * 2019-11-28 2020-04-10 北京雷石天地电子技术有限公司 同步串行总线复用方法、装置、终端和非临时性计算机可读存储介质

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
刘滔等: "基于过程级编程模型的软硬件协同设计框架", 《计算机工程》 *
徐明亮主编: "《嵌入式系统基础项目化教程》", 31 May 2017 *

Also Published As

Publication number Publication date
CN111581151B (zh) 2022-12-27

Similar Documents

Publication Publication Date Title
US9189439B2 (en) Interface logic for a multi-core system-on-a-chip (SoC)
JP6074052B2 (ja) 仮想ｇｐｉｏ
CN103412834B (zh) 一种单soc芯片及单soc芯片多工作模式的复用方法
US4626985A (en) Single-chip microcomputer with internal time-multiplexed address/data/interrupt bus
JPH08180013A (ja) コンピュータシステム、ｐｃｉバスクロック信号周波数における変化に応答してｐｃｉバス装置のコンフィギュレーションレジスタを再構成する方法、およびｐｃｉバス装置がｐｃｉバスと異なる動作速度を有することをオペレータに通知する方法
KR20130050383A (ko) 시스템 온 칩 내에 독립 로직 블록의 통합
JPH11509950A (ja) Ｎ本未満のｉ／ｏピンを伴うｎビットのデータバス幅をもつマイクロコントローラ及びそのための方法
CN107526614B (zh) Fpga开发板的通信方法
CN115129392A (zh) 芯片配置方法、装置、计算机设备和存储介质
CN110096291A (zh) 电源管理芯片升级电路、方法及网络设备
CN111581151B (zh) Mcu端口驱动可重构方法
CN206684533U (zh) 微信远程控制芯片
CN111581150B (zh) Mcu中gpio功能可重构方法
CN109542481A (zh) 一种多模式多功能测试仪器自动配置装置和方法
CN110162499B (zh) 一种peci总线切换装置、方法及系统
CN100562848C (zh) 微处理器通用开发系统
US11977424B2 (en) Processing system, related integrated circuit, device and method
CN107766286A (zh) 一种基于fpga的板上系统实现方法
CN211979512U (zh) 一种无人机飞控系统
CN111459875A (zh) 一种mcu处理器及其封装方法
WO2007110818A2 (en) Rapid creation and configuration of microcontroller products with configurable logic devices
CN113962183B (zh) 一种电能计量芯片接口电路设计方法及其接口电路
CN211123939U (zh) 一种具有海量复杂数据处理能力的amc信号处理板
CN109992562A (zh) 一种基于Zynq的存储服务器
CN118349414A (zh) 一种信号监控方法及芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant