CN109992562A - 一种基于Zynq的存储服务器 - Google Patents

Abstract

本申请所提供的一种基于Zynq的存储服务器，具体技术方案如下：所述存储服务器中设有Zynq‑7000系列的FPGA，所述FPGA包括PS端和PL端，所述PS端设有UART，IIC，SPI、QPSI、CAN、USB和RMII资源中的一种或任意几种的组合；所述PL端通过内部总线与所述PS端相连，用于实现所述存储服务器的算法和组合逻辑。通过利用FPGA的PS端来取代BMC芯片，同时利用FPGA的PL端来取代CPLD芯片，大大减少了存储服务器的主板布局面积，同时由于使用的是内部总线，避免了BMC升级CPLD用的模拟JTAG总线的物理信号质量风险，大大节省了PCB的布线资源和CPLD的GPIO资源。

Description

一种基于Zynq的存储服务器

技术领域

本申请涉及存储服务器领域，特别涉及一种基于Zynq的存储服务器。

背景技术

存储服务器的控制器采用CPLD来控制电源上下电时序，辅助BMC进行系统管理，还用于风扇和BBU的控制等等。同时，存储服务器的控制器集成BMC芯片，BMC芯片作为系统的大管家，BMC是一个独立的系统，它不依赖与系统上的其它硬件(比如CPU、内存等)，也不依赖与BIOS、OS等(但是BMC可以与BIOS和OS交互，这样可以起到更好的平台管理作用，OS下有系统管理软件可以与BMC协同工作以达到更好的管理效果)。BMC支持行业标准的IPMI规范，根据温度和散热策略控制风扇转速，提供NCSI接口，通过多路IIC接口连接诸多外设。

由于BMC与CPLD两个芯片同时存在于控制器上，由于是两个独立的芯片，需要提供各自单独的电源，和必要的外围辅助电路，故占用了较大的物理空间，同时具有较高的成本。

发明内容

本申请的目的是提供一种基于Zynq的存储服务器，解决了现有存储服务器中同时存在BMC和CPLD两个芯片带来空间布置和成本问题。

为解决上述技术问题，本申请提供一种基于Zynq的存储服务器，具体技术方案如下：

所述存储服务器中设有Zynq-7000系列的FPGA，所述FPGA包括PS端和PL端，所述PS端设有UART，IIC，SPI、QPSI、CAN、USB和RMII资源中的一种或任意几种的组合；

所述PL端通过内部总线与所述PS端相连，用于实现所述存储服务器的算法和组合逻辑。

其中，所述PL端和所述PS端共用所述存储服务器的内存。

其中，所述PL端和所述PS端均可以基于sdk开发。

其中，所述FPGA的硬件环境由hls和vivado生成。

其中，所述FPGA采用axi4标准总线。

其中，所述FPGA的GPIO端口作为监控所述存储服务器的IO口。

本申请所提供的一种基于Zynq的存储服务器，具体技术方案如下：所述存储服务器中设有Zynq-7000系列的FPGA，所述FPGA包括PS端和PL端，所述PS端设有UART，IIC，SPI、QPSI、CAN、USB和RMII资源中的一种或任意几种的组合；所述PL端通过内部总线与所述PS端相连，用于实现所述存储服务器的算法和组合逻辑。

本申请通过利用FPGA的PS端来取代BMC芯片，同时利用FPGA的PL端来取代CPLD芯片，大大减少了存储服务器的主板布局面积，同时由于使用的是内部总线，避免了BMC升级CPLD用的模拟JTAG总线的物理信号质量风险，大大节省了PCB的布线资源和CPLD的GPIO资源，具有较低的成本优势。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本申请实施例所提供的一种基于Zynq的存储服务器结构示意图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

请参考图1，图1为本申请实施例所提供的一种基于Zynq的存储服务器结构示意图，该存储服务器可以包括：

所述存储服务器中设有Zynq-7000系列的FPGA，所述FPGA包括PS端和PL端，所述PS端设有UART，IIC，SPI、QPSI、CAN、USB和RMII资源中的一种或任意几种的组合；所述PL端通过内部总线与所述PS端相连，用于实现所述存储服务器的算法和组合逻辑。

Zynq系列的FPGA是赛灵思公司(Xilinx)推出的行业第一个可扩展处理平台。Zynq-7000系列是全可编程片上系统，主要包含PS(processing system)和PL(Programmable Logic)两部分。PL采用28nm工艺；PS以2个Cortex A9的ARM核为核心，还包括片上存储器、片外存储器接口(DDR)和一系列的外设接口。Zynq-7000系列将ARM CPU和外设集成在一个芯片内，使得Zynq-7000系列皆具处理器和FPGA双重特性，特别适用于软硬件协同设计。Zynq系列的FPGA并不能说是一个嵌入arm核的FPGA。从它的启动过程可以发现，由arm主导，所以可以称它为以高性能FPGA为外设的双核arm。

它具有以下几个优势：第一，开发环境的大集成。从hls到vivado到sdk，对于不熟悉FPGA的嵌入式软件工程师来说，完全可以把它当做简单的双核ARM，使用例程中搭建好的硬件环境，在sdk中开发。软件调试后发现某些算法太慢，速度上不去，可以用hls把这部分进行优化，由工具直接生成电路，甩到vivado中，通常情况下效率可以提高十几倍。因此，整个开发可以完全在Xilinx自家的开发环境里切换。第二，axi4标准总线互联。第三，各种免费的ip随便用。第四，ps和pl两部分共用内存。

Zynq系列的FPGA降低了软件开发的难度，不用费很大的力气就能用上arm，而且xilinx在自己的工具中对IP驱动以及linux内核等等做好了软件支持，方便地融入arm的软件生态系统。同时其集成度高：省一个ARM的面积，省掉通讯总线的资源消耗。通讯更简便：省掉CPU与FPGA之间的通讯总线，通讯速度更快，信息传递结构更简单。一些劣势：FPGA可用管脚数量下降。开发人员要求高，开发成本高。可用资源数不如同等面积FPGA，功耗远大于同等处理器的CPU。

在存储服务器上，可以使用Zynq系列的FPGA的PS端(即ARM)来取代BMC芯片，PS端即有常用的UART，IIC，SPI、QPSI、CAN、USB和RMII资源，基本满足BMC芯片的功能需求。如果不能在数量上满足BMC的需求的话，PS端可以通过FPGA的开发软件设计，占用FPGA端的GPIO来满足需求。

在存储服务器上，可以使用Zynq系列的FPGA的PL端(即FPGA)来取代CPLD芯片。另外由于Zynq芯片的PS端和PL端之间使用内部总线传递信息(AXI)，使得PS和PL端的数据沟通无缝对接。尤其适合存储控制器上要求的BMC对CPLD的在线升级需求。由于使用的是内部总线，避免了BMC升级CPLD用的模拟JTAG总线的物理信号质量风险。在此对于使用何种内部总线不作具体限定，其应当根据Zynq芯片的内部接口协议作相应选择。

由图1可以看出，利用Zynq系列的FPGA替代了现有存储服务器中的BMC和CPLD，整体在存储服务器的主板上少占有一个arm空间，减少了主板布局面积。同时PS端和PL端分别完全替代了BMC和CPLD的功能，BMC用于与PCH和CPU进行信息交互，而CPLD与PCH、电源进行交互，PS端和PL端可以较好的替代二者的作用。

本申请通过利用FPGA的PS端来取代BMC芯片，同时利用FPGA的PL端来取代CPLD芯片，大大减少了存储服务器的主板布局面积，同时由于使用的是内部总线，避免了BMC升级CPLD用的模拟JTAG总线的物理信号质量风险，大大节省了PCB的布线资源和CPLD的GPIO资源，具有较低的成本优势。

说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例提供的系统而言，由于其与实施例提供的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。

还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (6)

1.一种基于Zynq的存储服务器，其特征在于，包括：

所述存储服务器中设有Zynq-7000系列的FPGA，所述FPGA包括PS端和PL端，所述PS端设有UART，IIC，SPI、QPSI、CAN、USB和RMII资源中的一种或任意几种的组合；

所述PL端通过内部总线与所述PS端相连，用于实现所述存储服务器的算法和组合逻辑。

2.根据权利要求1所述的存储服务器，其特征在于，所述PL端和所述PS端共用所述存储服务器的内存。

3.根据权利要求1所述的存储服务器，其特征在于，所述PL端和所述PS端均基于sdk开发。

4.根据权利要求1所述的存储服务器，其特征在于，所述FPGA的硬件环境由hls和vivado生成。

5.根据权利要求1所述的存储服务器，其特征在于，所述FPGA采用axi4标准总线。

6.根据权利要求1所述的存储服务器，其特征在于，所述FPGA的GPIO端口作为监控所述存储服务器的IO口。