CN111579955B - 用于对被测器件进行测试的具有汇流条机构的探针台 - Google Patents

用于对被测器件进行测试的具有汇流条机构的探针台 Download PDF

Info

Publication number
CN111579955B
CN111579955B CN202010078415.6A CN202010078415A CN111579955B CN 111579955 B CN111579955 B CN 111579955B CN 202010078415 A CN202010078415 A CN 202010078415A CN 111579955 B CN111579955 B CN 111579955B
Authority
CN
China
Prior art keywords
contact
probe station
device under
under test
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010078415.6A
Other languages
English (en)
Other versions
CN111579955A (zh
Inventor
A·格诺伊佩尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN111579955A publication Critical patent/CN111579955A/zh
Application granted granted Critical
Publication of CN111579955B publication Critical patent/CN111579955B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种用于测试被测器件(106)的测试系统(102)的探针台(100)，其中，所述探针台(100)包括用于将电信号传送至以及离开被测器件(106)的汇流条机构(104)。

Description

用于对被测器件进行测试的具有汇流条机构的探针台
技术领域
各种实施例总体上涉及用于对被测器件进行测试的测试系统的探针台、测试系统、对被测器件进行测试的方法、以及改造(retrofitting)方法。
背景技术
在完成半导体芯片或者这样的半导体芯片的封装的制造之后，往往对这样的产品进行有关其功能的测试。出于这一目的，提供了由探针台(prober)和电测试单元构成的测试系统，在该测试系统中，将这样的产品作为被测器件(DUT)加以测试。
然而，测试系统的寄生阻抗可能降低准确度，甚至可能对在测试DUT期间所施加和/或检测到的电信号造成错误。这可能使测试的可靠性变差。此外，高寄生阻抗可能损害DUT和/或测试设备。
发明内容
可能存在对被测器件进行安全并且可靠的测试的需求。
根据示例性实施例，提供了一种用于测试被测器件的测试系统的探针台，其中，探针台包括用于将电信号传送至以及离开被测器件的汇流条机构。
根据另一示例性实施例，提供了一种用于测试被测器件的测试系统，其中，所述测试系统包括具有上文提及的特征的探针台以及与探针台耦合的电测试单元，所述电测试单元用于向探针台供应电刺激信号(尤其是向探针台上的被测器件供应电刺激信号)，并且用于分析来自探针台的电响应信号(尤其用于分析来自探针台上的被测器件的电响应信号)。
根据又一示例性实施例，提供了一种测试被测器件的方法，其中，所述方法包括通过探针台(尤其是具有上文提及的特征的探针台)经由第一汇流条板、接触机构(尤其是导电条)和第二汇流条板向和从被测器件传导电信号。
根据又一示例性实施例，提供了一种方法，其包括改造测试系统的现有晶片探针台，使得经改造的探针台被配置为利用汇流条机构对晶片进行测试。
根据示例性实施例，提供了一种测试系统的探针台，其中，探针台和电测试单元之间的电信号的传输是通过汇流条机构而非通过长的电缆完成的。作为实施用于信号传送的汇流条机构的结果，能够以显著降低的电感值实施对被测器件的测试。从描述上来讲，这样的寄生电感具有不期望的电能储存的作用，所述电能储存在用于测试被测器件的测试系统的操作期间可能将所储存或者缓冲的能量供应给晶片或者其他被测器件。因而，测试系统或探针台的高寄生电感可能导致被测器件的劣化乃至损坏。通过实施汇流条机构，可以显著降低电感，并且能够在不因被测器件受损而造成的成品率损失的情况下实施对被测器件的测试。同时，可能降低测试的不准确性。
当被测器件是半导体晶片、尤其是由需要动态测试(即，使用快速变化的信号的施加所做的测试)的半导体功率芯片构成的半导体晶片时，这一优点可能尤其突出。因而，示例性实施例可以对晶片探针台实施具有技术优越性的汇流条原理。这样的低电感构思可以被应用于所有尺寸的晶片，但是也可以与大晶片尺寸(例如，300mm直径或更大)兼容。
对其他示例性实施例的描述
在下文中，将解释探针台、测试系统和方法的其他示例性实施例。
在本申请的上下文中，术语“被测器件”(DUT)尤其可以指在制造之后应对其进行关于其预期功能的测试的电部件，诸如半导体晶片或半导体芯片。具体而言，被测器件可以是被配置为功率半导体晶片或芯片(尤其是用于机动车应用)的电子构件。
在本申请的上下文中，术语“探针台”尤其可以指用于在通过测试系统对被测器件的功能进行测试方面对被测器件(尤其是半导体晶片)进行操纵的操纵装置。具体而言，探针台可以是测试系统的机械部分，其可以在对被测器件进行测试方面与作为测试系统的电子部分的电测试单元进行协作。对这种被测器件的电测试可能需要对被测器件的一个主表面或两个相对的主表面(例如，对晶片的芯片的焊盘或其他导电部分)施加电刺激信号。所述测试还可能需要响应于刺激信号的施加对电响应信号进行检测和处理，其中，响应信号可以是从被测器件的一个主表面或者两个相对的主表面检测的，具体取决于某一应用的特性。
在本申请的上下文中，术语“汇流条机构”尤其可以指可以相互电连接的至少两个体块导电主体(例如板)所构成的布置。主体或板之一可以与承载被测器件的卡盘的导电接触部协作，并且相对的另一主体或板可以用于与前述主体或板协作，以实现与电测试单元的连接。从描述上来讲，两个电耦合的或者可电耦合的导电主体(例如，板)的这种布置可以被解释成电感的并联连接。根据物理定律，多个电感的并联布置按照倒数方式加和，因而汇流条机构的提供可以显著降低电信号传送汇流条机构的电感。
在实施例中，汇流条机构被配置成可移动的汇流条机构。可移动的汇流条机构可以是这样一种汇流条机构，其中，汇流条机构的至少一个构件(尤其是其由导电材料构成的至少两个板之一)能够在探针台的操作期间在空间上移动。因而，通过使所述板之一在探针台的操作期间相对于所述板中的另一个移动，有可能使这两个板处于这样一种配置，其中，它们在传送电信号期间被电耦合。然而，也有可能使所述板之一相对于另一个板移动，从而改变探针台的接触位置。在这样的移动期间，还有可能至少暂时地中断这两个板之间的导电连接。
在实施例中，探针台被配置成用于将晶片上芯片(尤其是半导体芯片)作为被测器件进行测试的晶片探针台。因而，探针台可以被配置为测试晶片，尤其是仍然在晶片化合物中一体连接的多个电子芯片。晶片及其电子芯片可以具有处于其一个主表面或者两个相对的主表面上的导电焊盘和/或其他导电部分，其必须被接触以施加电测试信号以及测量电响应信号，以用于测试电子芯片以及晶片整体的功能。这样的晶片探针台可能能够将晶片容纳在卡盘的平面表面上，所述平面表面具有与晶片的一个主表面上的导电部分接触的导电部分。具有(例如)多个导电针的针卡可以接触置于卡盘上的晶片的相对的另一主表面上的焊盘。
在实施例中，探针台包括用于向被测器件的至少一侧施加电刺激信号并且用于响应于在被测器件的至少一侧上所施加的电刺激信号而检测电响应信号的导电接触元件。所提及的导电元件可以是接触晶片或其他被测器件的一个主表面上的焊盘和/或其他导电部分的针或波戈(pogo)插针(即弹簧加载导电接触部)。其他接触元件可以是可以在上面放置被测器件的卡盘的表面上的平面导电区域。当被测器件被夹在处于两个相对主表面上的导电元件之间时，有可能经由接触元件中的相应接触元件在焊盘和/或其他导电部分中的相应焊盘和/或其他导电部分上通过施加电刺激信号以及通过测量电响应信号而实施电测试。得益于上文描述的汇流条机构，测量过程所涉及的寄生电感可以保持较小。
在实施例中，汇流条机构包括用于向或从被测器件传导电信号的至少部分导电的第一汇流条板，并且包括用于向或从被测器件传导同一电信号的至少部分导电的第二汇流条板。两个汇流条板可以由导电材料构成，并且可以协作，以在电信号经由接触机构沿一个汇流条板行进至另一汇流条板，继而在该处沿相较于第一汇流条板上的传播方向相反的方向传播时，显著降低寄生电感。通过这一机制，可以显著降低寄生电感。
在实施例中，第一汇流条板是底侧汇流条板，并且第二汇流条板是顶侧汇流条板。例如，第一汇流条板可以被置于与承载诸如晶片的被测器件的卡盘相同的垂直层级并且与所述卡盘横向并排放置。第二汇流条板应当优选被布置在被测器件上方，以避免碰撞风险。第二汇流条板可以位于针卡的板(例如，印刷电路板)下方。用于接触被测器件的上主表面并且从针卡的板向下延伸的针可以具有处于第二汇流条板下方的自由端。
在实施例中，第一汇流条板是可移动的汇流条板。通过使第一汇流条板与卡盘和被测器件一起相对于第二汇流条板和针卡移动，可以选择当前测试的被测器件的相应部分(尤其是一个或多个电子芯片)。所述移动可以处于水平平面内，从而在测试过程期间对被测器件进行扫描。所述移动也可以垂直于该水平平面，从而在使被测器件与第一汇流条板和卡盘一起相对于针卡移动之前，可以使被测器件相对于针卡的针下降。
在实施例中，第二汇流条板是空间固定的汇流条板。例如，空间固定的板可以被机械安装在探针台的外壳上但是与之电绝缘。为了使可移动部分的数量保持减小，第二汇流条板可以被简单地配置成固定汇流条板。而且，与第二汇流条板协作的针卡可以被配置成空间固定的构件。
在实施例中，第二汇流条板具有比第一汇流条板大的表面积。借助于这种配置，在移动第一汇流条板期间，总是有第二汇流条板的相应部分根据汇流条原理与第一汇流条板协作。
在实施例中，第一汇流条板和第二汇流条板的至少其中之一可以被导电层覆盖。
在实施例中，探针台包括接触机构，所述接触机构被配置为选择性地建立第一汇流条板和第二汇流条板之间的电接触。在实施对被测器件的实际电测试期间，第一汇流条板和第二汇流条板应通过接触机构而电耦合。然而，在通过将卡盘与第一汇流条板一起移动而对被测器件进行扫描的同时，可以暂时中断这样的连接，以避免碰撞或划擦。
在实施例中，接触机构包括导电条。例如，导电条可以是线性导电条。尽管这一节约空间的形状是有利的，但是其他形状也是可能的，例如，弯曲形状。然而，导电条优选在汇流条机构或其至少一个汇流条板的整个尺寸之上延伸，从而能够获得小的电感和小的电阻。导电条可以被安装在第一汇流条板和第二汇流条板之一上或者可以形成第一汇流条板和第二汇流条板之一的部分。具体而言，接触机构可以被配置为当被测器件被接触元件(尤其是上文所述的)接触时或者在向和/或从被测器件传导电信号期间建立第一汇流条板和第二汇流条板之间的电接触。接触机构还可以被配置为在使第一汇流条板和第二汇流条板相对于彼此移动，尤其是在水平平面内并且是在汇流条板之间有垂直间隔的情况下相对于彼此移动的同时，禁止第一汇流条板和第二汇流条板之间的电接触。通过由沿某一方向延伸的导电主体形成接触机构，汇流条机构可以得到非常有效的使用。从描述上来讲，延伸的导电条在技术上与大量并联的单独电感相当，这些大量并联的电感加和成相对较小的寄生电感值。
在实施例中，探针台包括连接(尤其是横向)至第一汇流条板并且被配置为承载被测器件的卡盘。卡盘的上部可以被配置成具有接触元件的接触结构(尤其具有金属板的形式)，所述接触元件与第一汇流条板连接并且可与被测器件的下主表面连接。因而，卡盘的接触结构可以包括导电接触元件(尤其是平面的)，所述导电接触元件连接至第一汇流条板并且被配置为从底侧接触被测器件。所述接触结构可以相对于卡盘的安装部分电绝缘。因而，卡盘可以充当用于在上面安装被测器件的机械安装底座。然而，卡盘也可以具有所述接触结构的形式的导电表面，使得将被测器件安装在卡盘上可以同时建立被测器件的下主表面上的导电接触部与卡盘的安装表面之间的导电连接。
在实施例中，探针台包括针卡，所述针卡包括被配置为接触被测器件的导电接触元件(尤其具有针的形式)。具体而言，所述接触元件可以从顶侧接触被测器件。针卡可以包括一个或多个导电针，其从针卡的主体向下延伸或伸出以使得导电针的自由端接触被测器件的上主表面上的导电接触部，尤其是晶片的顶表面上的焊盘。经由针卡的针并且经由卡盘的导电部分，可以在实施电测试期间向被测器件供应电信号以及检测来自被测器件的电信号。
在实施例中，探针台包括第一接触环，所述第一接触环包括与第二汇流条板连接并且可与第一汇流条板连接(尤其经由接触机构)的多个电接触部(尤其是多个弹簧加载插针)。探针台还可以包括第二接触环，所述第二接触环包括连接至针卡的多个电接触部(尤其是多个另外的弹簧加载插针)。第二汇流条板可以通过第一接触环与电测试单元连接。针卡可以通过第二接触环与电测试单元连接。例如，第一接触环可以是包围或围绕内部的第二接触环的外部接触环。高度有利地，接触环可以使汇流条原理朝电测试单元延续，其将额外地降低与上文描述的汇流条机构协作的寄生电感。例如，多个导电接触部可以被布置在第一接触环和/或第二接触环上的环结构中。例如，接触元件中的每者可以是波戈插针，即弹簧加载插针。这可以允许经由波戈插针实现安全电接触。
在另一个实施例中，探针台包括与第二汇流条板连接并且可与第一汇流条板连接(通过接触机构)的第一接触板(尤其被配置成垂直板)。探针台还可以包括与针卡连接的第二接触板(尤其被配置成另外的垂直板，更尤其被布置为与第一垂直板平行)。作为如上文所述的圆筒状或环状接触部的同心提供的替代，当前描述的实施例使用向电测试单元延续汇流条原理的(优选垂直布置的)导电接触板。其可以进一步降低与上文描述的汇流条机构协作的寄生电感。
在实施例中，所述方法包括将晶片的一体连接的管芯或芯片作为被测器件进行测试，所述晶片尤其是具有至少200mm的直径的晶片，更尤其是具有至少300mm的直径的晶片。尤其是对于高达300mm直径以及更大的大尺寸半导体晶片而言，常规探针台构思可能不再适用，也不再可用。然而，汇流条原理尤其对这样的大晶片具有显著优势，从而得到抑制的寄生电感和更高的成品率。
在实施例中，所述方法包括将包括多个功率半导体芯片的晶片作为被测器件进行测试。尤其是在测试功率半导体芯片时，使用非恒定测试信号的动态测试序列变得有必要。就这样的测试序列而言，关于寄生电感的问题变得尤为突出。因而，汇流条原理的实施在测试功率半导体芯片方面尤为有利。
在实施例中，所述方法包括将具有在两个相对主表面之间的垂直电流流动的包括多个半导体芯片的晶片作为被测器件进行测试。测试具有垂直电流流动的半导体芯片(例如，晶体管芯片)可以在被测晶片的两个相对主表面上实施焊盘和/或其他导电部分。因而，汇流条原理对于这样的应用可以是尤为有利的。
在实施例中，所述方法包括使用随着时间快速变化的测试信号来测试被测器件。与对被测器件施加恒定或者相对缓慢变化的电信号的静态测试相比，具有短脉冲长度(具有十分之一纳秒的量级)的非恒定信号或快速变化信号的施加尤为关键。因此，根据示例性实施例的探针台中的汇流条原理的实施对于这样的应用尤为有利。
在实施例中，电子芯片是具有源极焊盘、漏极焊盘和栅极焊盘的FET(场效应晶体管)晶体管芯片，或者可以是具有集电极焊盘、发射极焊盘和栅极焊盘作为至少一个焊盘的IGBT(绝缘栅双极型晶体管)芯片。具体而言，源极焊盘和栅极焊盘可以被形成在电子芯片的同一主表面上，并且可以均与相应的接触元件耦合。漏极焊盘可以形成在电子芯片的相对的另一主表面上。这样的晶体管芯片可以是实现晶体管、尤其是场效应晶体管的功能的芯片。这样的晶体管芯片可以用于(例如)半导体功率应用。
在实施例中，至少一个电子芯片包括由控制器电路、驱动器电路和功率半导体电路组成的组中的至少一个。所有这些电路可以被集成到一个半导体芯片中，或者可以被单独集成在不同芯片中。例如，对应的功率半导体应用可以通过芯片实现，其中，这样的功率半导体芯片的集成电路元件可以包括至少一个晶体管(尤其是FET(场效应晶体管)或IGBT(隔离栅双极型晶体管))、至少一个二极管等。具体而言，可以制造实现半桥功能、全桥功能等的电路。
作为用于半导体芯片的衬底或晶片，可以使用半导体衬底，优选的是硅衬底。替代地，可以提供氧化硅或者其他绝缘体衬底。还有可能实施锗衬底或者III-V半导体材料。例如，示例性实施例可以是通过GaN或SiC技术实施的。
通过结合附图理解的以下描述和所附权利要求，上述和其他目的、特征和优点将变得显而易见，其中，类似的部分或要素由类似的附图标记表示。
附图说明
附图被包括以提供对示例性实施例的进一步理解并且附图构成了说明书的一部分，附图示出了示例性实施例。
在附图中：
图1示出了根据示例性实施例的包括电测试单元和探针台的测试系统的示意图。
图2示出了根据示例性实施例的探针台的部分的三维分解图。
图3示出了根据图2的探针台的三维图。
图4示出了图2和图3的探针台的细节。
图5示出了图2到图4的探针台的分解图。
图6示出了根据另一示例性实施例的包括电测试单元和探针台的测试系统的示意图。
具体实施方式
附图中的图示只是示意性的而不是按比例的。
在参考附图更加详细地描述示例性实施例之前，将对示例性实施例的开发所基于的一些一般考虑事项加以总结。
根据实施例，提供了一种用于实现降低的乃至最小化的寄生电感的晶片探针台的可变长度功率汇流条。
功率半导体在很多情况下是垂直器件，即具有垂直电流流动的芯片。就功率半导体晶体管而言，漏极焊盘/集电极焊盘在很多情况下位于芯片的背面。因此，在晶片测试中，对应晶片的背面可以与探针台的晶片卡盘发生电接触。之后，卡盘可以沿所有的三个空间轴移动晶片。可以按照常规方式借助于柔性卡盘电缆完成与探针台的固定部分的电连接。电流通过芯片和卡盘电缆流回到又可以被称为电测试单元的测试器接口。这一卡盘电缆代表显著的寄生电感。对于作为晶片测试中的标准测试的静态测试(例如，测量击穿电压、Ron、VCEsat、泄漏)而言，这不是大问题。
然而，静态测试对于某些应用而言不再足以对功率分立半导体进行适当测试。对于某些应用而言需要动态测试内容(例如，测量雪崩、截止、双脉冲)，以提高晶片测试中的测试覆盖度，并且使其更接近BE测试(例如，IGBT(绝缘栅双极型晶体管)模块测试)的覆盖度。为此，可能不希望出现上文描述的寄生电感。显著的寄生电感的影响可能损坏晶片和测试设备，并且甚至可能使动态测试(其中，可能需要高dI/dt值，即，高的电流I相对于时间t的倒数)根本不可能完成。
根据示例性实施例，在用于对被测器件(例如，晶片)进行测试的测试系统中实施一种用以降低寄生电感的有效机制，即，汇流条原理。借助于在用于测试被测器件的测试系统的探针台中实施的汇流条机构，有可能迫使电流不流经具有圆形直径的导线，而是流经具有高的宽度与距离之比的空间延伸(例如，平面)导体。
用以降低用于测试被测器件的测试系统的探针台的寄生电感的这种汇流条机构可以被视作很多有线电流路径的虚拟并联。这些电流路径中的每者具有某一电感。多个这种电感L1、L2……的并联根据公式1/L总＝1/L1+1/L2+…而降低总电感L总。采用专用的脉冲电流电感测量系统所做的测量表明根据示例性实施例的组件的电感值处于仅为10nH的范围内。
为了在晶片探针台中使用对应的汇流条机构来替换作为寄生电感的重要来源的常规卡盘电缆，可以实施由金属材料构成的两个汇流条板。这些金属板之一可以被安装至卡盘台架(stage)，并且因而可以在水平平面内移动。另一板可以被安装为固定至(例如)探针台头板(即包括探针台的上外壳面板和参考底座的大块金属部分)。两个板可以通过接触机构(例如，线性接触器)而选择性电连接。由于两个汇流条板属于同一电压域，因而它们的表面上的任选的绝缘层没有太大关系。
除了有利的汇流条原理之外，电流路径长度的缩短以及伴随其的闭合环路面积的下降可以是用于进一步改善探针台的阻抗特性的额外有效措施。尤其是通过组合，其可以带来卓越的低寄生电感。
有利地，汇流条原理不仅能够在探针台内部实现，在优选实施例中还可以被进一步扩展。在这样的实施例中，所有的电流或信号都被通过头板一直路由至探针台-测试器-接口板。这里，也是为了扩展汇流条原理，可以提供一种由两个同心接触环(其可以被称为“管平面”)构成的布置，例如，这两个同心接触环可以具有外波戈(pogo)环塔和内波戈环塔的形式。
在实施例中，所描述的汇流条机构可以用作对现有标准探针台的升级包。因而，确定机械准确度(例如，探针卡倾斜度、平面度)的部分可以完全与现有的标准探针台(诸如头板、插件)保持在一起。然后可以以相对高的容差来实施和改造汇流条机构，这使得实施的工作量保持较低。
例如，模块制造商可以有效并且可靠地测试裸管芯形式的芯片。之后，将所测试的芯片用于制造模块，例如IGBT模块。在使用根据示例性实施例的探针台时，其可以提高模块成品率和可靠性。在没有通过示例性实施例所实现的动态测试的情况下，大晶片(例如，300mm直径晶片)尤其缺少重要的测试内容。具体而言，在只有一个芯片未通过动态测试时，可能含有多个(例如，十二个或更多)芯片(例如，IGBT芯片)并且任选加上相似或相同量的无源器件(例如，二极管)的复杂模块在常规上被归类为废片。借助于示例性实施例，有可能已经在晶片级上的动态测试中找到该故障芯片，并由此提高了模块成品率。具体而言，鉴于更好的测试覆盖度和晶片级的缺陷检测，可以通过示例性实施例实现降低的成品率损失和更好的质量。
从描述上来讲，探针台可以被视作测试系统的机械部分。在用于测试被测器件(例如，半导体晶片的电子功率芯片)的这种探针台中，被测器件可以被从贮存器加载到探针台的卡盘上。电测试单元可以与探针台连接，从而向被测器件供应电刺激信号，并且响应于刺激信号的施加对接收自被测器件的电响应信号进行处理。就常规而言，这可以是通过具有通常为1m到2m的长度的电缆而实现的。根据示例性实施例，这是通过汇流条机构实现的，即通过相互连接或者可相互连接的细长导电板实现的。这可以使得电流沿汇流条机构流动，所述汇流条机构可以被视作多个个体电感的并联连接。由于个体电感的倒数加和为净寄生电感或总寄生电感的原因，对应的汇流条机构可以显著降低探针台的寄生电感。
尽管对于具有毫秒数量级的时间常数的晶片及其芯片的常规静态测试而言，寄生电感由于所涉及的基本恒定的信号的原因而不构成显著问题，但是大晶片的功率半导体芯片还必须使用动态测试加以测试，从而获得有关功能的全景。某些芯片缺陷只能通过动态测试而非静态测试检测到。在这样的动态测试期间，可以施加具有10ns和100ns之间的数量级的持续时间的电测试信号。在这样的场景中，由探针台贡献的寄生电感可能具有重要影响，可能显著劣化测试的准确度，并且甚至可能在测试期间损害功率半导体芯片。从描述上来讲，这样的寄生阻抗可以起到类似于能量储存的作用，其在某些情况下可能无意地向晶片供应储存的能量，其可能使晶片劣化或损坏。因而，通过汇流条机构代替常规电缆连接可以提高成品率。
具体而言，示例性实施例可以经由汇流条机构在具有与晶片的下主表面接触的导电区域的卡盘与电测试单元之间提供低电感连接。还有可能在接触晶片的上主表面的针卡的针与电测试单元之间提供低电感连接。这样的架构已被证明对于功率半导体芯片以及对于具有(例如)300mm或更大的直径的非常大的晶片尤其有利。
在实施探针台中的汇流条机构时，可以获得低至10nH的寄生电感。出于比较目的，对于使用具有1m到2m的长度的电缆的常规方案，寄生电感可以是大约1000nH。甚至在应用常规的降低寄生电感的方案时，例如，除了承载晶片的主卡盘之外还提供单独的第二横向卡盘，其也不允许将寄生阻抗降低到大约100nH以下。从描述上来讲，通过在探针台中实施汇流条机构，可以通过两个细长的并且空间延伸的导电板代替细长电缆，所述两个导电板可选择性地通过接触机构(例如，导电条)连接。由此，可以使多个电感并联连接，这可以显著降低有效寄生电感。
有利地，示例性实施例提供了一种可移动或空间可变的汇流条机构，通过所述汇流条机构，汇流条板可以被选择性耦合以进行在此期间施加电信号的实际测试操作，并且可以在使汇流条板相对于彼此移动以使具体芯片或芯片部分或者若干芯片与针卡的针对准以便对被测器件的具体部分实施电测试的时间间隔内使汇流条板电解耦。
根据尤其优选的实施例，可以通过提供用于分别间接连接被测器件的上主表面和下主表面的圆筒形连接主体(例如接触环)而协同支持汇流条机构的电感降低作用。这样的接触环之一可以经由针卡接触被测器件的上主表面。另一接触环可以经由汇流条机构(即，经由汇流条板和连接接触机构两者)来接触被测器件的下主表面。这样的接触环可以包括由多个接触插针构成的圆周阵列，所述接触插针作为用于将信号引导到探针台中以及引导出探针台的电接触部。当这些接触插针被实施为波戈插针，即被实施为弹簧加载电接触部时，电连接的可靠性可以被进一步提高。与此同时，这样的架构可以进一步降低寄生电感，因为从功能的观点来看可以通过这样的接触环进一步扩展汇流条机构。
作为这样的圆筒环状连接器的替代方案，还有可能使用垂直板，所述垂直板可以按照对应的方式发挥作用，从而进一步降低寄生电感。这样的垂直板之一可以经由针卡接触被测器件的上主表面。另一垂直板可以经由汇流条机构(即，经由汇流条板和连接接触机构两者)来接触被测器件的下主表面。
图1示出了根据示例性实施例的包括电测试单元130和探针台100的测试系统102的示意图。
测试系统102用来测试被测器件106，被测器件106在这里是由多个一体连接的晶体管芯片构成的半导体晶片。具体而言，测试系统102被配置为使用非恒定的或者快速变化的信号来测试被测器件106。探针台100形成了测试系统102的机械部分，并且用于操纵被测器件106。电测试单元130与探针台100耦合，并且用来向探针台100供应电刺激信号并且对来自探针台100的关于该测试的电响应信号进行分析。探针台100包括导电接触元件108(下文将更详细地描述)，其用于向被测器件106的至少一侧施加电刺激信号，并且在被测器件106的至少一侧上检测响应于所施加的电刺激信号的电响应信号。
探针台100包括汇流条机构104，其用于向被测器件106、更确切地向被测器件106的下主表面传送电信号或者将电信号传送离开。汇流条机构104被配置成可移动的汇流条机构104，如附图标记162所示意性地指示的。更确切地，汇流条机构104包括可移动的平面第一汇流条板110和空间固定的平面第二汇流条板112。
导电的第一汇流条板110和导电的第二汇流条板112传导去往和来自被测器件106的下主表面的电信号。第一汇流条板110是在所示实施例中被置于与被测器件106相同水平或者被置于被测器件106下方的底侧板。第二汇流条板112在所示实施例中是顶侧汇流条板并且被置于被测器件106上方。
除此之外，探针台100包括接触机构114，接触机构114被配置为选择性地建立第一汇流条板110和第二汇流条板112之间的电接触(图1中未示出)或者禁止第一汇流条板110和第二汇流条板112之间的电接触(如图1所示)。接触机构114包括导电条118，其在这里被体现为第二汇流条板112上的线性导电条的形式。在所示的实施例中，导电条118垂直于图1的纸平面延伸。此外，接触机构114被配置为当被测器件106被接触元件108接触时，建立第一汇流条板110和第二汇流条板112之间的电接触。
为了建立这样的电接触，使第一汇流条板110(尤其是与卡盘122一起)根据图1向上移动直到其上主表面接触导电条118的下主表面为止。在实施例中，第一汇流条板110连同卡盘122一起向上移动的量可以由接触系统限定，该接触系统由附图标记106和附图标记108构成。在该上下文中可以建立大约100μm的对应过驱动。
然而，在实施例中，接触机构114还有可能实施附加的垂直向下移动(例如，移动大约500μm)，以确保导电条118和第一汇流条板110之间的可靠连接。
可以在向和/或从被测器件106传导电信号期间经由接触机构114建立汇流条板110和汇流条板112之间的电接触。此外，接触机构114被配置为在使第一汇流条板110和第二汇流条板112在水平平面内相对于彼此移动的同时禁止第一汇流条板110和第二汇流条板112之间的电接触。在根据图1的操作状态中，在汇流条板110和汇流条板112之间未通过接触机构114建立电接触。在使第一汇流条板110向上移动(并且任选地还使附图标记118/114向下移动)直到第一汇流条板110的上主表面与导电条118的底表面建立电接触为止时，汇流条板110、112电连接(图1中未示出)。在后一种所提及操作模式中，通过导电条118连接的汇流条板110、112形成基本上U形的延伸结构，电流可以沿该结构在被测器件106和电测试单元130之间流动。
此外，探针台100包括横向连接至第一汇流条板110并被配置为承载被测器件106的卡盘122。此外，卡盘122被配置为由卡盘122的上主表面上的平面导电接触元件108而电接触被测器件106的下主表面。更确切地，根据图1，卡盘122的上部可以被配置成具有一个或多个接触元件108的接触结构122a(尤其是金属板的形式)，所述一个或多个接触元件108与第一汇流条板110连接并且与被测器件106的下主表面连接。所述接触结构122a可以相对于卡盘122的充当被测器件106的安装基座的安装部分122b电绝缘。
探针台100的针卡124被配置为通过从针卡124向下延伸的垂直伸出的导电接触元件108来接触被测器件106的上主表面。如图所示，针卡124的导电接触元件108向下延伸穿过第二汇流条板112，例如，穿过第二汇流条板112中的一个或多个通孔。
如图1示意性所示并且如参考图2到图5所更详细地描述的，探针台100还包括第一接触环126，第一接触环126包括多个沿圆周布置的电接触部191(例如，波戈插针)。第一接触环126可以被称为波戈环，因为电接触部191可以被体现为按照环或圆环形布置的多个波戈插针。此外，探针台100可以包括第二接触环128，第二接触环128包括多个沿圆周布置的电接触部193(例如，波戈插针)。第二接触环128也可以被称为波戈环，因为电接触部193可以被体现为按照环或圆环形布置的多个波戈插针。
更具体而言，第二汇流条板112通过第一接触环126的电接触部191与电测试单元130连接。针卡124可以通过第二接触环128的电接触部193与电测试单元130连接。在所示的实施例中，第一接触环126是包围内部的第二接触环128的外部接触环。
在所示实施例中，具有汇流条机构104的探针台100被配置成用于将晶片作为被测器件106进行测试的晶片探针台。更具体而言，探针台100被配置为将包括多个功率半导体芯片的晶片作为被测器件106进行测试，仅作为垂直功率器件的示例，每个功率半导体芯片具有在操作期间经历在两个相对主表面之间的垂直电流流动的集成场效应晶体管(FET)或隔离栅双极型晶体管(IGBT)或二极管。
还有可能利用如图1所示并且如上文所述的汇流条机构104对没有汇流条机构的用于测试晶片的现有常规晶片探针台进行改造。
图1所示的测试系统102按照如下方式运行：通常由几百到上万个一体连接的功率半导体芯片构成的晶片被作为被测器件106安装在卡盘122的上主表面上。结果，晶片的下主表面上的导电部分可以与被提供为卡盘122的安装表面的平面表面结构的对应的一个或多个电接触部108发生接触。因而，通过将被测器件106安装在卡盘122上，导电部分自动与卡盘122电连接。当被测器件106的半导体功率芯片是晶体管芯片时，漏极或集电极接触部可以形成与卡盘122发生接触的焊盘和/或其他导电部分。在测试被测器件106的电子芯片期间，可以通过被测器件106发生垂直电流流动。在被测器件106的上主表面处，可以提供焊盘。当形成被测器件106的晶片的半导体功率芯片是晶体管芯片时，这些焊盘可以是源极或发射极焊盘和栅极焊盘。这些焊盘可以在电测试期间通过针卡124的针来接触，所述针对应于从针卡124的主体向下伸出的接触元件108。
在卡盘122旁边，导电的第一汇流条板110被布置并且与卡盘122的导电接触结构122a电连接。在使第一汇流条板110升高(并且任选通过接触机构114使导电条118下降)直到与导电条118建立导电接触为止时，第一汇流条板110还与接触机构114和第二汇流条板112电耦合。于是，经由接触环126的接触第二汇流条板112的电接触部191，可以建立与电测试单元130的不间断连接。
此外，针卡124经由第二接触环128的电接触部193与电测试单元130电连接。
尽管针卡124连同第二汇流条板112一起被空间固定，但是卡盘122连同第一汇流条板110和被测器件106一起可以根据图1在水平平面内以及沿垂直方向移动。为了使针卡124的针或接触元件108与被测器件106的上主表面上的焊盘的某一子部分接触，卡盘122连同第一汇流条板110和被测器件106一起可以被升高，并且导电条118通过接触机构114被降低，使得导电条118建立与第一汇流条板110的电接触。之后，可以实施电测试的部分。接下来，可以使卡盘122连同第一汇流条板110和被测器件106一起下降，使得导电条118失去其与第一汇流条板110的电接触。此外，接下来，可以使卡盘122连同第一汇流条板110和被测器件106一起水平移动到新的目标位置。在抵达了预期的水平目标位置以接触被测器件106的焊盘和/或其他导电部分中的特定焊盘和/或其他导电部分之后，可以再次使卡盘122连同第一汇流条板110和被测器件106一起垂直升高，以建立针卡124的接触元件108与上部焊盘之间的新的电接触，并且与此同时在导电条118和第一汇流条板110之间建立电接触。现在，可以在电测试单元130的控制下以低电感方式向电测试单元130施加其他电信号。从描述上来讲，在施加测试信号和检测电信号期间，电流可以沿第一汇流条板110水平流动，垂直流过导电条118并且沿第二汇流条板112再次水平流动(但是朝相反方向)。
在通过接触机构114和导电条118建立了汇流条板110、112之间的导电连接的同时，电信号的流动如下：建立从电测试单元130经由第一接触环126及其多个电接触部191、第二汇流条板112、接触机构114/导电条118、第一汇流条板110和卡盘122的接触元件108向上直至被测器件106的下主表面的第一电连接路径。建立从电测试单元130经由第二接触环128及其多个电接触部193以及针卡124连同其多个接触元件108向上直至被测器件106的上主表面的第二电连接路径。通过被测器件106的垂直电流流动也是可能的。
作为根据图1的低电感配置的结果，可以安全地防止被测器件106在测试期间受到损害，因为由寄生电感所引起的多余电能作用对被测器件106的危害由于所实施的汇流条机构104而显著下降。
图2示出了根据示例性实施例的探针台100的部分的三维分解图。图3示出了根据图2的探针台100的三维图。图4示出了图2和图3的探针台100的细节。图5示出了图2到图4的探针台100的分解图。
从图2到图5可以看出，第二汇流条板112具有比第一汇流条板110大的表面积。第一汇流条板110和第二汇流条板112两者可以任选被导电层116覆盖，如图5的细节151所示。
如图所示，探针台100包括第一接触环126，第一接触环126包括与第二汇流条板112连接的多个弹簧加载接触插针。此外，还提供了第二接触环128，其包括连接至针卡124的多个另外的弹簧加载接触插针。
汇流条机构104由一个大的固定的顶部汇流条板112(对应于探针台100的全部可用宽度)和一个较小的移动的底部汇流条板110构成。两个汇流条板110、112可以用于传导电流(其在标准探针台中由长卡盘电缆承载)。
两个汇流条板110、112之间的可拆卸接触可以是通过接触机构114/导电条118实现的。为了获得强汇流条效果，可以使较小的下部汇流条板110的整个宽度与上部汇流条板112接触。所述接触在完成着陆(沿z向向上，针或接触元件108接触被测器件106)时可以闭合，并且当在水平平面内将卡盘122移动到不同位置时，所述接触可以断开。为了独立于探针过驱动(沿z向向上距离)，可以伴随着每次着陆而主动向下移动接触机构114的线性接触器或条118。例如，这可以借助于气动致动器机械装置来实施。
在将具有半导体功率晶体管芯片的晶片作为被测器件106进行测试时，第一接触环(其还可以被称为外波戈塔)可以接触顶部汇流条板112并且可以承载漏极/集电极电流。针卡124(还可以称为探针卡)可以坐落在第一接触环126中并被固定，并且与第二接触环128(还可以称为内波戈塔)接触。因而，可以通过内波戈塔，或者可以替代地通过另一种机械机构来实施所述固定(在后一种情况下，波戈塔仅用来建立电接触)。在将具有半导体功率晶体管芯片的晶片作为被测器件106进行测试时，该内波戈塔可以承载源极/发射极电流、栅极信号和辅助信号。
在探针台头板的顶部上，探针台接口板可以使两个波戈环的上侧与测试器接口连接。其可以被实施成固定汇流条组件，从而直至测试器源都保持低电感，但是也可以按照其他方式实施。
通过实施接触环126、128，可以按照朝上的方向延续汇流条机构104的电感降低功能。因此，接触环126、128的提供进一步降低寄生阻抗，并因此降低在实施测试期间对被测器件106造成损坏的风险。因此，可以显著提高被测器件106在制造和测试期间的成品率，尤其是通过汇流条机构104与接触环126、128的结合。
图6示出了根据另一示例性实施例的包括电测试单元130和探针台100的测试系统102。
根据图6的探针台100包括与第二汇流条板112连接的垂直第一接触板132，并且包括被配置成连接至针卡124的另一垂直板的垂直第二接触板134。
图6示出了根据图1到图5的接触环126、128的替代方案，然而其仍然保持了低电感的构思。在所示的实施例中，信号额外地由垂直导电板132、134传导，而非提供接触环126、128。从描述上来讲，垂直板132、134延续了汇流条机构104的原理，并因此也对测试系统102的低阻抗特性有贡献。
在通过接触机构114建立了汇流条板110、112之间的导电连接的同时，电信号的流动如下：建立从电测试单元130经由第一接触板132、第二汇流条板112、接触机构114、第一汇流条板110和卡盘122的接触元件108向上直至被测器件106的下主表面的第一电连接路径。建立从电测试单元130经由第二接触板134和针卡124连同其多个接触元件108向上直至被测器件106的上主表面的第二电连接路径。通过被测器件106的垂直电流流动也是可能的。
应当指出，术语“包括”不排除其他元件或特征，并且不定冠词不排除复数。也可以使联系不同实施例描述的元件相结合。还应当指出，附图标记不应被解释为限制权利要求的范围。此外，无意使本申请的范围局限于说明书中描述的过程、机器、制造、物质成分、手段、方法和步骤的特定实施例。相应地，意在使所附权利要求将这种过程、机器、制造、物质成分、手段、方法或步骤包括在其范围内。

Claims (19)

1.一种用于测试被测器件(106)的测试系统(102)的探针台(100)，其中，所述探针台(100)包括用于将电信号传送至和/或离开所述被测器件(106)的汇流条机构(104)，并且其中，所述汇流条机构(104)包括用于将电信号传送至和/或离开所述被测器件(106)的至少部分导电的第一汇流条板(110)，并且包括用于将所述电信号传送至和/或离开所述被测器件(106)的至少部分导电的第二汇流条板(112)。
2.根据权利要求1所述的探针台(100)，其中，所述汇流条机构(104)被配置成可移动的汇流条机构(104)。
3.根据权利要求1或2所述的探针台(100)，被配置成用于将晶片上芯片作为被测器件(106)进行测试的晶片探针台。
4.根据权利要求1或2所述的探针台(100)，包括导电接触元件(108)，所述导电接触元件(108)用于向所述被测器件(106)的至少一侧施加电刺激信号并且用于在所述被测器件(106)的至少一侧上检测响应于所施加的电刺激信号的电响应信号。
5.根据权利要求1所述的探针台(100)，其中，所述第一汇流条板(110)是底侧汇流条板，并且所述第二汇流条板(112)是顶侧汇流条板。
6.根据权利要求1或2所述的探针台(100)，其中，所述第一汇流条板(110)是可移动的汇流条板。
7.根据权利要求1或2所述的探针台(100)，其中，所述第二汇流条板(112)是空间固定的汇流条板。
8.根据权利要求1或2所述的探针台(100)，其中，所述第二汇流条板(112)具有比所述第一汇流条板(110)大的表面积。
9.根据权利要求1或2所述的探针台(100)，包括接触机构(114)，所述接触机构(114)被配置为选择性地建立或者禁止所述第一汇流条板(110)和所述第二汇流条板(112)之间的电接触。
10.根据权利要求9所述的探针台(100)，其中，所述接触机构(114)包括导电条(118)，所述导电条尤其处于所述第二汇流条板(112)上。
11.根据权利要求9所述的探针台(100)，其中，所述接触机构(114)被配置为当所述被测器件(106)被接触元件(108)接触时建立所述第一汇流条板(110)和所述第二汇流条板(112)之间的电接触，并且被配置为在使所述第一汇流条板(110)和所述第二汇流条板(112)相对于彼此移动、尤其是在水平平面内相对于彼此移动的同时，禁止所述第一汇流条板(110)和所述第二汇流条板(112)之间的电接触。
12.根据权利要求1或2所述的探针台(100)，包括卡盘(122)，所述卡盘(122)连接至、尤其是横向连接至所述第一汇流条板(110)并且被配置为承载所述被测器件(106)。
13.根据权利要求12所述的探针台(100)，其中，所述卡盘(122)包括导电接触元件(108)，所述导电接触元件(108)连接至所述第一汇流条板(110)并且被配置为接触所述被测器件(106)，尤其是从底侧接触所述被测器件(106)。
14.根据权利要求1或2所述的探针台(100)，包括针卡(124)，所述针卡(124)包括被配置为接触所述被测器件(106)、尤其是从顶侧接触所述被测器件(106)的导电接触元件(108)。
15.根据权利要求1或2所述的探针台(100)，包括下述特征之一：
包括第一接触环(126)和/或包括第二接触环(128)，所述第一接触环(126)包括与所述第二汇流条板(112)连接并且能够与所述第一汇流条板(110)连接的多个电接触部(191)，尤其是多个弹簧加载插针，所述第二接触环(128)包括连接至针卡(124)的多个电接触部(193)，尤其是多个另外的弹簧加载插针；
包括与所述第二汇流条板(112)连接并且能够与所述第一汇流条板(110)连接的第一接触板(132)和/或包括连接至针卡(124)的第二接触板(134)，所述第一接触板(132)尤其被配置成垂直板，所述第二接触板(134)尤其被配置成另外的垂直板。
16.用于测试被测器件(106)的测试系统(102)，其中，所述测试系统(102)包括：
根据权利要求1到15中的任一项所述的探针台(100)；以及
与所述探针台(100)耦合的电测试单元(130)，所述电测试单元(130)用于向所述探针台(100)供应电刺激信号并且用于分析来自所述探针台(100)的电响应信号。
17.一种测试被测器件(106)的方法，其中，所述方法包括：通过探针台(100)、尤其是通过根据权利要求1到15中的任一项所述的探针台(100)经由第一汇流条板(110)、接触机构(114)以及第二汇流条板(112)将电信号传送至和/或离开所述被测器件(106)，所述接触机构(114)尤其是导电条(118)。
18.根据权利要求17所述的方法，包括下述特征的至少其中之一：
其中，所述方法包括将晶片上芯片作为所述被测器件(106)进行测试，尤其是具有至少200mm、更尤其是至少300mm的直径的晶片上芯片；
其中，所述方法包括将包括多个功率半导体芯片的晶片作为所述被测器件(106)进行测试；
其中，所述方法包括将具有在两个相对主表面之间的垂直电流流动的包括多个半导体芯片的晶片作为所述被测器件(106)进行测试；
其中，所述方法包括使用非恒定信号或者快速变化的信号测试所述被测器件(106)。
19.一种改造方法，包括改造用于测试系统(102)的现有晶片探针台，使得改造后的探针台(100)被配置为借助于汇流条机构(104)测试晶片，所述方法用于改造所述现有晶片探针台以提供根据权利要求1到15中的任一项所述的探针台(100)。
CN202010078415.6A 2019-01-31 2020-02-03 用于对被测器件进行测试的具有汇流条机构的探针台 Active CN111579955B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019102457.9 2019-01-31
DE102019102457.9A DE102019102457B3 (de) 2019-01-31 2019-01-31 Prüfvorrichtung mit sammelschienenmechanismus zum testen einer zu testenden vorrichtung

Publications (2)

Publication Number Publication Date
CN111579955A CN111579955A (zh) 2020-08-25
CN111579955B true CN111579955B (zh) 2022-10-14

Family

ID=71104613

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010078415.6A Active CN111579955B (zh) 2019-01-31 2020-02-03 用于对被测器件进行测试的具有汇流条机构的探针台

Country Status (3)

Country Link
US (1) US11307247B2 (zh)
CN (1) CN111579955B (zh)
DE (1) DE102019102457B3 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113640556B (zh) * 2021-08-11 2023-03-03 山东大学 一种探针台针卡
TW202407350A (zh) * 2022-06-28 2024-02-16 日商尼得科精密檢測科技股份有限公司 檢查治具以及檢查裝置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4897598A (en) * 1987-03-31 1990-01-30 Siemens Aktiengesellschaft Apparatus for electrical function testing of wiring matrices, particularly of printed circuit boards
JP2006118983A (ja) * 2004-10-21 2006-05-11 Sharp Corp 太陽電池セルの測定治具
CN102012440A (zh) * 2010-11-11 2011-04-13 嘉兴斯达微电子有限公司 一种优化设计的功率模块测试夹具
TW201312132A (zh) * 2011-06-27 2013-03-16 Jx Nippon Oil & Energy Corp 太陽能電池單元之測試治具（二）
CN103797161A (zh) * 2011-09-16 2014-05-14 德诺拉工业有限公司 用于连续检测互连的电解池中的电流分布的持久系统
CN108957281A (zh) * 2018-09-13 2018-12-07 宁波市创源光伏科技有限公司 一种光伏接线盒二极管特性检测装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4697143A (en) 1984-04-30 1987-09-29 Cascade Microtech, Inc. Wafer probe
US5757027A (en) 1995-11-06 1998-05-26 International Business Machines Corporation Semiconductor wafer testing method and apparatus
EP1292834B1 (en) 2000-06-20 2005-11-30 Nanonexus, Inc. Systems for testing integrated circuits
US7245134B2 (en) * 2005-01-31 2007-07-17 Formfactor, Inc. Probe card assembly including a programmable device to selectively route signals from channels of a test system controller to probes
US7005879B1 (en) 2005-03-01 2006-02-28 International Business Machines Corporation Device for probe card power bus noise reduction
WO2009048618A1 (en) * 2007-10-11 2009-04-16 Veraconnex, Llc Probe card test apparatus and method
US8878560B2 (en) 2010-12-30 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. High frequency probing structure
JP6596374B2 (ja) * 2016-03-28 2019-10-23 東京エレクトロン株式会社 基板検査装置
CN106802386B (zh) 2017-02-27 2023-04-25 扬州国扬电子有限公司 一种具有叠层母排的低感测试设备

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4897598A (en) * 1987-03-31 1990-01-30 Siemens Aktiengesellschaft Apparatus for electrical function testing of wiring matrices, particularly of printed circuit boards
JP2006118983A (ja) * 2004-10-21 2006-05-11 Sharp Corp 太陽電池セルの測定治具
CN102012440A (zh) * 2010-11-11 2011-04-13 嘉兴斯达微电子有限公司 一种优化设计的功率模块测试夹具
TW201312132A (zh) * 2011-06-27 2013-03-16 Jx Nippon Oil & Energy Corp 太陽能電池單元之測試治具（二）
CN103797161A (zh) * 2011-09-16 2014-05-14 德诺拉工业有限公司 用于连续检测互连的电解池中的电流分布的持久系统
CN108957281A (zh) * 2018-09-13 2018-12-07 宁波市创源光伏科技有限公司 一种光伏接线盒二极管特性检测装置

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Characterization of critical conditions for fracture during wafer testing by FEM and experiments;Andreas Gneupel 等;《Materials Science in Semiconductor Processing》;20170815;第67卷;第124-140页 *
Co-simulation of a Passive and Wireless Surface Acoustic Wave Sensor;P Nicolay;《International Journal of Computer and Electronics Research》;20161031;第5卷(第5期);第48-51页 *
用于探针台的高精度运动平台的研究;罗庆满;《中国优秀硕士学位论文全文数据库 信息科技辑》;20150215(第2期);I135-205 *

Also Published As

Publication number Publication date
DE102019102457B3 (de) 2020-07-09
US11307247B2 (en) 2022-04-19
CN111579955A (zh) 2020-08-25
US20200249273A1 (en) 2020-08-06

Similar Documents

Publication Publication Date Title
KR101389251B1 (ko) 프로브 장치
US8159245B2 (en) Holding member for inspection, inspection device and inspecting method
CN105074482B (zh) 被测试器件的检查系统及其操作方法
CN107367678B (zh) 测试结构、测试探针卡、测试系统及测试方法
WO2013042467A1 (ja) プローブ装置
CN111579955B (zh) 用于对被测器件进行测试的具有汇流条机构的探针台
KR100842784B1 (ko) 검사 방법 및 검사 장치
TW200822263A (en) Test method for yielding a known good die
EP2017634B1 (en) Inspection apparatus and inspection method
US20070035318A1 (en) Donut-type parallel probe card and method of testing semiconductor wafer using same
US20110050269A1 (en) Method for evaluating semiconductor device
CN113539870B (zh) 测试晶圆上一开关元器件的电气特性的方法
US7414390B2 (en) Signal detection contactor and signal calibration system
US9134368B2 (en) Contactless wafer probing with improved power supply
US9250293B2 (en) Capacitive test device and method for capacitive testing a component
CN107845599A (zh) 晶片吸盘、使用所述晶片吸盘以及用于测试半导体晶片的方法
CN215415735U (zh) 晶圆上一开关元器件的电气特性测试装置
US20080088330A1 (en) Nonconductive substrate with imbedded conductive pin(s) for contacting probe(s)
US10901030B2 (en) Viscoelastic pad upon integrated circuit device contact for multipass electrical characterization probe testing
KR100557991B1 (ko) 프로빙장치 및 프로빙방법
WO2008047832A1 (en) Semiconductor device, semiconductor device manufacturing method, and inspection method
CN113341294A (zh) 晶圆上一开关元器件的电气特性测试装置
CN105304515A (zh) 用于测试半导体管芯的方法和测试装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant