CN111564169B - 三维垂直阻变存储器阵列及其操作方法、装置、设备及介质 - Google Patents
三维垂直阻变存储器阵列及其操作方法、装置、设备及介质 Download PDFInfo
- Publication number
- CN111564169B CN111564169B CN202010369772.8A CN202010369772A CN111564169B CN 111564169 B CN111564169 B CN 111564169B CN 202010369772 A CN202010369772 A CN 202010369772A CN 111564169 B CN111564169 B CN 111564169B
- Authority
- CN
- China
- Prior art keywords
- voltage
- random access
- resistive random
- access memory
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 230000015654 memory Effects 0.000 claims description 66
- 239000004020 conductor Substances 0.000 claims description 17
- 238000011017 operating method Methods 0.000 claims description 13
- 238000004590 computer program Methods 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 14
- 230000008859 change Effects 0.000 description 11
- 239000002184 metal Substances 0.000 description 7
- 230000010354 integration Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 108010001267 Protein Subunits Proteins 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
一种三维垂直阻变存储器阵列及其操作方法、装置、设备及介质。该操作方法包括：选中三维垂直阻变存储器阵列中的特定阻变存储器作为选中单元进行编程操作。上述编程操作包括：在选中单元所在的字线、位线和选择线分别对应施加电压Vdd、0和Von1；在与选中单元对应不同选择线的第一非选中单元所在的选择线施加零电压；以及在与选中单元对应同一选择线的第二非选中单元对应的字线和位线中，除去选中单元所在字线和位线之外，其余字线施加电压V1，其余位线施加电压V2；其中，电压V1、V2满足：使得所有第二非选中单元的电压降均小于Vdd/2。在编程操作时克服了由于阻变存储器自身压降及对应的编程电压的涨落而导致的误编程操作。
Description
技术领域
本公开属于半导体器件及集成电路领域，涉及一种三维垂直阻变存储器阵列及其操作方法、装置、设备及介质，具体是一种降低三维垂直阻变存储器阵列的误编程和能耗的编程操作方法以及可单独读取同字线/位线的任意单元(单一或多个)的读取操作方法，执行上述操作方法的三维垂直阻变存储器阵列，施加上述操作方法的操作装置，另外还涉及电子设备及计算机可读存储介质。
背景技术
随着移动智能终端、物联网的快速发展与普及，电子设备的数量急剧增长，伴随而来的是庞大数据量的产生，这就对存储和计算提出了更高的要求。传统基于电荷存储的闪存(Flash)存储器的可靠性随着技术节点的缩小而不断恶化，因此，多种新型存储器被提出并被广泛研究。其中，阻变存储器由于其具有编程能耗低、读写速度快、可高度集成、与互补金属氧化物半导体(CMOS)工艺兼容等优点，被认为是用于片内嵌入式存储最有潜力的竞争者之一。
在平面结构中，采用十字交叉阵列结构可使阻变存储器达到最高集成度(4F2/bit，F为特征尺寸，bit表示位或者称为比特)，而想进一步提高集成度，三维垂直集成是一种有效而节省成本的方法。
但已有的操作方案编程电压的选择对于未选中单元仍存在较高的误编程操作，这对于高性能存储和存算一体化的发展都是非常不利的。另外，已有的读取操作方案都为行/列并行读取，而不能针对单一或特定多个器件进行读操作。
因此，有必要提供一种三维垂直阻变存储器阵列的编程操作方法，能够避免误编程操作，或者说降低误编程的概率。有必要提供一种三维垂直阻变存储器阵列的读取操作方法，能够针对单一或特定多个器件进行读操作。
发明内容
本公开提供了一种三维垂直阻变存储器阵列的三维垂直阻变存储器阵列及其操作方法、装置、设备及介质，以至少部分解决以下技术问题：提供一种三维垂直阻变存储器阵列的编程操作方法，能够降低误编程的概率，以避免误编程操作；还提供一种三维垂直阻变存储器阵列的读取操作方法，能够针对同字线/位线的单一或特定多个器件进行读操作。
为了解决上述技术问题，本公开的第一个方面提供了一种三维垂直阻变存储器阵列的操作方法。该操作方法包括：选中三维垂直阻变存储器阵列中的特定阻变存储器作为选中单元进行编程操作。上述编程操作包括：在选中单元所在的字线、位线和选择线分别对应施加电压Vdd、0和Von1；在与选中单元对应不同选择线的第一非选中单元所在的选择线施加零电压；以及在与选中单元对应同一选择线的第二非选中单元对应的字线和位线中，除去选中单元所在字线和位线之外，其余字线施加电压V1，其余位线施加电压V2；其中，电压V1、V2满足：使得所有第二非选中单元的电压降均小于Vdd/2。
在本公开的一实施例中，该操作方法中，电压V1的取值满足：Vdd/2＜V1＜Vset，电压V2的取值满足：Vdd/2＜V2＜Von1-Vth，其中，Vth表示选通晶体管的开启电压；Vset表示阻变存储器的置位电压。
在本公开的一实施例中，上述操作方法还包括：选中三维垂直结构阻变储存器阵列中的特定一个阻变存储器或处于同一字线/位线的特定多个阻变存储器作为选中单元进行读取操作。该读取操作包括：在选中单元所在的字线、位线和选择线分别对应施加电压：读取电压Vr、0、Von2；在与选中单元对应不同选择线的第一非选中单元所在的选择线施加零电压；以及在与选中单元对应同一选择线的第二非选中单元对应的字线和位线中，除去选中单元所在字线和位线之外，其余字线施加电压0，其余位线施加电压V3；其中，电压Von2、V3的取值满足：Von2-V3＜Vth≤Von2。
在本公开的一实施例中，上述三维垂直阻变存储器阵列包括：平面导体层和绝缘层依次堆叠的叠层结构；垂直贯穿该叠层结构的柱状电极；环绕于该柱状电极外围的阻变介质层；在叠层结构与柱状电极的相交处形成的包含平面导体层、阻变介质层和柱状电极的阻变存储器，其中，所述平面导体层和所述柱状电极分别作为该阻变存储器的两个电极；同时所述平面导体层作为字线，所述柱状电极的底部通过选通晶体管连接至位线，选通晶体管的栅极与选择线连接，基于选择线控制选通晶体管的开启。
本公开的第二个方面还提供了一种三维垂直阻变存储器阵列，用于执行上述提及的任一种操作方法。
本公开的第三个方面还提供了一种三维垂直阻变存储器阵列的操作装置。该操作装置包括：编程操作单元，用于选中三维垂直阻变存储器阵列中的特定阻变存储器作为选中单元进行编程操作。上述编程操作单元包括：第一编程电压控制子单元，用于在选中单元所在的字线、位线和选择线分别对应施加电压Vdd、0和Von1；第二编程电压控制子单元，用于在与选中单元对应不同选择线的第一非选中单元所在的选择线施加零电压；以及第三编程电压控制子单元，用于在与选中单元对应同一选择线的第二非选中单元对应的字线和位线中，除去选中单元所在字线和位线之外，其余字线施加电压V1，其余位线施加电压V2；其中，电压V1、V2满足：使得所有第二非选中单元的电压降均小于Vdd/2。
在本公开的一实施例中，该操作装置中，电压V1的取值满足：Vdd/2＜V1＜Vset，电压V2的取值满足：Vdd/2＜V2＜Von1-Vth，其中，Vth表示选通晶体管的开启电压；Vset表示阻变存储器的置位电压。
在本公开的一实施例中，上述操作装置还包括：读取操作单元，用于选中三维垂直结构阻变储存器阵列中的特定一个阻变存储器或处于同一字线/位线的特定多个阻变存储器作为选中单元进行读取操作。上述读取操作单元包括：第一读取电压控制子单元，用于在选中单元所在的字线、位线和选择线分别对应施加电压：读取电压Vr、0、Von2；第二读取电压控制子单元，用于在与选中单元对应不同选择线的第一非选中单元所在的选择线施加零电压；以及第三读取电压控制子单元，用于在与选中单元对应同一选择线的第二非选中单元对应的字线和位线中，除去选中单元所在字线和位线之外，其余字线施加电压0，其余位线施加电压V3；其中，电压Von2、V3的取值满足：Von2-V3＜Vth≤Von2。
本公开的第四个方面还提供了一种电子设备，该电子设备包括：一个或多个处理器，存储器，用于存储一个或多个计算机程序，其中，当一个或多个计算机程序被一个或多个处理器执行时，使得上述一个或多个处理器实现上述提及的任一种操作方法。
根据本公开的第五个方面还提供了一种计算机可读存储介质，该计算机可读存储介质上存储有可执行指令，该可执行指令被处理器执行时使处理器实现上述提及的任一种操作方法。
从上述技术方案可以看出，本公开提供的三维垂直阻变存储器阵列及其操作方法、装置、设备及介质，至少具有以下有益效果：
(1)进行编程操作时，通过控制选中单元和非选中单元(包括第一非选中单元和第二非选中单元)对应施加的电压取值，使得非选中单元上的电压降尽可能的小，以满足所有非选中单元上的电压降均小于编程操作对应电压的一半，从而在编程操作(或者称为写操作)时克服了由于阻变存储器自身压降及对应的编程电压的涨落而导致的误编程操作，降低了误编程的概率，有效避免了误编程操作；
(2)进行读取操作时，通过控制选中单元和非选中单元(包括第一非选中单元和第二非选中单元)对应施加的电压取值，使得非选中单元对应的位线上的晶体管处于截止状态(Von2-V3＜Vth)，选中单元对应的位线上的晶体管处于开启状态且非选中单元对应的字线上的电压为零，从而保证了处于同一位线/字线上的特定一个或者多个阻变存储器可以被读取，而其他未被选中的阻变存储器不会被读取，实现了在同一位线或字线上的任意阻变存储器的读取。
附图说明
图1为根据本公开一实施例所示的三维垂直阻变存储器阵列的结构示意图。
图2为根据本公开一实施例所示的三维垂直阻变存储器阵列的编程操作方法的流程图。
图3为根据本公开一实施例所示的三维垂直阻变存储器阵列的编程操作方法的实施过程示意图。
图4为本公开实施例中不同编程和读取操作连接线参数值及其满足条件示例。
图5为本公开一实例所示的V1和V2对应的三维垂直阻变存储器阵列中选中单元和非选中单元的电压降分布示意图。
图6为根据本公开一实施例所示的三维垂直阻变存储器阵列的读取操作方法的流程图。
图7为根据本公开一实施例所示的三维垂直阻变存储器阵列的读取操作方法的实施过程示意图。
图8为根据本公开一实例所示的读取同一字线上的特定多个阻变存储器的示意图。
图9为根据本公开一实例所示的读取同一位线上的特定多个阻变存储器的示意图。
图10为根据本公开一实例所示的三维垂直阻变存储器阵列的操作装置的框图。
【符号说明】
4-操作装置；
41-编程操作单元；
411-第一编程电压控制子单元；
412-第二编程电压控制子单元；
413-第三编程电压控制子单元；
42-读取操作单元；
421-第一读取电压控制子单元；
422-第二读取电压控制子单元；
423-第三读取电压控制子单元。
具体实施方式
针对三维垂直阻变存储器阵列，现有的编程方法存在以下技术问题：在编程选中单元时，未选中单元也由于存在电压降而导致电阻转变，由此会导致误编程的问题，同时对于每个未选中单元也会存在一定的能耗。
为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。
本公开的实施例提供了一种三维垂直阻变存储器阵列的操作方法。该操作方法可以包括：选中三维垂直阻变存储器阵列中的特定阻变存储器作为选中单元进行编程操作。还可以进一步包括：选中三维垂直结构阻变储存器阵列中的特定一个阻变存储器或处于同一字线/位线的特定多个阻变存储器作为选中单元进行读取操作。
进行编程操作时，通过控制选中单元和非选中单元(包括与选中单元对应不同选择线的第一非选中单元和与选中单元对应相同选择线的第二非选中单元)对应施加的电压取值，使得非选中单元上的电压降尽可能的小，以满足所有非选中单元上的电压降均小于编程操作对应电压的一半，从而在编程操作(或者称为写操作)时克服了由于阻变存储器自身压降及对应的编程电压的涨落而导致的误编程操作，降低了误编程的概率，有效避免了误编程操作。进行读取操作时，通过控制选中单元和非选中单元(包括第一非选中单元和第二非选中单元)对应施加的电压取值，使得非选中单元对应的位线上的晶体管处于截止状态(Von2-V3＜Vth)，选中单元对应的位线上的晶体管处于开启状态且非选中单元对应的字线上的电压为零，从而保证了处于同一字线/位线上的特定一个或者多个阻变存储器可以被读取，而其他未被选中的阻变存储器不会被读取，实现了在同一字线/位线上的任意阻变存储器的读取。
第一实施例
本公开的第一个示例性实施例提供了一种三维垂直阻变存储器阵列的操作方法，选中三维垂直阻变存储器阵列中的特定阻变存储器作为选中单元进行编程操作。
首先结合图1介绍本实施例的三维垂直阻变存储器阵列的结构。
本公开的操作方法适用于三维垂直阻变存储器阵列。该三维垂直阻变存储器阵列包括：平面导体层和绝缘层依次堆叠的叠层结构；垂直贯穿该叠层结构的柱状电极；环绕于该柱状电极外围的阻变介质层；在叠层结构与柱状电极的相交处形成包含平面导体层、阻变介质层和柱状电极的阻变存储器，其中，平面导体层和柱状电极分别作为该阻变存储器的两个电极；同时平面导体层作为字线，柱状电极的底部通过选通晶体管连接至位线，选通晶体管的栅极与选择线连接，基于选择线控制选通晶体管的开启。
具体而言，图1为根据本公开一实施例所示的三维垂直阻变存储器阵列的结构示意图，参照图1所示，在一实例中，平面导体层为平面金属层，平面金属层和平面绝缘层依次堆叠形成叠层结构。其中，平面金属层作为阻变存储器的一个电极，在图1中示意为平面金属电极，该平面金属电极同时还作为字线。在平面金属电极与柱状电极的相交处为阻变存储器，该阻变存储器为基本的存储单元。柱状电极作为阻变存储器的另一个电极，柱状电极贯穿上述叠层结构并通过底部的垂直晶体管连接位线。选择线用于控制垂直晶体管(也叫选通晶体管)的开启。由图1可看出，选择线平行于x轴，位线平行于y轴，平面金属电极作为字线，平行于x-y平面，那么沿x方向为位线计数方向，沿y方向为选择线计数方向，沿z方向为字线计数方向。
在进行参数设计和材料结构优化后，采用图1中示例的三维垂直集成阻变存储器阵列，不仅具有良好的阻变性能，还可进一步提升阻变存储器的集成密度。
图2为根据本公开一实施例所示的三维垂直阻变存储器阵列的编程操作方法的流程图。图3为根据本公开一实施例所示的三维垂直阻变存储器阵列的编程操作方法的实施过程示意图。图4为本公开实施例中不同编程和读取操作连接线参数值及其满足条件示例。
下面结合图2-图4来介绍本实施例中三维垂直阻变存储器阵列的编程操作方法。
参照图2-图4所示，本实施例的三维垂直阻变存储器阵列的操作方法，选中三维垂直阻变存储器阵列中的特定阻变存储器作为选中单元进行编程操作，对选中单元进行编程操作包括以下步骤：S11、S12和S13。
在步骤S11，在选中单元所在的字线、位线和选择线分别对应施加电压Vdd、0和Von1。
在步骤S12，在与选中单元对应不同选择线的第一非选中单元所在的选择线施加零电压。
在步骤S13，在与选中单元对应同一选择线的第二非选中单元对应的字线和位线中，除去选中单元所在字线和位线之外，其余字线施加电压V1，其余位线施加电压V2；其中，电压V1、V2满足：使得所有第二非选中单元的电压降均小于Vdd/2。
参照图3所示，选中单元之外的非选中单元可以分为两大类，一类是与选中单元对应同一条选择线的未选中单元，另一类是与选中单元对应不同选择线的未选中单元，将未选中单元所在的行(沿着x轴方向)称为未选中层，将选中单元所在的行(字线)称为选中层。为了便于描述，非选中单元包括：与选中单元对应不同选择线的第一非选中单元，与选中单元对应同一选择线的第二非选中单元。
上述第一非选中单元与选中单元对应不同的选择线，即，参照图3所示，第一非选中单元位于x-z平面上，与选中单元所在的x-z平面平行，选中单元对应的y坐标与第一非选中单元沿着y轴方向的坐标不同。上述第二非选中单元与选中单元对应相同的选择线且对应不同的字线和/或位线。具体而言，第二非选中单元与选中单元位于同一个x-z平面，对应同一条选择线，再进行细分，第二非选中单元包括：与选中单元处于同一条字线且处于不同位线的非选中单元、与选中单元处于同一条位线且处于不同字线的非选中单元、以及与选中单元处于不同字线和不同位线的非选中单元。
参照图3所示，在步骤S11中，在选中单元所在的字线、位线和选择线分别对应施加电压Vdd、0和Von1，此时对应第二非选中单元中的部分非选中单元的字线和位线施加的电压也确定，具体而言，与选中单元处于同一条字线且处于不同位线的非选中单元所在的字线施加的电压为：Vdd，与选中单元处于同一条位线且处于不同字线的非选中单元所在的位线施加的电压为：0。在后续执行步骤S13时，需要考虑上述情况，因此，在与选中单元对应同一选择线的第二非选中单元对应的字线和位线中，除去选中单元所在字线和位线之外，其余字线施加电压V1，其余位线施加电压V2；即包括以下情况：如图3所示，在与选中单元处于不同字线和不同位线的非选中单元所在的字线施加电压V1，所在的位线施加电压V2；与选中单元处于同一条位线且处于不同字线的非选中单元所在的位线施加的电压为：0，所在的字线施加的电压为：V1；与选中单元处于同一条字线且处于不同位线的非选中单元所在的字线施加的电压为：Vdd，所在的位线施加的电压为：V2。
通过执行步骤S12，在第一非选中单元所在的选择线上施加0电压，可确保第一非选中单元对应的选通晶体管处于关闭状态。对应的，第一非选中单元的所在x-z平面对应的选通晶体管均为关闭状态，该x-z平面内的第一非选中单元可以保证不被开启，有效防止误编程的发生。通过执行步骤S13，在第二非选中单元所在的字线和位线中，除去选中单元所在字线和位线之外，其余字线和位线施加电压，使得所有第二非选中单元的电压降均小于Vdd/2，可以使非选中单元上的电压降尽可能小，从而在编程操作(或者称为写操作)时克服了由于阻变存储器自身压降及对应的编程电压的涨落而导致的误编程操作，降低了误编程的概率，有效避免了误编程操作。其中，通过设置Von1-V2＞Vth，其中，Vth表示选通晶体管的开启电压，保证与选中单元对应同一选择线的第二非选中单元对应的选通晶体管可以导通，保证未被选中的阻变存储器的电阻转变所需的电流，则第二非选中单元可以被施加操作电压。同时设置|V1-V2|＜Vset，Vset表示阻变存储器的置位电压，有效保证第二非选中单元的电压降小于阻变存储器(RRAM)的置位电压，避免将未选中的阻变存储器置位。
下面来介绍对应同一选择线的被选中的阻变存储器(选中单元)和未被选中的阻变存储器(非选中单元)的电压降。
例如，参照图3所示，选中单元采用虚线方框示意，对应被选中的阻变存储器的电压降为：Vdd，与选中单元同行(沿着x轴方向)的阻变存储器的电压降为Vdd-V2；与选中单元同列(沿着z轴方向)的阻变存储器的电压降为V1；与选中单元非同行也非同列的阻变存储器的电压降为：|V1-V2|。如图4所示，按照上述电压取值范围的要求，Von1-V2＞Vth，且|V1-V2|＜Vset，可以推导得到：电压V1的取值满足：Vdd/2＜V1＜Vset，电压V2的取值满足：Vdd/2＜V2＜Von1-Vth。
下面结合具体实例来介绍上述编程操作方法。
图5为本公开一实例所示的V1和V2对应的三维垂直阻变存储器阵列中选中单元和非选中单元的电压降分布示意图。
在一实例中，参照图5所示，以虚线方框圈出的阻变存储器作为选中单元的示例，设置选中单元的字线电压为Vdd，选中单元的位线电压为0，选中单元的选择线电压为Von1；设置非选中单元的字线电压V1为Vdd/3，非选中单元的位线电压V2为2Vdd/3，与选中单元对应不同选择线的第一非选中单元所在的选择线施加的电压为0(这里未示意第一非选中单元)。这种设置方式下，在图5中对应虚线方框示意的选中单元的电压降为：VRRAM＝Vdd，其余实线圆圈示意的非选中单元的电压降均为：VRRAM＝Vdd/3，满足了所有非选中单元的电压降均小于操作电压的一半的条件，从而在编程操作(或者称为写操作)时克服了由于阻变存储器自身压降及对应的编程电压的涨落而导致的误编程操作，降低了误编程的概率，有效避免了误编程操作。
上述实例中，给定的Von、V1和V2应满足以下条件：Von-V2＞Vth且|V1-V2|＜Vset，代入给定的V1和V2示例值后，Von和Vdd应满足以下条件：Von-2Vdd/3＞Vth，|V1-V2|＝Vdd/3＜Vset。
以该实例对应的设置方式与相关技术中的电压设置方式进行比较，以突出本公开实施例的操作方法可以有效降低误编程概率的效果。
在相关技术中，所有的非选中单元对应所在的字线和位线均施加电压Vdd/2，选中单元的位线电压为0，字线电压为Vdd。这种设置方式下，对应在图5所示的结构中，在选中单元的电压降为：VRRAM＝Vdd，其余非选中单元可以分为两类，一类是与选中单元处于同一字线或处于同一位线的非选中单元，该类非选中单元的电压降均为：VRRAM＝Vdd/2；另一类是与选中单元处于不同字线和位线的非选中单元，该类非选中单元的电压降均为：0。
在对阻变存储器的状态进行编码时，相对较大的电压降更容易使阻变存储器电阻状态发生转变，即电阻转变概率与施加在器件上的电压成正比，因此，对应未选中单元上存在大的电压降更容易出现误编程的操作。由此可见，相关技术中(与选中单元处于同一位线或同一字线的非选中单元的电压降为Vdd/2)与本公开的实例(非选中单元的电压降均为Vdd/3)相比，更容易出现误编程现象。
基于上述实例，在Von、V1和V2应满足以下条件：Von-V2＞Vth且|V1-V2|＜Vset的情况下的电压取值都在本公开的保护范围之内，电压V1的取值满足：Vdd/2＜V1＜Vset，电压V2的取值满足：Vdd/2＜V2＜Von1-Vth。其中，V1和V2可以与Vdd的值相关，例如为倍数关系或者线性关系等。
当然，还可以根据对误编程单元和能耗的容忍度以及两者之间的权衡关系而对V1和V2的取值进行设置。例如，在选取Von、V1和V2取值时，考虑到在第二非选中单元中，与选中单元同行(沿着x轴方向)的阻变存储器的电压降为Vdd-V2；与选中单元同列(沿着z轴方向)的阻变存储器的电压降为V1；与选中单元非同行且非同列的阻变存储器的电压降为：|V1-V2|，对应将上述三个电压降的值尽可能小(均小于Vdd/2)作为目标函数(以降低误编程概率为主要目标)或者同时考虑三个电压降中部分值可以稍微大一些另一些相对小一些(均小于Vdd/2)以同时实现降低误编程概率和实现能耗降低的综合性能平衡，约束条件为：Von-V2＞Vth且|V1-V2|＜Vset，求解最优化问题，求解得到V1和V2的最优取值可以使得误编程概率降低。
第二实施例
在本公开的第二个示例性实施例中，提供了一种三维垂直阻变存储器阵列的操作方法，选中所述三维垂直结构阻变储存器阵列中的特定一个阻变存储器或处于同一字线/位线的特定多个阻变存储器作为选中单元进行读取操作。本实施例的读取操作方法可以与第一实施例的编程操作在同一个器件上进行读写操作，也可以与第一实施例中的方法各自实施，单独实施本实施例中示例的读操作(读取操作)或单独实施例第一实施例中示例的写操作(编程操作)。
图6为根据本公开一实施例所示的三维垂直阻变存储器阵列的读取操作方法的流程图。图7为根据本公开一实施例所示的三维垂直阻变存储器阵列的读取操作方法的实施过程示意图。
参照图6和图7所示，本实施例的三维垂直阻变存储器阵列的读取操作方法，包括以下步骤：S21、S22和S23。
在步骤S21，在选中单元所在的字线、位线和选择线分别对应施加电压：读取电压Vr、0、Von2。
在步骤S22，在与选中单元对应不同选择线的第一非选中单元所在的选择线施加零电压。
在步骤S23，在与选中单元对应同一选择线的第二非选中单元对应的字线和位线中，除去选中单元所在字线和位线之外，其余字线施加电压0，其余位线施加电压V3；其中，电压Von2、V3的取值满足：Von2-V3＜Vth≤Von2。与第一实施例的参数含义相同，Vth表示选通晶体管的开启电压。
本实施例中第一非选中单元和第二非选中单元的描述与第一实施例的相同，参照第一实施例的描述即可。本实施例的读取操作方法可以单独实施于三维垂直阻变存储器阵列，或者实施于经过第一实施例进行编程操作之后的三维垂直阻变存储器阵列。
在本实施例中，在步骤S21中，对选中单元进行读取操作，为了与前面描述的编程操作的选中单元进行区分，在图7中将用于读取的选中单元称之为读取单元，对应在读取单元的字线、位线、选择线分别施加电压：读取电压Vr、0、Von2。此时对应第二非选中单元中的部分非选中单元的字线和位线施加的电压也确定，具体而言，与选中单元处于同一条字线且处于不同位线的非选中单元所在的字线施加的电压为：读取电压Vr，与选中单元处于同一条位线且处于不同字线的非选中单元所在的位线施加的电压为：0。在后续执行步骤S23时，需要考虑上述情况，因此，在与选中单元对应同一选择线的第二非选中单元对应的字线和位线中，除去选中单元所在字线和位线之外，其余字线施加电压0(零电压)，其余位线施加电压V3；即包括以下情况：如图5所示，在与选中单元处于不同字线和不同位线的非选中单元所在的字线施加电压0，所在的位线施加电压V3；与选中单元处于同一条位线且处于不同字线的非选中单元所在的位线施加的电压为：0，所在的字线施加的电压为：0；与选中单元处于同一条字线且处于不同位线的非选中单元所在的字线施加的电压为：读取电压Vr，所在的位线施加的电压为：V3。
通过执行步骤S22，在第一非选中单元所在的选择线上施加零电压(也称为电压0，或者0电压)，可确保第一非选中单元对应的选通晶体管处于关闭状态。对应的，第一非选中单元的所在x-z平面对应的选通晶体管均为关闭状态，该x-z平面内的第一非选中单元可以保证不被开启，从而不会读取第一非选中单元。
通过执行步骤S23，Von2和V3满足条件Von2-V3＜Vth，与读取单元处于同一选择线且对应不同位线的未选中单元对应的选通晶体管处于关断状态，只有与读取单元同列(沿着z轴方向，处于同一位线)的垂直晶体管处于开启状态。此时，读取电压Vr施加在与读取单元同行(沿着x轴方向，处于同一字线)的每个阻变存储器上，只读取了选中单元的电阻状态，其余施加有读取电压Vr的非选中单元由于对应的选通晶体管并未开启而不被读取；另外，与读取单元同列的非选中单元对应的选通晶体管开启，不过对应的字线电压为零，因此也不会被读取，如此，实现了针对特定一个存储单元的读取，相较于现有的针对一行存储单元并行读取或者一列存储单元并行读取的方式具有更高的读取灵活度。当然，由于Von2可以使得选通晶体管开启，默认条件为Von2≥Vth。即电压Von2、V3的取值满足：Von2-V3＜Vth≤Von2。
上述图7示例的方式说明了本公开的操作方法可以读取特定一个存储单元(阻变存储器)的情况，特定多个与特定一个的原理类似，下面结合图8和图9来描述对处于同一字线/位线的特定多个阻变存储器进行读取的操作示例。
图8为根据本公开一实例所示的读取同一字线上的特定多个阻变存储器的示意图。
参照图8所示，本实施例中，选中某一字线上的若干个特定的阻变存储器作为选中单元进行读取，多个的含义是大于等于两个。例如图8中采用虚线方框示意的特定的三个阻变存储器进行读取，这三个阻变存储器(存储单元)的位置可以随意选取，可以是相邻的，也可以是非相邻的。在这三个阻变存储器(选中单元)所在的字线(同一字线)上施加读取电压Vr，这三个阻变存储器(选中单元)所在的位线上均施加电压0，在这三个阻变存储器(选中单元)所在的选择线上施加电压Von2。电压Von2、V3的取值满足：Von2-V3＜Vth≤Von2。
对应在与选中单元对应不同选择线的第一非选中单元所在的选择线施加零电压(图8中未示意)，使得第一非选中单元对应的晶体管均未开启，从而不会被读取。
与选中单元对应同一选择线的第二非选中单元对应的字线和位线中，除去选中单元所在字线和位线之外，其余字线施加电压0，其余位线施加电压V3。在第二非选中单元中，参照图8所示，针对与选中单元处于同行(同一字线)的未被选中的阻变存储器而言，其所在的位线施加电压V3，由于在上述与选中单元处于同一字线的未被选中的阻变存储器所对应的选通晶体管的选择线施加的电压Von2与V3之间存在以下关系：Von2-V3＜Vth，使得尽管在与选中单元处于同一字线的未被选中的阻变存储器所在字线施加读取电压Vr，由于选通晶体管并未开启，因此，与选中单元处于同行(同一字线)的未被选中的阻变存储器不会被读取电压Vr所读取。
在第二非选中单元中，继续参照图8所示，针对与选中单元处于同列(同一位线)的未被选中的阻变存储器而言，其对应的晶体管所在的选择线施加Von2，位线施加电压0，使得晶体管开启，由于其所在的字线施加电压0，则与选中单元处于同列(同一位线)的未被选中的阻变存储器不会被读取电压Vr所读取。
在第二非选中单元中，继续参照图8所示，针对与选中单元处于非同行且非同列(非同一字线且非同一位线)的未被选中的阻变存储器而言，其所在的位线施加电压V3，对应的选通晶体管不会被开启，且其所在的字线施加电压0，因此，与选中单元处于非同行且非同列(非同一字线且非同一位线)的未被选中的阻变存储器在任何情况(即使发生加载电压的涨落)下都不会被读取。
经过上面的描述可知，在第二非选中单元中，与作为选中单元的特定几个阻变存储器处于同一字线的其它非选中单元尽管在对应的字线上施加有读取电压，由于所对应的位线上的选通晶体管并未开启，因此施加的读取电压并不会加载于这些非选中单元。与作为选中单元的特定几个阻变存储器处于同一位线的其它非选中单元尽管对应的选通晶体管是导通的，但是由于所对应的字线上施加的是零电压，因此不会被读取。与作为选中单元的特定几个阻变存储器处于不同位线且处于不同字线的其它非选中单元对应的选通晶体管既未开启，对应的字线加载的又是零电压，在任何情况下都不会被读取。实现了在一次读取操作中，某一字线上的若干个特定的阻变存储器可以进行同时读取而未被选中的阻变存储器不会被读取的效果。
图9为根据本公开一实例所示的读取同一位线上的特定多个阻变存储器的示意图。
参照图9所示，本实施例中，选中某一位线上的若干个特定的阻变存储器作为选中单元进行读取，多个的含义是大于等于两个。例如图9中采用虚线方框示意的特定的三个阻变存储器进行读取，这三个阻变存储器(存储单元)的位置可以随意选取，可以是相邻的，也可以是非相邻的。在这三个阻变存储器(选中单元)所在的位线(同一位线)上施加电压0，这三个阻变存储器(选中单元)各自所在的字线上分别施加读取电压Vr，这里为了说明对应这三个阻变存储器各自的读取电压，分别采用读取电压Vr1、Vr2和Vr3进行描述。在这三个阻变存储器(选中单元)所在的选择线上施加电压Von2。电压Von2、V3的取值满足：Von2-V3＜Vth≤Von2。
与图8的分析过程类似，这里不再详述，对应分析可知，对应在与选中单元对应不同选择线的第一非选中单元所在的选择线施加零电压(图9中未示意)，使得第一非选中单元对应的晶体管均未开启，从而不会被读取。
参照图9所示，在第二非选中单元中，与作为选中单元的特定几个阻变存储器处于同一位线的其它非选中单元尽管对应的选通晶体管是导通的，但是由于所对应的字线上施加的是零电压，因此不会被读取。与作为选中单元的特定几个阻变存储器处于同一字线的其它非选中单元尽管在对应的字线上施加有读取电压，由于所对应的位线上的选通晶体管并未开启，因此施加的读取电压并不会加载于这些非选中单元。与作为选中单元的特定几个阻变存储器处于不同位线且处于不同字线的其它非选中单元对应的选通晶体管既未开启，对应的字线加载的又是零电压，在任何情况下都不会被读取。实现了在一次读取操作中，某一位线上的若干个特定的阻变存储器可以进行同时读取而未被选中的阻变存储器不会被读取的效果。
第三实施例
在本公开的第三个示例性实施例中，提供了一种三维垂直阻变存储器阵列，用于执行上述操作方法。
例如参照1所示，本实施例的三维垂直阻变存储器阵列包括：平面导体层和绝缘层依次堆叠的叠层结构；垂直贯穿该叠层结构的柱状电极；环绕于该柱状电极外围的阻变介质层；在叠层结构与柱状电极的相交处形成的包含平面导体层、阻变介质层和柱状电极的阻变存储器，其中，所述平面导体层和所述柱状电极分别作为该阻变存储器的两个电极；同时所述平面导体层作为字线，所述柱状电极的底部通过选通晶体管连接至位线，选通晶体管的栅极与选择线连接，基于选择线控制选通晶体管的开启。
本实施例的三维垂直阻变存储器阵列，通过采用上述操作方法进行读取操作和/或编程操作，能够降低误编程的概率，以避免误编程操作，还能够针对同字线/位线的单一或特定多个器件进行读操作。
第四实施例
在本公开的第四个示例性实施例中，提供了一种三维垂直阻变存储器阵列的操作装置，用于实施上述操作方法。
图10为根据本公开一实例所示的三维垂直阻变存储器阵列的操作装置的框图。
参照图10所示，本实施例中，该操作装置4包括：编程操作单元41，用于选中三维垂直阻变存储器阵列中的特定阻变存储器作为选中单元进行编程操作。上述编程操作单元41包括：第一编程电压控制子单元411，用于在选中单元所在的字线、位线和选择线分别对应施加电压Vdd、0和Von1；第二编程电压控制子单元412，用于在与选中单元对应不同选择线的第一非选中单元所在的选择线施加零电压；以及第三编程电压控制子单元413，用于在与选中单元对应同一选择线的第二非选中单元对应的字线和位线中，除去选中单元所在字线和位线之外，其余字线施加电压V1，其余位线施加电压V2；其中，电压V1、V2满足：使得所有第二非选中单元的电压降均小于Vdd/2。
在本公开的一实施例中，该操作装置4中，电压V1的取值满足：Vdd/2＜V1＜Vset，电压V2的取值满足：Vdd/2＜V2＜Von1-Vth，其中，Vth表示选通晶体管的开启电压；Vset表示阻变存储器的置位电压。
在本公开的一实施例中，上述操作装置4还包括：读取操作单元42，用于选中三维垂直结构阻变储存器阵列中的特定一个阻变存储器或处于同一字线/位线的特定多个阻变存储器作为选中单元进行读取操作。上述读取操作单元42包括：第一读取电压控制子单元421，用于在选中单元所在的字线、位线和选择线分别对应施加电压：读取电压Vr、0、Von2；第二读取电压控制子单元422，用于在与选中单元对应不同选择线的第一非选中单元所在的选择线施加零电压；以及第三读取电压控制子单元423，用于在与选中单元对应同一选择线的第二非选中单元对应的字线和位线中，除去选中单元所在字线和位线之外，其余字线施加电压0，其余位线施加电压V3；其中，电压Von2、V3的取值满足：Von2-V3＜Vth≤Von2。
本公开的实施例中的单元、子单元中的任意多个、或其中任意多个的至少部分功能可以在一个单元中实现。根据本公开实施例的单元、子单元中的任意一个或多个可以被拆分成多个单元来实现。根据本公开实施例的单元、子单元中的任意一个或多个可以至少被部分地实现为硬件电路，例如现场可编程门阵列(FPGA)、可编程逻辑阵列(PLA)、片上系统、基板上的系统、封装上的系统、专用集成电路(ASIC)，或可以通过对电路进行集成或封装的任何其他的合理方式的硬件或固件来实现，或以软件、硬件以及固件三种实现方式中任意一种或以其中任意几种的适当组合来实现。或者，根据本公开实施例的单元、子单元中的一个或多个可以至少被部分地实现为计算机程序模块，当该计算机程序模块被运行时，可以执行相应的功能。
第五实施例
在本公开的第五个示例性实施例中，提供了一种电子设备。
本实施例中，该电子设备包括：一个或多个处理器，存储器，用于存储一个或多个计算机程序，其中，当一个或多个计算机程序被一个或多个处理器执行时，使得上述一个或多个处理器实现上述提及的任一种操作方法。
本实施例的电子设备可以是包含上述三维垂直阻变存储器阵列的电子设备，存储有计算机程序的存储器与上述三维垂直阻变存储器阵列均设置于上述电子设备中，例如，在一实例中，电子设备为一计算机，上述三维垂直阻变存储器阵列设置于该计算机内部，作为部分非易失性存储器，另外待计算机内部还包括存储有计算机程序的存储器。
本实施例的电子设备与上述三位垂直阻变存储器阵列可以是相互独立的两个主体，例如该电子设备为一计算机，上述三维垂直阻变存储器阵列为一个独立的存储器件，该独立的存储器件可以通过接口与计算机进行连接，通过计算机对该独立的存储器件进行编程和读取操作。
第六实施例
在本公开的第六个示例性实施例中，还提供了一种计算机可读存储介质，该计算机可读存储介质上存储有可执行指令，该可执行指令被处理器执行时使处理器实现上述提及的任一种操作方法。该计算机可读存储介质可以是上述实施例中描述的电子设备/装置中所包含的；也可以是单独存在，而未装配入该电子设备/装置中。
综上所述，本公开提供了一种三维垂直阻变存储器阵列的三维垂直阻变存储器阵列及其操作方法、装置、设备及介质，进行编程操作时，通过控制选中单元和非选中单元(包括第一非选中单元和第二非选中单元)对应施加的电压取值，使得非选中单元上的电压降尽可能的小，以满足所有非选中单元上的电压降均小于编程操作对应电压的一半，从而在编程操作(或者称为写操作)时克服了由于阻变存储器自身压降及对应的编程电压的涨落而导致的误编程操作，降低了误编程的概率，有效避免了误编程操作。进行读取操作时，通过控制选中单元和非选中单元(包括第一非选中单元和第二非选中单元)对应施加的电压取值，使得非选中单元对应的位线上的晶体管处于截止状态(Von2-V3＜Vth)，选中单元对应的位线上的晶体管处于开启状态且非选中单元对应的字线上的电压为零，从而保证了处于同一位线/字线上的特定一个或者多个阻变存储器可以被读取，而其他未被选中的阻变存储器不会被读取，实现了在同一位线或字线上的任意阻变存储器的读取。
需要说明的是，术语“第一”“第二”是为了描述方便，并未代表其修饰的名词具有特定的重要程度或者顺序之分。再者，单词“包含”或“包括”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。说明书中描述的步骤编号用于描述方便，并未限定本公开必须按照上述执行顺序执行，不存在技术矛盾的前提下可以更改部分执行顺序或者增加惯用的操作步骤。
本领域技术人员可以理解，本公开的各个实施例和/或权利要求中记载的特征可以进行多种组合或/或结合，即使这样的组合或结合没有明确记载于本公开中。特别地，在不脱离本公开精神和教导的情况下，本公开的各个实施例和/或权利要求中记载的特征可以进行多种组合和/或结合。所有这些组合和/或结合均落入本公开的范围。
以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。
Claims (8)
1.一种三维垂直阻变存储器阵列的操作方法，其特征在于，所述操作方法包括：
选中所述三维垂直阻变存储器阵列中的特定阻变存储器作为选中单元进行编程操作，所述编程操作包括：
在选中单元所在的字线、位线和选择线分别对应施加电压Vdd、0和Von1；
在与选中单元对应不同选择线的第一非选中单元所在的选择线施加零电压；以及
在与选中单元对应同一选择线的第二非选中单元对应的字线和位线中，除去选中单元所在字线和位线之外，其余字线施加电压V1，其余位线施加电压V2；其中，所述电压V1的取值满足：Vdd/2＜V1＜Vset，所述电压V2的取值满足：Vdd/2＜V2＜Von1-Vth，其中，Vth表示选通晶体管的开启电压；Vset表示阻变存储器的置位电压。
2.根据权利要求1所述的操作方法，其特征在于，所述操作方法还包括：
选中所述三维垂直阻变存储器阵列中的特定一个阻变存储器或处于同一字线/位线的特定多个阻变存储器作为选中单元进行读取操作，所述读取操作包括：
在选中单元所在的字线、位线和选择线分别对应施加电压：读取电压Vr、0、Von2；
在与选中单元对应不同选择线的第一非选中单元所在的选择线施加零电压；以及
在与选中单元对应同一选择线的第二非选中单元对应的字线和位线中，除去选中单元所在字线和位线之外，其余字线施加电压0，其余位线施加电压V3；其中，所述电压Von2、V3的取值满足：Von2-V3＜Vth≤Von2。
3.根据权利要求1-2中任一项所述的操作方法，其特征在于，所述三维垂直阻变存储器阵列包括：
平面导体层和绝缘层依次堆叠的叠层结构；
垂直贯穿该叠层结构的柱状电极；
环绕于该柱状电极外围的阻变介质层；
在叠层结构与柱状电极的相交处形成的包含平面导体层、阻变介质层和柱状电极的阻变存储器，其中，所述平面导体层和所述柱状电极分别作为该阻变存储器的两个电极；同时所述平面导体层作为字线，所述柱状电极的底部通过选通晶体管连接至位线，选通晶体管的栅极与选择线连接，基于选择线控制选通晶体管的开启。
4.一种三维垂直阻变存储器阵列，其特征在于，用于执行权利要求1-3中任一项所述的操作方法。
5.一种三维垂直阻变存储器阵列的操作装置，其特征在于，所述操作装置包括：
编程操作单元，用于选中所述三维垂直阻变存储器阵列中的特定阻变存储器作为选中单元进行编程操作，所述编程操作单元包括：
第一编程电压控制子单元，用于在选中单元所在的字线、位线和选择线分别对应施加电压Vdd、0和Von1；
第二编程电压控制子单元，用于在与选中单元对应不同选择线的第一非选中单元所在的选择线施加零电压；以及
第三编程电压控制子单元，用于在与选中单元对应同一选择线的第二非选中单元对应的字线和位线中，除去选中单元所在字线和位线之外，其余字线施加电压V1，其余位线施加电压V2；其中，所述电压V1的取值满足：Vdd/2＜V1＜Vset，所述电压V2的取值满足：Vdd/2＜V2＜Von1-Vth，其中，Vth表示选通晶体管的开启电压；Vset表示阻变存储器的置位电压。
6.根据权利要求5所述的操作装置，其特征在于，所述操作装置还包括：
读取操作单元，用于选中所述三维垂直阻变存储器阵列中的特定一个阻变存储器或处于同一字线/位线的特定多个阻变存储器作为选中单元进行读取操作，所述读取操作单元包括：
第一读取电压控制子单元，用于在选中单元所在的字线、位线和选择线分别对应施加电压：读取电压Vr、0、Von2；
第二读取电压控制子单元，用于在与选中单元对应不同选择线的第一非选中单元所在的选择线施加零电压；以及
第三读取电压控制子单元，用于在与选中单元对应同一选择线的第二非选中单元对应的字线和位线中，除去选中单元所在字线和位线之外，其余字线施加电压0，其余位线施加电压V3；其中，所述电压Von2、V3的取值满足：Von2-V3＜Vth≤Von2。
7.一种电子设备，其特征在于，所述电子设备包括：
一个或多个处理器，
存储器，用于存储一个或多个计算机程序，
其中，当一个或多个计算机程序被一个或多个处理器执行时，使得一个或多个处理器实现权利要求1至3中任一项所述的操作方法。
8.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有可执行指令，该可执行指令被处理器执行时使处理器实现权利要求1至3中任一项所述的操作方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010369772.8A CN111564169B (zh) | 2020-04-30 | 2020-04-30 | 三维垂直阻变存储器阵列及其操作方法、装置、设备及介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010369772.8A CN111564169B (zh) | 2020-04-30 | 2020-04-30 | 三维垂直阻变存储器阵列及其操作方法、装置、设备及介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111564169A CN111564169A (zh) | 2020-08-21 |
| CN111564169B true CN111564169B (zh) | 2022-05-17 |
Family
ID=72071925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010369772.8A Active CN111564169B (zh) | 2020-04-30 | 2020-04-30 | 三维垂直阻变存储器阵列及其操作方法、装置、设备及介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111564169B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112599168B (zh) * | 2020-12-08 | 2022-05-20 | 华中科技大学 | 一种忆阻器存内计算系统的误操作检测装置及系统 |
| US20220293628A1 (en) * | 2021-03-10 | 2022-09-15 | Macronix International Co., Ltd. | Memory device and method for manufacturing the same and method for operating the same |
| CN114677632B (zh) * | 2022-05-26 | 2022-10-18 | 之江实验室 | 一种基于三维垂直阻变存储器的视频动作识别方法和装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11224940A (ja) * | 1997-12-05 | 1999-08-17 | Sony Corp | 不揮発性半導体記憶装置及びその書き込み方法 |
| CN101840731A (zh) * | 2009-03-12 | 2010-09-22 | 株式会社东芝 | 非易失性半导体存储装置及其复位方法 |
| JP2011100505A (ja) * | 2009-11-04 | 2011-05-19 | Toshiba Corp | 不揮発性半導体記憶装置 |
| CN110211625A (zh) * | 2019-05-31 | 2019-09-06 | 长江存储科技有限责任公司 | 降低3d nand存储器编程干扰的方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9099177B2 (en) * | 2011-06-10 | 2015-08-04 | Hitachi, Ltd. | Semiconductor storage device |
| CN110289034A (zh) * | 2019-06-28 | 2019-09-27 | 长江存储科技有限责任公司 | 非易失性存储器及其操作方法 |
-
2020
- 2020-04-30 CN CN202010369772.8A patent/CN111564169B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11224940A (ja) * | 1997-12-05 | 1999-08-17 | Sony Corp | 不揮発性半導体記憶装置及びその書き込み方法 |
| CN101840731A (zh) * | 2009-03-12 | 2010-09-22 | 株式会社东芝 | 非易失性半导体存储装置及其复位方法 |
| JP2011100505A (ja) * | 2009-11-04 | 2011-05-19 | Toshiba Corp | 不揮発性半導体記憶装置 |
| CN110211625A (zh) * | 2019-05-31 | 2019-09-06 | 长江存储科技有限责任公司 | 降低3d nand存储器编程干扰的方法 |
Non-Patent Citations (1)
| Title |
|---|
| 3D Vertical RRAM Array and Device Co-design;黄鹏等;《IEEE》;20191231;全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111564169A (zh) | 2020-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111564169B (zh) | 三维垂直阻变存储器阵列及其操作方法、装置、设备及介质 | |
| US9646690B2 (en) | Non-volatile memory system with reset verification mechanism and method of operation thereof | |
| TWI634555B (zh) | 操作具有抹除去偏壓之記憶體之裝置與方法 | |
| US8780631B2 (en) | Memory devices having data lines included in top and bottom conductive lines | |
| TWI555246B (zh) | 電阻式隨機存取記憶體結構及電阻式隨機存取記憶體的操作方法 | |
| US20190318782A1 (en) | Memory Devices and Memory Operational Methods | |
| US20090164203A1 (en) | Non-volatile memory compiler | |
| US10410917B2 (en) | Semiconductor device including standard cell and electronic design automation method thereof | |
| JP2013200929A (ja) | 半導体記憶装置 | |
| US11238904B1 (en) | Using embedded switches for reducing capacitive loading on a memory system | |
| US20240274179A1 (en) | Using split word lines and switches for reducing capacitive loading on a memory system | |
| US9601207B2 (en) | Semiconductor memory device and method of operating the same | |
| US8891305B2 (en) | Apparatuses and methods involving accessing distributed sub-blocks of memory cells | |
| CN106354663B (zh) | 存储系统和存储系统的操作方法 | |
| US11099784B2 (en) | Crosspoint memory architecture for high bandwidth operation with small page buffer | |
| CN103106922A (zh) | 分离栅存储阵列的编程方法 | |
| KR20200129861A (ko) | 반도체 장치 및 이를 포함하는 반도체 메모리 장치 | |
| US20210375356A1 (en) | Systems and methods to store multi-level data | |
| KR102712691B1 (ko) | 메모리 장치 | |
| US20200303004A1 (en) | Semiconductor memory device | |
| US11456047B2 (en) | Flash memory device with programmable logic circuit | |
| US20240064986A1 (en) | Memory device | |
| TWI763480B (zh) | 測試記憶體電路的方法以及記憶體電路 | |
| US20220180934A1 (en) | Read window budget optimization for three dimensional crosspoint memory | |
| US10181496B1 (en) | Programmable impedance memory device and related methods |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| OL01 | Intention to license declared |