CN111554684B - 玻璃基板上的非挥发性存储器 - Google Patents

玻璃基板上的非挥发性存储器 Download PDF

Info

Publication number
CN111554684B
CN111554684B CN202010000597.5A CN202010000597A CN111554684B CN 111554684 B CN111554684 B CN 111554684B CN 202010000597 A CN202010000597 A CN 202010000597A CN 111554684 B CN111554684 B CN 111554684B
Authority
CN
China
Prior art keywords
source
drain
region
channel region
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010000597.5A
Other languages
English (en)
Other versions
CN111554684A (zh
Inventor
李允翔
柳星舟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
eMemory Technology Inc
Original Assignee
eMemory Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW108145107A external-priority patent/TWI716219B/zh
Application filed by eMemory Technology Inc filed Critical eMemory Technology Inc
Publication of CN111554684A publication Critical patent/CN111554684A/zh
Application granted granted Critical
Publication of CN111554684B publication Critical patent/CN111554684B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开一种玻璃基板上的非挥发性存储器，其中该非挥发性存储器包括：一玻璃基板；一第一多晶硅层，位于该玻璃基板上，其中该第一多晶硅层包括一第一源/漏极、一通道区域与一第二源/漏极，且该通道区域位于该第一源/漏极与该第二源/漏极之间；一第二多晶硅层，位于该玻璃基板上该通道区域的侧边，并作为一浮动栅极；一介电层，覆盖该第一多晶硅层与该第二多晶硅层；一耦合栅极，形成于该第二多晶硅层上方的该介电层上；以及一选择栅极，形成于该通道区域上方的该介电层上；其中，该第一源/漏极连接至一源极线、该第二源/漏极连接至一位线、该耦合栅极连接至一控制线、该选择栅极连接至一字符线。

Description

玻璃基板上的非挥发性存储器
技术领域
本发明涉及一种非挥发性存储器，且特别是涉及一种形成于玻璃基板上的非挥发性存储器。
背景技术
由于显示面板的制造技术日新月异，现今的显示面板制作工艺技术已经可在玻璃基板(glass substrate)上制作出触控感测元件(touch sensor)、指纹感测元件(fingerprint sensor)等等。因此，显示面板除了可以作为显示荧幕外，还可以整合触控功能以及指纹识别功能。
众所周知，任何半导体电路在运作过程中都需要存储器来永久性地或者暂时性地存储数据。而利用显示面板制作工艺技术在玻璃机板上制造出非挥发性存储器即为本发明所欲达成的目的。
发明内容
本发明提供一种非挥发性存储器，包括：一玻璃基板；一第一多晶硅层，位于该玻璃基板上，其中该第一多晶硅层包括一第一源/漏极、一通道区域与一第二源/漏极，且该通道区域位于该第一源/漏极与该第二源/漏极之间；一第二多晶硅层，位于该玻璃基板上该通道区域的侧边，并作为一浮动栅极；一介电层，覆盖该第一多晶硅层与该第二多晶硅层；一耦合栅极，形成于该第二多晶硅层上方的该介电层上；以及一选择栅极，形成于该通道区域上方的该介电层上；其中，该第一源/漏极连接至一源极线、该第二源/漏极连接至一位线、该耦合栅极连接至一控制线、该选择栅极连接至一字符线。
本发明提供一种非挥发性存储器，包括：一玻璃基板；一第一多晶硅层，位于该玻璃基板上，其中该第一多晶硅层包括一第一源/漏极、一第一通道区域、一第二源/漏极、一第二通道区域与一第三源/漏极，该第一通道区域位于该第一源/漏极与该第二源/漏极之间，且该第二通道区域位于该第二源/漏极与该第三源/漏极之间；一第二多晶硅层，位于该玻璃基板上该第一通道区域的侧边，并作为一浮动栅极；一介电层，覆盖该第一多晶硅层与该第二多晶硅层；以及一选择栅极，形成于该第二通道区域上方的该介电层上；其中，该第一源/漏极连接至一源极线、该第三源/漏极连接至一位线、该选择栅极连接至一字符线。
本发明提供一种非挥发性存储器，包括：一玻璃基板；一第一多晶硅层，位于该玻璃基板上，其中该第一多晶硅层包括一第一源/漏极、一通道区域与一第二源/漏极，且该通道区域位于该第一源/漏极与该第二源/漏极之间；一介电层，覆盖该第一多晶硅层；一第一反熔丝栅极，形成于该第一源/漏极上方的该介电层上；以及一选择栅极，形成于该通道区域上方的该介电层上；其中，该第一反熔丝栅极连接至一第一反熔丝控制线、该第二源/漏极连接至一位线、该选择栅极连接至一字符线。
本发明提供一种非挥发性存储器，包括：一玻璃基板；一第一多晶硅层，位于该玻璃基板上，其中该第一多晶硅层包括一第一源/漏极、一第一通道区域、一第二源/漏极、一第二通道区域与一第三源/漏极，该第一通道区域位于该第一源/漏极与该第二源/漏极之间，且该第二通道区域位于该第二源/漏极与该第三源/漏极之间；一介电层，覆盖该第一多晶硅层；一选择栅极，形成于该第二通道区域上方的该介电层上；一跟随栅极，形成于该第一通道区域上方的该介电层上；以及一反熔丝栅极，形成于该第一源/漏极上方的该介电层上；其中，该反熔丝栅极连接至一反熔丝控制线、该第三源/漏极连接至一位线、该选择栅极连接至一字符线、该跟随栅极连接至一跟随线。
本发明提供一种非挥发性存储器，包括：一玻璃基板；一第一多晶硅层，位于该玻璃基板上，其中该第一多晶硅层包括一第一源/漏极与一通道区域；一介电层，覆盖该第一多晶硅层，其中该通道区域上方的该介电层区分为一第一部分介电层与一第二部分介电层，该第一部分介电层的厚度小于该第二部分介电层的厚度；以及一选择栅极，形成于该通道区域上方的该介电层上，且覆盖于该第一部分介电层与该第二部分介电层；其中，该第一源/漏极连接至一位线、该选择栅极连接至一字符线。
为了对本发明的上述及其他方面有更佳的了解，下文特举优选实施例，并配合所附的附图，作详细说明如下：
附图说明
图1A至图1C为本发明第一实施例非挥发性存储器的制作流程的示意图；
图2A至图2E为第一实施例非挥发性存储器进行编程动作、抹除动作、读取动作时的偏压与运作示意图；
图3A至图3C为本发明非挥发性存储器的第二实施例的制作流程的示意图；
图4A至图4D为第二实施例非挥发性存储器进行编程动作、读取动作时的偏压与运作示意图；
图5A至图5C为本发明非挥发性存储器的第三实施例的制作流程与等效电路的示意图；
图6A至图6D为第三实施例非挥发性存储器进行编程动作、读取动作时的偏压与运作示意图；
图7A与图7B为本发明非挥发性存储器的第四实施例与等效电路的示意图；
图8A至图8C为本发明非挥发性存储器的第五实施例的制作流程与等效电路的示意图；
图9A至图9D为第五实施例非挥发性存储器进行编程动作、读取动作时的偏压与运作示意图；
图10A至图10D为本发明非挥发性存储器的第六实施例的制作流程与等效电路的示意图；
图11A至图11D为第六实施例非挥发性存储器进行编程动作、读取动作时的偏压与运作示意图。
符号说明
100、200、300、400、500、600：玻璃基板
110、210：浮动栅极
112、212、312、412、512、612、612a、612b：介电层
116：耦合栅极
120、220、310、510、610：多晶硅层
120a、120c、220a、220c、220e、310a、310c、410a、410c：源/漏极
510a、510c、510e、610b：源/漏极
120b、220b、220d、310b、410b、510b、510d、610a：通道区域
126、226、316、416、518、614：选择栅极
314、414、418、514：反熔丝栅极
516：跟随栅极
具体实施方式
请参照图1A至图1C，其所绘示为本发明第一实施例非挥发性存储器的制作流程。如图1A所示，在玻璃基板100上定义两个分离的区域，并在两个区域中形成多晶硅层(poly-silicon)110、120。其中，多晶硅层110作为浮动栅极(floating gate)。接着，在多晶硅层120上定义三个区域120a、120b、120c，并对区域120a与120c进行n型掺杂制作工艺后，形成第一源/漏极(source/drain)120a，通道区域(channel region)120b、第二源/漏极120c。其中，通道区域120b位于第一源/漏极120a与第二源/漏极120c之间。当然，在其他的实施例中，也可以对区域120a与120c进行p型掺杂制作工艺，并形成第一源/漏极120a与第二源/漏极120c。
接着，形成一介电层112覆盖于两个多晶硅层110、120。亦即，介电层112覆盖于浮动栅极110、第一源/漏极120a，通道区域120b、第二源/漏极120c。其中，介电层112的材质可为二氧化硅(SiO2)。
如图1B所示，在通道区域120b上方形成一选择栅极(select gate)126，并在浮动栅极116上方形成一耦合栅极(coupling gate)116后，即完成本发明第一实施例的非挥发性存储器。当然，在后续的制作工艺中，可将第一源/漏极120a连接至源极线(source line，SL)，将第二源/漏极120c连接至位线(bit line，BL)，将选择栅极126连接至字符线(wordline，WL)，将耦合栅极116连接至控制线(control line，CL)。
请参照图1B与图1C，将图1B的非挥发性存储器沿着虚线A1与A2的剖视图可知，浮动栅极110被介电层112所覆盖，且耦合栅极116形成介电层112上并位于浮动栅极110上方。
另外，将图1B的非挥发性存储器沿着虚线B1与B2的剖视图可知，第一源/漏极120a、通道区域120b与第二源/漏极120c被介电层112所覆盖，且选择栅极126形成于介电层112上并位于通道区域120b上方。
根据本发明的第一实施例，浮动栅极110位于玻璃基板100上，通道区域120b的侧边。并且，对源极线SL、位线BL、字符线WL、控制线CL提供适当的偏压后，可对非挥发性存储器进行编程动作(program action)、抹除动作(erase action)与读取动作(read action)。
请参照图2A，其为第一实施例非挥发性存储器进行编程动作、抹除动作、读取动作时的偏压示意图。请参照图2B，其所绘示为编程动作时，载流子(carrier)在第一实施例非挥发性存储器中的移动示意图。在图2B中仅绘示浮动栅极110、第一源/漏极120a、通道区域120b与第二源/漏极120c，其余部分未绘示。
在编程动作(PGM)时，字符线WL接收第一开启电压Von1，控制线CL接收耦合电压(coupling voltage，Vc)，位线BL接收第一电压Vd，源极线SL接收接地电压0V。因此，通道区域120b会开启(turn on)，非挥发性存储器中产生一编程电流(program current，Ip)，由位线BL经由第二源/漏极120c、通道区域120b、第一源/漏极120a至源极线SL。
另外，由于控制线CL接收耦合电压Vc，所以耦合栅极116上的耦合电压Vc可吸引通道区域12b中的热载流子(hot carrier)产生通道热电子注入效应(channel hot electroninjection)，使得热载流子经由介电层112注入(inject)侧边的浮动栅极110。此时，浮动栅极110累积许多热载流子，可视为第一存储状态(例如“1”)。另外，浮动栅极110未累积热载流子时，可视为第二存储状态(例如“0”)。其中，热载流子可为电子。
请参照图2C，其所绘示为抹除动作时，载流子在第一实施例非挥发性存储器中的移动示意图。在抹除动作(ERS)时，字符线WL接收接地电压0V，控制线CL接收抹除电压(erase voltage，Vee)，位线BL接收接地电压0V，源极线SL接收接地电压0V。因此，存储在浮动栅极110的热载流子产生FN穿隧效应(FN tunneling)，使得热载流子退出(eject)浮动栅极110。亦即，热载流子由浮动栅极110经由介电层112、耦合栅极116至控制线CL并离开非挥发性存储器。
请参照图2D与图2E，其所绘示为第一实施例非挥发性存储器进行读取动作时的示意图。在读取动作(Read)时，字符线WL接收第二开启电压Von2，控制线CL接收接地电压0V，位线BL接收接地电压0V，源极线SL接收读取电压Vr。
如图2D所示，由于浮动栅极110中没有存储热载流子，因此通道区域120b会开启，非挥发性存储器中产生较大的第一读取电流(read current，Ir1)，由位线BL经由第二源/漏极120c、通道区域120b、第一源/漏极120a至源极线SL。
如图2E所示，由于浮动栅极110中存储热载流子，因此造成通道区域120b无法完全开启或者几乎关闭，使得非挥发性存储器中产生较小的第二读取电流Ir2，由位线BL经由第二源/漏极120c、通道区域120b、第一源/漏极120a至源极线SL。
换言之，进行读取动作时，根据非挥发性存储器所产生的读取电流的大小即可判定非挥发性存储器的存储状态。举例来说，提供一参考电流Iref，其大小介于第一读取电流Ir1与第二读取电流Ir2之间。当读取电流大于参考电流Iref时，确定浮动栅极110中未存储热载流子，并判断非挥发性存储器的为第二存储状态(例如“0”)。反之，当读取电流小于参考电流Iref时，确定浮动栅极110中存储热载流子，并判断非挥发性存储器的为第一存储状态(例如“1”)。
由以上的说明可知，本发明第一实施例的非挥发性存储器可以进行编程动作、抹除动作与读取动作。因此，本发明第一实施例的非挥发性存储器为一种多次编程(multi-times programming)的非挥发性存储器，简称MTP非挥发性存储器。
请参照图3A至图3C，其所绘示为本发明非挥发性存储器的第二实施例的制作流程。如图3A所示，在玻璃基板200上定义两个分离的区域，并在两个区域中形成多晶硅层(poly-silicon)210、220。其中，多晶硅层210作为浮动栅极(floating gate)。接着，在多晶硅层220上定义五个区域220a、220b、220c、220d、220e，并对区域220a、220c与220e进行n型掺杂制作工艺后，形成第一源/漏极220a、第一通道区域220b、第二源/漏极220c、第二通道区域220d、第三源/漏极220e。其中，第一通道区域220b位于第一源/漏极220a与第二源/漏极220c之间，第二通道区域220d位于第二源/漏极220c与第三源/漏极220e之间。当然，在其他的实施例中，也可以对区域220a、220c与220e进行p型掺杂制作工艺，并形成第一源/漏极220a、第二源/漏极220c、与第三源/漏极220e。
接着，形成一介电层212覆盖于两个多晶硅层210、220。亦即，介电层212覆盖于浮动栅极210、第一源/漏极220a、第一通道区域220b、第二源/漏极220c、第二通道区域220d、第三源/漏极220e。其中，介电层212的材质可为二氧化硅(SiO2)。
如图3B所示，在第二通道区域220d上方形成一选择栅极226后，即完成本发明第二实施例的非挥发性存储器。当然，在后续的制作工艺中，可将第一源/漏极220a连接至源极线SL，将第三源/漏极220e连接至位线BL，将选择栅极226连接至字符线WL。
请参照图3B与图3C，将图3B的非挥发性存储器沿着虚线C1与C2的剖视图可知，浮动栅极210被介电层212所覆盖。
另外，将图3B的非挥发性存储器沿着虚线D1与D2的剖视图可知，第一源/漏极220a、第一通道区域220b、第二源/漏极220c、第二通道区域220d与第三源/漏极220e被介电层212所覆盖，且选择栅极226形成于介电层212上并位于第二通道区域220d上方。
根据本发明的第二实施例，浮动栅极210位于玻璃基板200上，第一通道区域220b的侧边。并且，对源极线SL、位线BL、字符线WL提供适当的偏压后，可对非挥发性存储器进行编程动作与读取动作。
请参照图4A，其为第二实施例非挥发性存储器进行编程动作、读取动作时的偏压示意图。请参照图4B，其所绘示为编程动作时，载流子(carrier)在第二实施例非挥发性存储器中的移动示意图。在图4B中仅绘示浮动栅极210、第一源/漏极220a、第一通道区域220b、第二源/漏极220c、第二通道区域220d与第三源/漏极220e，其余部分未绘示。
在编程动作(PGM)时，字符线WL接收第一开启电压Von1，位线BL接收第一电压Vd，源极线SL接收接地电压0V。因此，第二通道区域220d开启，非挥发性存储器中产生一编程电流Ip，由位线BL经由第三源/漏极220e、第二通道区域220d、第二源/漏极220c、第一通道区域220b、第一源/漏极220a至源极线SL。
另外，第一通道区域220b产生通道热电子注入效应(channel hot electroninjection)，使得热载流子经由介电层212注入侧边的浮动栅极210。此时，浮动栅极210累积许多热载流子，可视为第一存储状态(例如“1”)。另外，浮动栅极210未累积热载流子时，可视为第二存储状态(例如“0”)。其中，热载流子可为电子。
请参照图4C与图4D，其所绘示为第二实施例非挥发性存储器进行读取动作时的示意图。在读取动作(Read)时，字符线WL接收第二开启电压Von2，位线BL接收接地电压0V，源极线SL接收读取电压Vr。
如图4C所示，由于浮动栅极210中没有存储热载流子，因此第二通道区域220d开启，非挥发性存储器中产生较大的第一读取电流Ir1，由位线BL经由第三源/漏极220e、第二通道区域220d、第二源/漏极220c、第一通道区域220b与第一源/漏极220a至源极线SL。
如图4D所示，由于浮动栅极210中存储热载流子，因此造成第二通道区域220b无法完全开启或者几乎关闭，使得非挥发性存储器中产生较小的读取电流Ir2，由位线BL经由第三源/漏极220e、第二通道区域220d、第二源/漏极220c、第一通道区域220b与第一源/漏极220a至源极线SL。
换言之，进行读取动作时，根据非挥发性存储器所产生的读取电流的大小即可判定非挥发性存储器的存储状态。举例来说，提供一参考电流Iref，其大小介于第一读取电流Ir1与第二读取电流Ir2之间。当读取电流大于参考电流Iref时，确定浮动栅极110中未存储热载流子，并判断非挥发性存储器的为第二存储状态(例如“0”)。反之，当读取电流小于参考电流Iref时，确定浮动栅极110中存储热载流子，并判断非挥发性存储器的为第一存储状态(例如“1”)。
由以上的说明可知，本发明第二实施例的非挥发性存储器可以进行编程动作与读取动作。因此，本发明第一实施例的非挥发性存储器为一种一次编程(one-timeprogramming)的非挥发性存储器，简称OTP非挥发性存储器。
当然，稍微修改第二实施例的非挥发性存储器也可以成为MTP挥发性存储器。举例来说，在浮动栅极210的上方形成一耦合栅极，并连接至一控制线CL。而参考图2A对控制线CL所提供的偏压，则第二实施例的非挥发性存储器也可以进行抹除动作，并成为MTP非挥发性存储器。
请参照图5A与图5B，其所绘示为本发明第三实施例非挥发性存储器的制作流程。图5C为第三实施例非挥发性存储器的等效电路。
如图5A所示，在玻璃基板300上形成多晶硅层310。接着，在多晶硅层310上定义三个区域310a、310b、310c，并对区域310a、310c进行n型掺杂制作工艺后，形成第一源/漏极310a、通道区域310b、第二源/漏极310c。其中，通道区域310b位于第一源/漏极310a与第二源/漏极310c之间。当然，在其他的实施例中，也可以对区域310a与310c进行p型掺杂制作工艺，并形成第一源/漏极310a、第二源/漏极310c。
如图5B所示，形成一介电层312覆盖于多晶硅层310。亦即，介电层312覆盖于第一源/漏极310a、通道区域310b、第二源/漏极310c。其中，介电层312的材质可为二氧化硅(SiO2)。
接着，在通道区域310b上方形成一选择栅极316且在第一源/漏极310a上方形成一反熔丝栅极(antifuse gate)314后，即完成本发明第三实施例的非挥发性存储器。当然，在后续的制作工艺中，可将反熔丝栅极314连接至反熔丝控制线(antifuse control line，AF)，将第二源/漏极310c连接至位线BL，将选择栅极316连接至字符线WL。
如图5C所示，选择栅极316、第一源/漏极310a、通道区域310b、第二源/漏极310c形成选择晶体管Ms。而反熔丝栅极314与第一源/漏极310a形成一反熔丝晶体管Ma。
根据本发明的第三实施例，对位线BL、字符线WL与反熔丝控制线AF提供适当的偏压后，可对非挥发性存储器进行编程动作与读取动作。
请参照图6A，其为第三实施例非挥发性存储器进行编程动作、读取动作时的偏压示意图。请参照图6B，其所绘示为第三实施例非挥发性存储器编程动作示意图。
在编程动作(PGM)时，字符线WL接收第一开启电压Von1，位线BL接收接地电压0V，反熔丝控制线AF接收编程电压(program voltage，Vp)。因此，通道区域310b开启，使得位线BL所接收的0V传递至第一源/漏极220a。另外，由于反熔丝栅极314接收反熔丝控制线AF的编程电压Vp，所以反熔丝栅极314与第一源/漏极220a之间的介电层312承受的电压应力为编程电压Vp，使得介电层312破裂(rupture)。
基本上，反熔丝晶体管Ma的栅极氧化层破裂时，反熔丝栅极314与第一源/漏极310a之间会呈现低电阻状态，可视为第一存储状态(例如“1”)。另外，反熔丝晶体管Ma的栅极氧化层未破裂时，反熔丝栅极314与第一源/漏极310a之间会呈现高电阻状态，可视为第二存储状态(例如“0”)。
请参照图6C与图6D，其所绘示为第三实施例非挥发性存储器进行读取动作时的示意图。在读取动作(Read)时，字符线WL接收第二开启电压Von2，位线BL接收接地电压0V，反熔丝控制线AF接收读取电压Vr。其中，读取电压Vr远小于编程电压Vp，例如编程电压Vp为12V，读取电压Vr为0.8V。
如图6C所示，由于反熔丝晶体管Ma的栅极氧化层破裂，反熔丝栅极314与第一源/漏极310a之间会呈现低电阻状态，因此非挥发性存储器中产生较大的第一读取电流Ir1，由反熔丝控制线AF经由反熔丝栅极314、破裂的介电层312、第一源/漏极310a、通道区域310b与第二源/漏极310c至位线BL。
如图6D所示，由于反熔丝晶体管Ma的栅极氧化层未破裂，反熔丝栅极314与第一源/漏极310a之间会呈现高电阻状态，因此非挥发性存储器中产生几乎为零的第二读取电流Ir2。
换言之，进行读取动作时，根据非挥发性存储器所产生的读取电流的大小即可判定非挥发性存储器的存储状态。举例来说，提供一参考电流Iref，其大小介于第一读取电流Ir1与第二读取电流Ir2之间。当读取电流大于参考电流Iref时，确定非挥发性存储器为低电阻状态，并确认非挥发性存储器为第一存储状态(例如“1”)。另外，当读取电流小于参考电流Iref时，确定非挥发性存储器为高电阻状态，并确认非挥发性存储器为第二存储状态(例如“0”)。
由以上的说明可知，本发明第三实施例的非挥发性存储器可以进行编程动作与读取动作。因此，本发明第三实施例的非挥发性存储器为一种OTP非挥发性存储器。
再者，稍为修改第三实施例的结构，可以形成本发明第四实施例的OTP非挥发性存储器。请参照图7A，其所绘示为本发明第四实施例非挥发性存储器。图7B为第四实施例非挥发性存储器的等效电路。
如图7A所示，在玻璃基板400上形成多晶硅层。接着，在多晶硅层上定义三个区域410a、410b、410c，并对区域410a、410c进行n型掺杂制作工艺后，形成第一源/漏极410a、通道区域410b、第二源/漏极410c。其中，通道区域410b位于第一源/漏极410a与第二源/漏极410c之间。当然，在其他的实施例中，也可以对区域410a与410c进行p型掺杂制作工艺，并形成第一源/漏极410a、第二源/漏极410c。
接着，形成一介电层412覆盖于第一源/漏极410a、通道区域410b、第二源/漏极410c。其中，介电层412的材质可为二氧化硅(SiO2)。
接着，在通道区域410b上方形成一选择栅极416且在第一源/漏极310a上方形成彼此未接触的第一反熔丝栅极414与第二反熔丝栅极416后，即完成本发明第四实施例的非挥发性存储器。当然，在后续的制作工艺中，可将第一反熔丝栅极414连接至第一反熔丝控制线AF1，将第二反熔丝栅极418连接至第二反熔丝控制线AF2，将第二源/漏极410c连接至位线BL，将选择栅极416连接至字符线WL。
如图7B所示，选择栅极416、第一源/漏极410a、通道区域410b、第二源/漏极410c形成选择晶体管Ms。而第一反熔丝栅极414与第一源/漏极410a形成一第一反熔丝晶体管Ma1，第二反熔丝栅极418与第一源/漏极410a形成一第二反熔丝晶体管Ma1。
根据本发明的第四实施例，对位线BL、字符线WL、第一反熔丝控制线AF1与第二反熔丝控制线AF2提供适当的偏压后，可对非挥发性存储器进行编程动作与读取动作。其进行编程动作与读取动作的偏压类似第三实施例，此处不再赘述。
请参照图8A与图8B，其所绘示为本发明非挥发性存储器的第五实施例。图8C为第五实施例非挥发性存储器的等效电路。其中，第五实施例非挥发性存储器为一种OTP非挥发性存储器
如图8A所示，在玻璃基板500上形成多晶硅层510，并在多晶硅层510上定义五个区域510a、510b、510c、510d与510e。于进行n型掺杂制作工艺后，形成第一源/漏极510a、第一通道区域510b、第二源/漏极510c、第二通道区域510d、第三源/漏极510e。其中，第一通道区域510b位于第一源/漏极510a与第二源/漏极510c之间，第二通道区域510d位于第二源/漏极510c与第三源/漏极510e之间。当然，在其他的实施例中，也可以对区域510a、510c与510e进行p型掺杂制作工艺，并形成第一源/漏极510a、第二源/漏极510c、与第三源/漏极510e。
如图8B所示，形成一介电层512覆盖于多晶硅层510。亦即，介电层512覆盖于第一源/漏极510a、第一通道区域510b、第二源/漏极510c、第二通道区域510d、第三源/漏极510e。其中，介电层512的材质可为二氧化硅(SiO2)。
接着，在第一源/漏极510a上方形成反熔丝栅极514、在第一通道区域510b上方形成跟随栅极(following gate)516、在第二通道区域510d上方形成选择栅极518后，即完成本发明第五实施例的非挥发性存储器。当然，在后续的制作工艺中，可将反熔丝栅极514连接至反熔丝控制线AF，将跟随栅极516连接至跟随线(following line，FL)，将选择栅极518连接至字符线WL。
如图8C所示，选择栅极518、第二源/漏极510c、第二通道区域510d、第三源/漏极510e形成选择晶体管Ms。跟随栅极518、第一源/漏极510a、第一通道区域510b、第二源/漏极510c形成跟随晶体管(following transistor)Mf。反熔丝栅极514与第一源/漏极510a形成一反熔丝晶体管Ma。
根据本发明的第五实施例，对位线BL、字符线WL、跟随线FL与反熔丝控制线AF提供适当的偏压后，可对非挥发性存储器进行编程动作与读取动作。
请参照图9A，其为第五实施例非挥发性存储器进行编程动作、读取动作时的偏压示意图。请参照图9B，其所绘示为第五实施例非挥发性存储器编程动作示意图。
在编程动作(PGM)时，字符线WL接收第一开启电压Von1，跟随线FL接收第二开启电压Von2、位线BL接收接地电压0V，反熔丝控制线AF接收编程电压Vp。因此，第一通道区域510b与第二通道区域510d开启，使得位线BL所接收的0V传递至第一源/漏极510a。另外，由于反熔丝栅极514接收反熔丝控制线AF的编程电压Vp，所以反熔丝栅极514与第一源/漏极510a之间的介电层512承受的电压应力为编程电压Vp，使得介电层512破裂(rupture)。
基本上，反熔丝晶体管Ma的栅极氧化层破裂时，反熔丝栅极514与第一源/漏极510a之间会呈现低电阻状态，可视为第一存储状态(例如“1”)。另外，反熔丝晶体管Ma的栅极氧化层未破裂时，反熔丝栅极514与第一源/漏极510a之间会呈现高电阻状态，可视为第二存储状态(例如“0”)。
请参照图9C与图9D，其所绘示为第五实施例非挥发性存储器进行读取动作时的示意图。在读取动作(Read)时，字符线WL接收第三开启电压Von3，跟随线FL接收第四开启电压Von4，位线BL接收接地电压0V，反熔丝控制线AF接收读取电压Vr。其中，读取电压Vr远小于编程电压Vp，例如编程电压Vp为12V，读取电压Vr为0.8V。
如图9C所示，由于反熔丝晶体管Ma的栅极氧化层破裂，反熔丝栅极514与第一源/漏极510a之间会呈现低电阻状态，因此非挥发性存储器中产生较大的第一读取电流Ir1，由反熔丝控制线AF经由反熔丝栅极514、破裂的介电层512、第一源/漏极510a、第一通道区域510b、第二源/漏极510c、第二通道区域510d、第三源/漏极510e至位线BL。
如图9D所示，由于反熔丝晶体管Ma的栅极氧化层未破裂，反熔丝栅极514与第一源/漏极510a之间会呈现高电阻状态，因此非挥发性存储器中产生几乎为零的第二读取电流Ir2。
换言之，进行读取动作时，根据非挥发性存储器所产生的读取电流的大小即可判定非挥发性存储器的存储状态。举例来说，提供一参考电流Iref，其大小介于第一读取电流Ir1与第二读取电流Ir2之间。当读取电流大于参考电流Iref时，确定非挥发性存储器为低电阻状态，并确认非挥发性存储器为第一存储状态(例如“1”)。另外，当读取电流小于参考电流Iref时，确定非挥发性存储器为高电阻状态，并确认非挥发性存储器为第二存储状态(例如“0”)。
请参照图10A至图10C，其所绘示为本发明第六实施例非挥发性存储器的制作流程。图10D为第六实施例非挥发性存储器的等效电路。其中，第六实施例非挥发性存储器为一种OTP非挥发性存储器。
如图10A所示，在玻璃基板600上形成多晶硅层610。接着，在多晶硅层610上定义两个区域610a、610b，并对区域610b进行n型掺杂制作工艺后，形成通道区域610a、第一源/漏极610b。当然，在其他的实施例中，也可以对区域610b进行p型掺杂制作工艺，并形成第一源/漏极610b。
如图10B所示，形成一介电层612覆盖于多晶硅层610。亦即，介电层612覆盖于通道区域610a、第一源/漏极610b。其中，介电层612的材质可为二氧化硅(SiO2)。
接着，对通道区域610b上方的介电层612进行一蚀刻制作工艺，使得通道区域610b上方的介电层612被区分为两个部分612a与612b。其中，第一部分介电层612a的厚度小于第二部分介电层612b的厚度，并且第一部分介电层612a至第一源/漏极610b的距离大于第二部分介电层612b至第一源/漏极610b的距离。
接着，如图10C所示，在通道区域610a上方形成一选择栅极614后，即完成本发明第六实施例的非挥发性存储器。当然，在后续的制作工艺中，可将第一源/漏极610b连接至位线BL，将选择栅极614连接至字符线WL。
如图10C所示，选择栅极614、介电层612a与612b、第一源/漏极610b、通道区域610a形成选择晶体管Ms。其中，选择晶体管Ms的栅极氧化层有两个部分，第一部分栅极氧化层的厚度小于第二部分栅极氧化层，且第一部分栅极氧化层与位线BL的距离大于第二部分栅极氧化层与位线BL的距离。
根据本发明的第六实施例，对位线BL与字符线WL提供适当的偏压后，可对非挥发性存储器进行编程动作与读取动作。
请参照图11A，其为第六实施例非挥发性存储器进行编程动作、读取动作时的偏压示意图。请参照图11B，其所绘示为第六实施例非挥发性存储器编程动作示意图。
在编程动作(PGM)时，字符线WL接收编程电压Vp，位线BL接收接地电压0V。因此，通道区域610a开启，使得位线BL所接收的0V传递至通道区域610a。另外，由于选择栅极614接收字符线WL的编程电压Vp，所以选择栅极614与通道区域610a之间的介电层612承受的电压应力为编程电压Vp。另外，在栅极氧化层中，由于第一部分介电层612a的厚度小于第二部分介电层612b的厚度，所以第一部分介电层612a破裂(rupture)。
基本上，选择晶体管Ms的栅极氧化层破裂时，选择栅极614与通道区域610a之间会呈现低电阻状态，可视为第一存储状态(例如“1”)。另外，选择晶体管Ms的栅极氧化层未破裂时，选择栅极614与通道区域610a之间会呈现高电阻状态，可视为第二存储状态(例如“0”)。
请参照图11C与图11D，其所绘示为第六实施例非挥发性存储器进行读取动作时的示意图。在读取动作(Read)时，字符线WL接收开启电压Von，位线BL接收接地电压0V。其中，开启电压Vin小于编程电压Vp。
如图11C所示，由于选择晶体管Ms的栅极氧化层破裂，选择栅极614与通道区域610a之间会呈现低电阻状态，因此非挥发性存储器中产生较大的第一读取电流Ir1，由字符线WL经由选择栅极614、破裂的第一部分介电层612a、通道区域610a与第一源/漏极610b至位线BL。
如图11D所示，由于选择晶体管Ms的栅极氧化层未破裂，选择栅极614与通道区域610a之间会呈现高电阻状态，因此非挥发性存储器中产生几乎为零的第二读取电流Ir2。
换言之，进行读取动作时，根据非挥发性存储器所产生的读取电流的大小即可判定非挥发性存储器的存储状态。举例来说，提供一参考电流Iref，其大小介于第一读取电流Ir1与第二读取电流Ir2之间。当读取电流大于参考电流Iref时，确定非挥发性存储器为低电阻状态，并确认非挥发性存储器为第一存储状态(例如“1”)。另外，当读取电流小于参考电流Iref时，确定非挥发性存储器为高电阻状态，并确认非挥发性存储器为第二存储状态(例如“0”)。
另外，在上述的说明中，形成源/漏极的n型掺杂制作工艺或者p型掺杂制作工艺中，还可包含多个子掺杂步骤，例如漏极轻掺杂(lightly doped drain，简称LDD)步骤、源漏延展(source drain extension，简称SDE)步骤等等。
由以上的说明可知，本发明提出一种利用相容于显示面板的制作工艺技术，在玻璃基板上制造出MTP非挥发性存储器或者OTP非挥发性存储器，并可对非挥发性存储器进行编程动作与读取动作。另外，更可对MTP非挥发性存储器进行抹除动作。
综上所述，虽然结合以上优选实施例公开了本发明，然而其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作各种的更动与润饰。因此，本发明的保护范围应当以附上的权利要求所界定的为准。

Claims (23)

1.一种非挥发性存储器，其特征在于，包括：
玻璃基板；
第一多晶硅层，位于该玻璃基板的表面上方，其中该第一多晶硅层包括第一源/漏极、通道区域与第二源/漏极，且该通道区域位于该第一源/漏极与该第二源/漏极之间；
第二多晶硅层，位于该玻璃基板的该表面上方该通道区域的侧边，并作为浮动栅极；
介电层，覆盖该第一源/漏极、该通道区域、该第二源/漏极和该浮动栅极；
耦合栅极，形成于该浮动栅极上方的该介电层上；以及
选择栅极，形成于该通道区域上方的该介电层上；
其中，该第一源/漏极连接至源极线、该第二源/漏极连接至一位线、该耦合栅极连接至控制线、该选择栅极连接至字符线。
2.如权利要求1所述的非挥发性存储器，其中将该第一多晶硅层区分为第一区域、第二区域与第三区域，并对该第一区域与该第三区域进行一掺杂制作工艺后，该第一区域形成该第一源/漏极，该第二区域形成该通道区域，该第三区域形成该第二源/漏极。
3.如权利要求1所述的非挥发性存储器，对该非挥发性存储器进行编程动作时，提供第一开启电压至该字符线、提供耦合电压至该控制线、提供第一电压至该位线、提供接地电压至该源极线，使得多个热载流子由该通道区域注入该浮动栅极。
4.如权利要求3所述的非挥发性存储器，对该非挥发性存储器进行抹除动作时，提供该接地电压至该字符线、提供抹除电压至该控制线、提供该接地电压至该位线、提供该接地电压至该源极线，使得该些热载流子由该浮动栅极退出至该控制线。
5.如权利要求3所述的非挥发性存储器，对该非挥发性存储器进行读取动作时，提供第二开启电压至该字符线、提供该接地电压至该控制线、提供读取电压至该位线、提供该接地电压至该源极线，使得该非挥发性存储器产生读取电流由该位线流向该源极线。
6.一种非挥发性存储器，其特征在于，包括：
玻璃基板；
第一多晶硅层，位于该玻璃基板的表面上方，其中该第一多晶硅层包括第一源/漏极、第一通道区域、第二源/漏极、第二通道区域与第三源/漏极，该第一通道区域位于该第一源/漏极与该第二源/漏极之间，且该第二通道区域位于该第二源/漏极与该第三源/漏极之间；
第二多晶硅层，位于该玻璃基板的该表面上方该第一通道区域的侧边，并作为浮动栅极；
介电层，覆盖该第一源/漏极、该第一通道区域、该第二源/漏极、该第二通道区域、该第三源/漏极和该浮动栅极；以及
选择栅极，形成于该第二通道区域上方的该介电层上；
其中，该第一源/漏极连接至一源极线、该第三源/漏极连接至一位线、该选择栅极连接至一字符线。
7.如权利要求6所述的非挥发性存储器，其中将该第一多晶硅层区分为第一区域、第二区域、第三区域、第四区域与第五区域，并对该第一区域、该第三区域与该第五区域进行掺杂制作工艺后，该第一区域形成该第一源/漏极，该第二区域形成该第一通道区域，该第三区域形成该第二源/漏极，该第四区域形成该第二通道区域，该第五区域形成该第三源/漏极。
8.如权利要求6所述的非挥发性存储器，对该非挥发性存储器进行编程动作时，提供第一开启电压至该字符线、提供第一电压至该位线、提供接地电压至该源极线，使得多个热载流子由该第一通道区域注入该浮动栅极。
9.如权利要求8所述的非挥发性存储器，对该非挥发性存储器进行读取动作时，提供第二开启电压至该字符线、提供读取电压至该位线、提供该接地电压至该源极线，使得该非挥发性存储器产生一读取电流由该位线流向该源极线。
10.如权利要求6所述的非挥发性存储器，还包括耦合栅极，形成于该第二多晶硅层上方的该介电层上，且该耦合栅极连接至控制线。
11.一种非挥发性存储器，其特征在于，包括：
玻璃基板；
第一多晶硅层，位于该玻璃基板上，其中该第一多晶硅层包括第一源/漏极、通道区域与第二源/漏极，且该通道区域位于该第一源/漏极与该第二源/漏极之间；
介电层，覆盖该第一多晶硅层；
第一反熔丝栅极，形成于该第一源/漏极上方的该介电层上；以及
选择栅极，形成于该通道区域上方的该介电层上；
其中，该第一反熔丝栅极连接至第一反熔丝控制线、该第二源/漏极连接至位线、该选择栅极连接至字符线。
12.如权利要求11所述的非挥发性存储器，还包括第二反熔丝栅极，形成于该第一源/漏极上方的该介电层上，该第二反熔丝栅极连接至第二反熔丝控制线，且该第一反熔丝栅极未接触于该第二反熔丝栅极。
13.如权利要求11所述的非挥发性存储器，其中将该第一多晶硅层区分为第一区域、第二区域与第三区域，并对该第一区域与该第三区域进行掺杂制作工艺后，该第一区域形成该第一源/漏极，该第二区域形成该通道区域，该第三区域形成该第二源/漏极。
14.如权利要求11所述的非挥发性存储器，对该非挥发性存储器进行编程动作时，提供第一开启电压至该字符线、提供接地电压至该位线、提供编程电压至该第一反熔丝控制线，使得该第一源/漏极与该第一反熔丝栅极之间的该介电层破裂。
15.如权利要求14所述的非挥发性存储器，对该非挥发性存储器进行读取动作时，提供第二开启电压至该字符线、提供该接地电压至该位线、提供读取电压至该第一反熔丝控制线，使得该非挥发性存储器产生读取电流由该第一反熔丝控制线流向该位线。
16.一种非挥发性存储器，其特征在于，包括：
玻璃基板；
第一多晶硅层，位于该玻璃基板上，其中该第一多晶硅层包括第一源/漏极、第一通道区域、第二源/漏极、第二通道区域与第三源/漏极，该第一通道区域位于该第一源/漏极与该第二源/漏极之间，且该第二通道区域位于该第二源/漏极与该第三源/漏极之间；
介电层，覆盖该第一多晶硅层；
选择栅极，形成于该第二通道区域上方的该介电层上；
跟随栅极，形成于该第一通道区域上方的该介电层上；以及
反熔丝栅极，形成于该第一源/漏极上方的该介电层上；
其中，该反熔丝栅极连接至反熔丝控制线、该第三源/漏极连接至位线、该选择栅极连接至字符线、该跟随栅极连接至跟随线。
17.如权利要求16所述的非挥发性存储器，其中将该第一多晶硅层区分为第一区域、第二区域、第三区域、第四区域与第五区域，并对该第一区域、该第三区域与该第五区域进行掺杂制作工艺后，该第一区域形成该第一源/漏极，该第二区域形成该第一通道区域，该第三区域形成该第二源/漏极，该第四区域形成该第二通道区域，该第五区域形成该第三源/漏极。
18.如权利要求16所述的非挥发性存储器，对该非挥发性存储器进行编程动作时，提供第一开启电压至该字符线、提供第二开启电压至该跟随线、提供编程电压至该反熔丝控制线、提供接地电压至该位线，使得该第一源/漏极与该反熔丝栅极之间的该介电层破裂。
19.如权利要求18所述的非挥发性存储器，对该非挥发性存储器进行读取动作时，提供第三开启电压至该字符线、提供第四开启电压至该跟随线、提供读取电压至该反熔丝控制线、提供该接地电压至该位线，使得该非挥发性存储器产生一读取电流由该反熔丝控制线流向该位线。
20.一种非挥发性存储器，其特征在于，包括：
玻璃基板；
第一多晶硅层，位于该玻璃基板上，其中该第一多晶硅层包括第一源/漏极与通道区域；
介电层，覆盖该第一多晶硅层，其中该通道区域上方的该介电层区分为第一部分介电层与第二部分介电层，该第一部分介电层的厚度小于该第二部分介电层的厚度；以及
选择栅极，形成于该通道区域上方的该介电层上，且覆盖于该第一部分介电层与该第二部分介电层；
其中，该第一源/漏极连接至一位线、该选择栅极连接至字符线。
21.如权利要求20所述的非挥发性存储器，其中将该第一多晶硅层区分为第一区域与第二区域，并对该第二区域进行掺杂制作工艺后，该第一区域形成该通道区域，该第二区域形成该第一源/漏极。
22.如权利要求20所述的非挥发性存储器，对该非挥发性存储器进行编程动作时，提供编程电压至该字符线、提供接地电压至该位线，使得该通道区域与该选择栅极之间的该第一部分介电层破裂。
23.如权利要求22所述的非挥发性存储器，对该非挥发性存储器进行读取动作时，提供开启电压至该字符线、提供该接地电压至该位线，使得该非挥发性存储器产生读取电流由该字符线流向该位线。
CN202010000597.5A 2019-02-12 2020-01-02 玻璃基板上的非挥发性存储器 Active CN111554684B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962804225P 2019-02-12 2019-02-12
US62/804,225 2019-02-12
TW108145107A TWI716219B (zh) 2019-02-12 2019-12-10 玻璃基板上的非揮發性記憶體
TW108145107 2019-12-10

Publications (2)

Publication Number Publication Date
CN111554684A CN111554684A (zh) 2020-08-18
CN111554684B true CN111554684B (zh) 2023-04-07

Family

ID=72007223

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010000597.5A Active CN111554684B (zh) 2019-02-12 2020-01-02 玻璃基板上的非挥发性存储器

Country Status (1)

Country Link
CN (1) CN111554684B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101005076A (zh) * 2006-01-19 2007-07-25 力晶半导体股份有限公司 非挥发性存储器的抹除方法
CN101315907A (zh) * 2007-05-31 2008-12-03 和舰科技(苏州)有限公司 一种解决非易失性存储器氧氮氧化物残留的制造方法
US7656698B1 (en) * 2007-01-23 2010-02-02 National Semiconductor Corporation Non-volatile memory cell with improved programming technique with decoupling pass gates and equalize transistors
CN103247629A (zh) * 2012-02-07 2013-08-14 中国科学院微电子研究所 一种非易失性存储器及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101978450B1 (ko) * 2012-12-21 2019-05-14 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101005076A (zh) * 2006-01-19 2007-07-25 力晶半导体股份有限公司 非挥发性存储器的抹除方法
US7656698B1 (en) * 2007-01-23 2010-02-02 National Semiconductor Corporation Non-volatile memory cell with improved programming technique with decoupling pass gates and equalize transistors
CN101315907A (zh) * 2007-05-31 2008-12-03 和舰科技(苏州)有限公司 一种解决非易失性存储器氧氮氧化物残留的制造方法
CN103247629A (zh) * 2012-02-07 2013-08-14 中国科学院微电子研究所 一种非易失性存储器及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
门萌萌.一种基于CDMOS工艺的一次性可编程存储器的研制.《信息科技辑》.2017,全文. *

Also Published As

Publication number Publication date
CN111554684A (zh) 2020-08-18

Similar Documents

Publication Publication Date Title
US7433243B2 (en) Operation method of non-volatile memory
US6992925B2 (en) High density semiconductor memory cell and memory array using a single transistor and having counter-doped poly and buried diffusion wordline
US7042045B2 (en) Non-volatile memory cell having a silicon-oxide nitride-oxide-silicon gate structure
JP2951605B2 (ja) Ｐｍｏｓ単一ポリ非揮発性メモリ構成体
US8344443B2 (en) Single poly NVM devices and arrays
US8067795B2 (en) Single poly EEPROM without separate control gate nor erase regions
TWI716219B (zh) 玻璃基板上的非揮發性記憶體
CN1316625C (zh) 非易失性存储器及其制造方法
US7417897B2 (en) Method for reading a single-poly single-transistor non-volatile memory cell
KR100219331B1 (ko) 비휘발성 반도체 메모리 디바이스 및 이의 소거 및 생산방법
CN106952923B (zh) 非易失性存储单元结构与阵列结构以及制造方法
JP6091557B2 (ja) 消去可能プログラマブル単一ポリ不揮発性メモリ
JP5623495B2 (ja) 消去可能なプログラマブル単一ポリ不揮発性メモリの製造方法
US7872898B2 (en) One time programmable read only memory and programming method thereof
KR20010015679A (ko) 이중 소스 측면 폴리실리콘 선택 게이트 구조 및프로그래밍 방법
US20100006925A1 (en) Non-volatile two transistor memory cell and method for producing the same
US20100157690A1 (en) Semiconductor Memory Device of Single Gate Structure
US8546222B1 (en) Electrically erasable programmable non-volatile memory
US7291882B2 (en) Programmable and erasable digital switch device and fabrication method and operating method thereof
CN111554684B (zh) 玻璃基板上的非挥发性存储器
US7539065B2 (en) Method of programming non-volatile memory
US20100177569A1 (en) Single poly eeprom allowing continuous adjustment of its threshold voltage
US8765550B2 (en) N-channel erasable programmable non-volatile memory
US7145802B2 (en) Programming and manufacturing method for split gate memory cell
US5447877A (en) Method of manufacturing nonvolatile semiconductor memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant