CN111554676A - 一种局部带宽增强的转接板封装结构及制作方法 - Google Patents

一种局部带宽增强的转接板封装结构及制作方法 Download PDF

Info

Publication number
CN111554676A
CN111554676A CN202010424412.3A CN202010424412A CN111554676A CN 111554676 A CN111554676 A CN 111554676A CN 202010424412 A CN202010424412 A CN 202010424412A CN 111554676 A CN111554676 A CN 111554676A
Authority
CN
China
Prior art keywords
chip
metal
hole
dielectric layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010424412.3A
Other languages
English (en)
Other versions
CN111554676B (zh
Inventor
丁才华
曹立强
王启东
万伟康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Shanghai Xianfang Semiconductor Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Shanghai Xianfang Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd, Shanghai Xianfang Semiconductor Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN202010424412.3A priority Critical patent/CN111554676B/zh
Publication of CN111554676A publication Critical patent/CN111554676A/zh
Application granted granted Critical
Publication of CN111554676B publication Critical patent/CN111554676B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/031—Manufacture and pre-treatment of the bonding area preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种局部带宽增强的转接板封装结构，包括：基板；第一介质层，所述第一介质层设置在所述基板的上面；芯片，所述芯片的正面朝上埋入设置在所述第一介质层中，所述芯片具有第一焊盘和相对第一焊盘尺寸更大的第二焊盘；第二介质层，所述第二介质层设置成覆盖所述第一介质层和所述芯片；第一金属通孔，所述第一金属通孔贯穿所述第二介质层，电连接至所述芯片的第一焊盘；第二金属通孔，所述第二金属通孔贯穿所述第二介质层，电连接至所述芯片的第二焊盘；阻焊层，所述阻焊层覆盖所述第二介质层和所述第二金属通孔，并漏出所述第一金属通孔的外接焊盘；以及转接板，所述转接板倒装焊接至所述第一金属通孔的外接焊盘上。

Description

一种局部带宽增强的转接板封装结构及制作方法
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种局部带宽增强的转接板封装结构及制作方法。
背景技术
随着芯片向小型化、高性能方向发展，高密度、多芯片封装技术成为重要的解决方案。在目前高密度封装结构中，一般通过带有TSV(Through SiliconVia)的硅转接板(Interposer)来实现多个异质芯片间的高带宽通信以及芯片与基板间的高密度互联。转接板目前已经成为纳米级集成电路与毫米级宏观基板之间电信号连接最有效的手段之一，它通常是指芯片与封装基板之间的互连和引脚再分布的功能层。转接板通过再分布层(RDLs)可以将密集的I/O引线进行再分布，通过在转接板内部形成TSV来实现垂直贯通，从而实现芯片与芯片间高带宽通信以及芯片与基板间的高密度互连。然而，硅转接板由于需要制作TSV，工艺较为复杂，成本较高，且形成高深宽比的TSV良率较低，这也是TSV技术大规模推广的主要阻碍因素。所以，如何在不通过利用带有TSV的硅转接板的情况下，实现多个异质芯片间的高速高带宽通信是目前研究的一个重点方向。
英特尔公司(Intel)的EMIB技术(Embedded Multi-Die InterconnectBridge)，采用无TSV的转接板实现多个异质芯片间的高速互联。如图1所示是EMIB的结构示意图，通过将Si桥埋入有机基板，压合基板介质材料，然后介质层开孔、孔金属化引出至基板表面，最后将多个芯片与基板键合，从而实现芯片间的高速互联通信。其中，英特尔公司目前可做到在有机基板介质层上开孔孔径小于40微米，间距小于60微米(图中Cu Pillar+Ball)，从而局部可实现高密度的互联(500-1000IO/mm/layer)，所以在有机基板上是可以做这种局部高密度的孔径和焊盘的。
但是，英特尔公司(Intel)的EMIB工艺是将转接板埋入基板，将转接板上的焊盘引出至基板表面后和芯片键合。那么在基板表面就存在了两种不同尺寸和类型的焊盘(窄节距和宽节距，如图1右下所示的焊盘)，对应的在芯片表面(如图1右上所示)也会有两种不同类型的Bumping，窄节距Bumping一般为Cu pillar+Ball的形式，而宽节距Bumping一般用Solder Ball的形式。带有不同类型Bumping的芯片和基板焊盘键合过程中，相同的压力下芯片左右两侧Bumping的形变和受力状态是不同的，容易导致芯片与基板键合失效，也容易损伤芯片上的器件。
针对现有技术无TSV的转接板实现多个异质芯片间的高速互联技术存在的芯片同时存在两种类型焊球，焊接时存在形变和受力差别导致芯片与基板键合失效，容易损伤芯片上的器件等问题，本发明提出一种局部带宽增强的转接板封装结构及制作方法，通过在基板中埋入芯片，然后再进行无TSV转接板的压合，至少部分的克服了上述现有技术存在的问题。
发明内容
针对现有技术无TSV的转接板实现多个异质芯片间的高速互联技术存在的芯片同时存在两种类型焊球，焊接时存在形变和受力差别导致芯片与基板键合失效，容易损伤芯片上的器件等问题，根据本发明的一个实施例，提供一种局部带宽增强的转接板封装结构，包括：
基板；
第一介质层，所述第一介质层设置在所述基板的上面；
芯片，所述芯片的正面朝上埋入设置在所述第一介质层中，所述芯片具有第一焊盘和相对第一焊盘尺寸更大的第二焊盘；
第二介质层，所述第二介质层设置成覆盖所述第一介质层和所述芯片；
第一金属通孔，所述第一金属通孔贯穿所述第二介质层，电连接至所述芯片的第一焊盘；
第二金属通孔，所述第二金属通孔贯穿所述第二介质层，电连接至所述芯片的第二焊盘；
阻焊层，所述阻焊层覆盖所述第二介质层和所述第二金属通孔，并漏出所述第一金属通孔的外接焊盘；以及
转接板，所述转接板倒装焊接至所述第一金属通孔的外接焊盘上。
在本发明的一个实施例中，所述基板还包括基板金属化过孔、基板金属层，所述芯片设置在所述基板金属层上方。
在本发明的一个实施例中，局部带宽增强的转接板封装结构还包括第三金属通孔，所述第三金属通孔贯穿所述第二介质层和所述第一介质层，电连接至所述基板的所述金属化过孔。
在本发明的一个实施例中，所述第一介质层和或所述第二介质层的材料为光敏性质的介质材料。
在本发明的一个实施例中，所述芯片的数量为N，其中N≥2。
在本发明的一个实施例中，所述第一金属通孔的直径不大于40微米。
在本发明的一个实施例中，所述转接板具有至少一层重新布局布线层和高密度焊接结构，所述高密度焊接结构的尺寸与所述第一金属通孔的尺寸匹配。
在本发明的一个实施例中，所述转接板上的高密度焊接结构为铜柱(CopperPillar)和位于铜柱头部的焊锡层构成。
根据本发明的另一个实施例中，提供一种局部带宽增强的转接板封装结构的制作方法，包括：
在带金属过孔和表面金属层的基板上形成第一介质层；
在第一介质层中形成芯片埋入腔；
在芯片埋入腔内贴片埋入芯片，所述芯片具有第一焊盘和相对第一焊盘尺寸更大的第二焊盘；
在芯片和第一介质层上形成第二介质层；
贯穿第二介质层中形成连通芯片第一焊盘的第一通孔408和连通芯片第二焊盘的第二通孔，贯穿第二介质层和第一介质层中形成基板通孔；
对第一通孔、第二通孔、基板通孔进行金属化导电填充，形成第一金属通孔、第二金属通孔和第三金属通孔；
在第二介质层上表面和第一金属通孔、第二金属通孔、第三金属通孔顶部焊盘上形成阻焊层，并在第一金属通孔位置形成阻焊层开口，漏出高密度焊盘；以及
将转接板倒装焊接至高密度焊盘，形成高密度互连区域。
在本发明的另一个实施例中，埋入所述芯片的数量为M，其中M≥2，所述转接板具有至少一层重新布局布线层和高密度焊接结构，所述高密度焊接结构的尺寸与所述高密度焊盘的尺寸匹配。
本发明提供一种局部带宽增强的转接板封装结构及制作方法，需要进行互联封装的芯片具有大小、密度不同的两种类型的焊盘，其中第一焊盘为高密度、小尺寸焊盘，第二焊盘为一般基板盲孔尺寸焊盘，首先将芯片埋入基板，然后通过介质层对埋入芯片的基板进行重构，接下来进行芯片高密度焊盘引出，最后将带重新布局布线层的转接板与芯片进行键合连接形成局部带宽增强的转接板封装结构。基于本发明提供的该种局部带宽增强的转接板封装结构及制作方法具有如下优点：1)通过外置转接板(硅片、玻璃等)完成异质芯片间在局部区域的互联，实现局部带宽增强，不影响封装体其他部分结构；2)转接板上无TSV、TGV，只需在其表面形成至少一层的重布线(RDLs，Redistributionlayers)、接触焊盘(Contact Pad)和高密度焊接结构，工艺简单，成本较低；3)由于转接板只和芯片之间在局部区域实现互联，故芯片面积可以远大于转接板的面积，对于缩小整个封装体面积具有重要意义；4)芯片埋入到基板中能降低芯片键合过程中受损的可能性。
附图说明
为了进一步阐明本发明的各实施例的以上和其它优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。
图1示出现有技术的一种无TSV的转接板实现多个异质芯片间的高速互联芯片封装结构的示意图。
图2示出根据本发明的一个实施例形成的一种局部带宽增强的转接板封装结构200的剖面示意图。
图3示出根据本发明的一个实施例形成的一种局部带宽增强的转接板封装结构200的俯视图。
图4A至图4H示出根据本发明的一个实施例形成该局部带宽增强的转接板封装结构200的过程剖面示意图。
图5示出根据本发明的一个实施例形成该局部带宽增强的转接板封装结构200的方法的流程图500。
具体实施方式
在以下的描述中，参考各实施例对本发明进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免使本发明的各实施例的诸方面晦涩。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本发明的实施例的全面理解。然而，本发明可在没有特定细节的情况下实施。此外，应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。
在本说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
需要说明的是，本发明的实施例以特定顺序对工艺步骤进行描述，然而这只是为了方便区分各步骤，而并不是限定各步骤的先后顺序，在本发明的不同实施例中，可根据工艺的调节来调整各步骤的先后顺序。
本发明提供一种局部带宽增强的转接板封装结构及制作方法，需要进行互联封装的芯片具有大小、密度不同的两种类型的焊盘，其中第一焊盘为高密度、小尺寸焊盘，第二焊盘为一般基板盲孔尺寸焊盘，首先将芯片埋入基板，然后通过介质层对埋入芯片的基板进行重构，接下来进行芯片高密度焊盘引出，最后将带重新布局布线层的转接板与芯片进行键合连接形成局部带宽增强的转接板封装结构。基于本发明提供的该种局部带宽增强的转接板封装结构及制作方法具有如下优点：1)通过外置转接板(硅片、玻璃等)完成异质芯片间在局部区域的互联，实现局部带宽增强，不影响封装体其他部分结构；2)转接板上无TSV、TGV，只需在其表面形成至少一层的重布线(RDLs，Redistribution layers)、接触焊盘(Contact Pad)和高密度焊接结构，工艺简单，成本较低；3)由于转接板只和芯片之间在局部区域实现互联，故芯片面积可以远大于转接板的面积，对于缩小整个封装体面积具有重要意义；4)芯片埋入到基板中能降低芯片键合过程中受损的可能性。
下面结合图2、图3来详细介绍根据本发明的一个实施例的一种局部带宽增强的转接板封装结构。图2示出根据本发明的一个实施例形成的一种局部带宽增强的转接板封装结构200的剖面示意图；图3示出根据本发明的一个实施例形成的一种局部带宽增强的转接板封装结构200的俯视图。如图2、图3所示，该局部带宽增强的转接板封装结构200进一步包括基板201、基板金属化过孔202、基板金属层203、第一介质层204、芯片205、第二介质层206、第一金属通孔207、第二金属通孔208、第三金属通孔209、阻焊层210、阻焊层开口211以及转接板212。
基板201以为PCB封装基板，也可以为封装常用的覆铜板。
基板金属化过孔202设置成贯穿基板201，用于传输电源和或信号。在本发明的一个实施例中，基板金属化过孔202为电镀形成的铜导电通孔。
基板金属层203设置在基板201的上表面，通过图形化刻蚀形成，或者通过图形化电镀形成。在本发明的一个实施例中，基板金属层203为铜层，用于做于下一步芯片埋入时的衬底，以提高芯片埋入后的平整度以及保持良好的散热性能，尺寸根据芯片尺寸确定。
第一介质层204覆盖在基板201、基板金属层203的上表面。第一介质层204的材料为有机基板中常用的介质层材料，例如Ajinomoto Build up Layer(ABF)，也可以为其他光敏性质的介质材料。第一介质层204厚度根据所埋入的芯片205厚度而定，介厚一般大于埋入的芯片205的厚度。
芯片205埋入设置在第一介质层204中，其背部与基板金属层203相连，带芯片焊盘的正面朝上与第一介质层204上表面基本齐平。芯片205具有两种规格的芯片焊盘，其中芯片第一焊盘为高密度、小尺寸焊盘，芯片第二焊盘相对芯片第一焊盘尺寸更大。在本发明的一个实施例中，芯片第二焊盘为基板盲孔尺寸焊盘。芯片205具有多个，可以为同类芯片或异质芯片。在本发明的又一实施例中，芯片205通过背面贴片材料(如贴片胶)贴片设置在基板金属层203上。
第二介质层206覆盖第一介质层204和芯片205。第二介质层206的材料优选Ajinomoto Build Up Layer(ABF)，也可为其他光敏介质材料。
第一金属通孔207贯穿第二介质层206，实现芯片205的芯片第一焊盘的外连。在本发明的一个实施例中，第一金属通孔207的尺寸不大于40微米，材料为铜金属。
第二金属通孔208贯穿第二介质层206，实现芯片205的芯片第二焊盘的外连，第二金属通孔208的尺寸大于第一金属通孔207。
第三金属通孔209贯穿第二介质层206、第一介质层204，直至基板201上的焊盘(过孔202的焊盘)。
阻焊层210覆盖在第二介质层206的上面，其材料通常为阻焊绿油层。
阻焊层开口211设置在第一金属通孔207的上方，漏出高密度焊盘。
转接板212通过焊接结构213倒装焊接在阻焊层开口211中漏出的高密度焊盘上。在本发明的一个实施例中，转接板212中具有一层或多层重新布局布线层。在本发明的又一实施例中，转接板212的焊接结构213为导电铜柱(Copper Pillar)加焊锡结构。
下面结合图4A至图4H以及图5来详细介绍根据本发明的一个实施例的一种形成该局部带宽增强的转接板封装结构200的方法。图4A至图4H示出根据本发明的一个实施例形成该局部带宽增强的转接板封装结构200的过程剖面示意图；图5示出根据本发明的一个实施例形成该局部带宽增强的转接板封装结构200的方法的流程图500。
首先，在步骤510，如图4A所示，在带金属过孔402和表面金属层403的基板401上形成第一介质层404。金属过孔402用于传输电源或信号。表面金属层403用做于下一步芯片埋入时的衬底，以提高芯片埋入后的平整度以及保持良好的散热性能，尺寸根据芯片尺寸确定。第一介质层404为有机基板中常用的介质层材料，优选Ajinomoto Build up Layer(ABF)，也可以为其他光敏性质的介质材料。第一介质层404厚度根据所埋入的芯片厚度而定，第一介质层404厚度一般大于埋入的芯片的厚度。
接下来，在步骤520，如图4B所示，在第一介质层404中形成芯片埋入腔405。芯片埋入腔405具有多个，其尺寸根据所埋入的芯片尺寸确认。在本发明的一个实施例中，通过对第一介质层404挖槽形成芯片埋入腔405。
然后，在步骤530，如图4C所示，在芯片埋入腔405内贴片埋入芯片406，芯片406具有两种规格的芯片焊盘，其中芯片406的第一焊盘为高密度、小尺寸焊盘，芯片406的第二焊盘相对芯片第一焊盘尺寸更大。在本发明的一个实施例中，芯片406的第二焊盘为基板盲孔尺寸焊盘。芯片406具有多个，可以为同类芯片或异质芯片。在本发明的一个实施例中，通过贴片胶将芯片406贴片至芯片埋入槽405底的表面金属层403上。
接下来，在步骤540，如图4D所示，在芯片406和第一介质层404上形成第二介质层407。在本发明的一个实施例中，通过压合工艺形成第二介质层407，材料优选AjinomotoBuild Up Layer(ABF)，也可为其他光敏介质材料。
然后，在步骤550，如图4E所示，在第二介质层407中形成连通芯片406焊盘上的第一通孔408、第二通孔409，以及在第二介质层407和第一介质层404中形成基板通孔410。在本发明的一个实施例中，第一通孔408和第二通孔409为连通到芯片406焊盘上，分别连接芯片406上的第一焊盘和第二焊盘。首先，形成第一通孔408，第一通孔408的直径比较小，一般不大于40微米；其次，形成第二通孔409，第二通孔409的直径大于第一通孔408的直径；最后，形成形基板通孔410，对接初始基板上的焊盘。开孔方式根据介质层的类型及工艺实现的难度选择，可以是光刻或者激光开孔。
接下来，在步骤560，如图4F所示，对第一通孔408、第二通孔409、基板通孔410进行金属化导电填充，形成第一金属通孔411、第二金属通孔412以及第三金属通孔413，并在最顶面形成焊盘。在本发明的一个实施例中，通过电镀工艺形成第一金属通孔411、第二金属通孔412以及第三金属通孔413。
然后，在步骤570，如图4G所示，在第二介质层407上表面和第一金属通孔411、第二金属通孔412、第三金属通孔413顶部焊盘上形成阻焊层414，并在第一金属通孔411位置形成高密度焊盘开口415。在本发明的一个实施例中，阻焊层414材料优选绿油，开窗漏出芯片表面接触第一金属通孔411的上部焊盘，在局部区域内，第一金属通孔411的上部焊盘由于尺寸较小，其密度较高，用于与转接板上的焊接结构实现互联。
最后，在步骤580，如图4H所示，进行转接板416和封装基板的压合形成高密度互连区域417。在本发明的一个实施例中，转接板416的材质一般为硅，也可以是玻璃等材料。在转接板416的一侧表面形成不少于1层的重新布局布线层(RDLs)，然后将重新布局布线层引出至转接板表面形成转接板焊盘。重新布局布线层的层数、线宽线距(L/S)和转接板焊盘的密度根据具体带宽密度和芯上第一焊盘的密度要求而定。转接板焊盘上一般形成为铜柱(Cu Pillar)加焊球(Solder Ball)的焊接结构，转接板焊盘的间距跟第一金属通孔411及其顶层的焊盘间距一致。在本发明的又一实施例中，一般采用热压键合(TCB)的方式完成转接板416与多个芯片406的压合。由图4H可以看出，转接板416仅在局部区域与芯片406间实现互联，实现局部带宽增强。故转接板416的尺寸灵活可调，有利于缩小封装面积。至此完成了整个封装结构的设计及工艺过程，形成基板-第一芯片-转接板-第二芯片-基板的互联结构。
基于本发明提供的该种局部带宽增强的转接板封装结构及制作方法，需要进行互联封装的芯片具有大小、密度不同的两种类型的焊盘，其中第一焊盘为高密度、小尺寸焊盘，第二焊盘为一般基板盲孔尺寸焊盘，首先将芯片埋入基板，然后通过介质层对埋入芯片的基板进行重构，接下来进行芯片高密度焊盘引出，最后将带重新布局布线层的转接板与芯片进行键合连接形成局部带宽增强的转接板封装结构。基于本发明提供的该种局部带宽增强的转接板封装结构及制作方法具有如下优点：1)通过外置转接板(硅片、玻璃等)完成异质芯片间在局部区域的互联，实现局部带宽增强，不影响封装体其他部分结构；2)转接板上无TSV、TGV，只需在其表面形成至少一层的重布线(RDLs，Redistribution layers)、接触焊盘(Contact Pad)和高密度焊接结构，工艺简单，成本较低；3)由于转接板只和芯片之间在局部区域实现互联，故芯片面积可以远大于转接板的面积，对于缩小整个封装体面积具有重要意义；4)芯片埋入到基板中能降低芯片键合过程中受损的可能性。
尽管上文描述了本发明的各实施例，但是，应该理解，它们只是作为示例来呈现的，而不作为限制。对于相关领域的技术人员显而易见的是，可以对其做出各种组合、变型和改变而不背离本发明的精神和范围。因此，此处所公开的本发明的宽度和范围不应被上述所公开的示例性实施例所限制，而应当仅根据所附权利要求书及其等同替换来定义。

Claims (10)

1.一种局部带宽增强的转接板封装结构，包括：
基板；
第一介质层，所述第一介质层设置在所述基板的上面；
芯片，所述芯片的正面朝上埋入设置在所述第一介质层中，所述芯片具有第一焊盘和相对第一焊盘尺寸更大的第二焊盘；
第二介质层，所述第二介质层设置成覆盖所述第一介质层和所述芯片；
第一金属通孔，所述第一金属通孔贯穿所述第二介质层，电连接至所述芯片的第一焊盘；
第二金属通孔，所述第二金属通孔贯穿所述第二介质层，电连接至所述芯片的第二焊盘；
阻焊层，所述阻焊层覆盖所述第二介质层和所述第二金属通孔，并漏出所述第一金属通孔的外接焊盘；以及
转接板，所述转接板倒装焊接至所述第一金属通孔的外接焊盘上。
2.如权利要求1所述的局部带宽增强的转接板封装结构，其特征在于，所述基板还包括基板金属化过孔、基板金属层，所述芯片设置在所述基板金属层上方。
3.如权利要求3所述的局部带宽增强的转接板封装结构，其特征在于，还包括第三金属通孔，所述第三金属通孔贯穿所述第二介质层和所述第一介质层，电连接至所述基板的所述金属化过孔。
4.如权利要求1所述的局部带宽增强的转接板封装结构，其特征在于，所述第一介质层和或所述第二介质层的材料为光敏性质的介质材料。
5.如权利要求1所述的局部带宽增强的转接板封装结构，其特征在于，所述芯片的数量为N，其中N≥2。
6.如权利要求1所述的局部带宽增强的转接板封装结构，其特征在于，所述第一金属通孔的直径不大于40微米。
7.如权利要求1所述的局部带宽增强的转接板封装结构，其特征在于，所述转接板具有至少一层重新布局布线层和高密度焊接结构，所述高密度焊接结构的尺寸与所述第一金属通孔的尺寸匹配。
8.如权利要求1所述的局部带宽增强的转接板封装结构，其特征在于，所述转接板上的高密度焊接结构为铜柱(Copper Pillar)和位于铜柱头部的焊锡层构成。
9.一种局部带宽增强的转接板封装结构的制作方法，包括：
在带金属过孔和表面金属层的基板上形成第一介质层；
在第一介质层中形成芯片埋入腔；
在芯片埋入腔内贴片埋入芯片，所述芯片具有第一焊盘和相对第一焊盘尺寸更大的第二焊盘；
在芯片和第一介质层上形成第二介质层；
贯穿第二介质层中形成连通芯片第一焊盘的第一通孔408和连通芯片第二焊盘的第二通孔，贯穿第二介质层和第一介质层中形成基板通孔；
对第一通孔、第二通孔、基板通孔进行金属化导电填充，形成第一金属通孔、第二金属通孔和第三金属通孔；
在第二介质层上表面和第一金属通孔、第二金属通孔、第三金属通孔顶部焊盘上形成阻焊层，并在第一金属通孔位置形成阻焊层开口，漏出高密度焊盘；以及
将转接板倒装焊接至高密度焊盘，形成高密度互连区域。
10.如权利要求9所述的局部带宽增强的转接板封装结构的制作方法，其特征在于，埋入所述芯片的数量为M，其中M≥2，所述转接板具有至少一层重新布局布线层和高密度焊接结构，所述高密度焊接结构的尺寸与所述高密度焊盘的尺寸匹配。
CN202010424412.3A 2020-05-19 2020-05-19 一种局部带宽增强的转接板封装结构及制作方法 Active CN111554676B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010424412.3A CN111554676B (zh) 2020-05-19 2020-05-19 一种局部带宽增强的转接板封装结构及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010424412.3A CN111554676B (zh) 2020-05-19 2020-05-19 一种局部带宽增强的转接板封装结构及制作方法

Publications (2)

Publication Number Publication Date
CN111554676A true CN111554676A (zh) 2020-08-18
CN111554676B CN111554676B (zh) 2022-03-29

Family

ID=72008489

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010424412.3A Active CN111554676B (zh) 2020-05-19 2020-05-19 一种局部带宽增强的转接板封装结构及制作方法

Country Status (1)

Country Link
CN (1) CN111554676B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101288350A (zh) * 2005-10-14 2008-10-15 揖斐电株式会社 多层印刷线路板及其制造方法
US20140159228A1 (en) * 2012-12-06 2014-06-12 Weng Hong Teh High density substrate routing in bbul package
CN105304613A (zh) * 2014-06-18 2016-02-03 台湾积体电路制造股份有限公司 半导体器件和方法
CN105655310A (zh) * 2015-12-31 2016-06-08 华为技术有限公司 封装结构、电子设备及封装方法
CN107104096A (zh) * 2017-05-19 2017-08-29 华为技术有限公司 芯片封装结构及电路结构
CN111599768A (zh) * 2019-02-21 2020-08-28 力成科技股份有限公司 半导体封装及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101288350A (zh) * 2005-10-14 2008-10-15 揖斐电株式会社 多层印刷线路板及其制造方法
US20140159228A1 (en) * 2012-12-06 2014-06-12 Weng Hong Teh High density substrate routing in bbul package
CN105304613A (zh) * 2014-06-18 2016-02-03 台湾积体电路制造股份有限公司 半导体器件和方法
CN105655310A (zh) * 2015-12-31 2016-06-08 华为技术有限公司 封装结构、电子设备及封装方法
CN107104096A (zh) * 2017-05-19 2017-08-29 华为技术有限公司 芯片封装结构及电路结构
CN111599768A (zh) * 2019-02-21 2020-08-28 力成科技股份有限公司 半导体封装及其制造方法

Also Published As

Publication number Publication date
CN111554676B (zh) 2022-03-29

Similar Documents

Publication Publication Date Title
US9640518B2 (en) Semiconductor package with package-on-package stacking capability and method of manufacturing the same
CN102543927B (zh) 嵌埋穿孔中介层的封装基板及其制造方法
US10177130B2 (en) Semiconductor assembly having anti-warping controller and vertical connecting element in stiffener
US6461895B1 (en) Process for making active interposer for high performance packaging applications
US8003895B2 (en) Electronic parts packaging structure and method of manufacturing the same
US8222747B2 (en) Multilayer wiring substrate mounted with electronic component and method for manufacturing the same
US7723838B2 (en) Package structure having semiconductor device embedded within wiring board
US8084850B2 (en) Semiconductor chip package, stacked package comprising semiconductor chips and methods of fabricating chip and stacked packages
US5796164A (en) Packaging and interconnect system for integrated circuits
EP2798675B1 (en) Method for a substrate core layer
US7247518B2 (en) Semiconductor device and method for manufacturing same
US20090166873A1 (en) Inter-connecting structure for semiconductor device package and method of the same
US20050230797A1 (en) Chip packaging structure
JP3214470B2 (ja) マルチチップモジュール及びその製造方法
US7071569B2 (en) Electrical package capable of increasing the density of bonding pads and fine circuit lines inside a interconnection
US20150115433A1 (en) Semiconducor device and method of manufacturing the same
TW201715621A (zh) 模封互連基板及其製造方法
WO2021018014A1 (zh) 一种基于tsv的多芯片的封装结构及其制备方法
CN116130457A (zh) 具有硅桥互连结构的2.5d封装结构及其制作方法
CN115995455A (zh) 基于玻璃中介层和硅桥结构的2.5d封装结构及其制作方法
US7067907B2 (en) Semiconductor package having angulated interconnect surfaces
JP2024041718A (ja) チップが高密度に相互接続しているパッケージ構造及びその製造方法
CN111554676B (zh) 一种局部带宽增强的转接板封装结构及制作方法
CN115527975A (zh) 一种芯片封装结构及芯片封装方法
CN114743945A (zh) 带有Si与有机中介层的先进封装结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant