CN111553122A - 集成电路仿真同步处理的方法、模块、存储介质及系统 - Google Patents

集成电路仿真同步处理的方法、模块、存储介质及系统 Download PDF

Info

Publication number
CN111553122A
CN111553122A CN202010415363.7A CN202010415363A CN111553122A CN 111553122 A CN111553122 A CN 111553122A CN 202010415363 A CN202010415363 A CN 202010415363A CN 111553122 A CN111553122 A CN 111553122A
Authority
CN
China
Prior art keywords
communicator
simulation
integrated circuit
clock
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010415363.7A
Other languages
English (en)
Inventor
李五文
吴语棋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Tanke Technology Co ltd
Original Assignee
Shenzhen Tanke Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Tanke Technology Co ltd filed Critical Shenzhen Tanke Technology Co ltd
Priority to CN202010415363.7A priority Critical patent/CN111553122A/zh
Publication of CN111553122A publication Critical patent/CN111553122A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/331—Design verification, e.g. functional simulation or model checking using simulation with hardware acceleration, e.g. by using field programmable gate array [FPGA] or emulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

本发明公开了集成电路仿真同步处理的方法、模块、存储介质及系统，通讯器采用分组并行通讯方式，将待仿真芯片的时钟树与通讯器之间形成映射关系，使一个通讯器负责一个时钟信号；时钟树包括实施控制作用的时钟信号；将受同一时钟信号控制的逻辑模块归属于同一通讯器之下；然后进行仿真；在同一通讯器之下的所有仿真进程完成后再继续下一循环。通过将待仿真芯片的时钟树与通讯器之间形成映射关系，使一个通讯器负责一个时钟信号，然后将受同一所述时钟信号控制的逻辑模块归属于同一通讯器之下，该通讯器通过并行处理，同步开始仿真进程；在同一通讯器之下的所有逻辑模块的仿真进程完成后再继续下一循环，有效的实现不同逻辑模块之间的同步控制。

Description

集成电路仿真同步处理的方法、模块、存储介质及系统
技术领域
本发明属于集成电路仿真领域，具体涉及集成电路仿真同步处理的方法。
背景技术
数字集成电路由时钟控制下的逻辑门电路组成，具有天然的并行性。随着高速局域网及超级计算机专用互联互通网络硬件技术的发展，集群中计算节点的互联互通性能在近些年获得显著的提高。因此使用大规模计算集群做数字集成电路的逻辑仿真是一个合理的技术演进。通过不同计算节点同时并行的对集成电路逻辑模块进行仿真提高速度。
MPI，Message Passing Interface，信息传递多点接口，是一项成熟的并行编程技术函数库，是大规模并行处理事实上的行业标准。MPI是一个跨语言的通讯协议，用于编写并行计算机。支持点对点和广播。MPI是一个信息传递应用程序接口，包括协议和和语义说明，他们指明其如何在各种实现中发挥其特性。MPI的目标是高性能，大规模性，和可移植性。MPI在今天仍为高性能计算的主要模型。
数字集成电路模块之间使用时钟信号进行同步，而目前市场上的集成电路的软件逻辑仿真程序通常使用一个大循环语句来模拟时钟信号。为了模拟集成电路芯片内的整个时钟树上的各个分时钟，程序里必然会是大循环套小循环的方式。此种方式编程复杂，容易出错，并且仅仅适用于单台服务器上的逻辑仿真程序。
时钟树，是个由许多缓冲单元(buffer cell)平衡搭建的网状结构，它有一个源点，一般是时钟输入端(clock input port)，也有可能是design内部某一个单元输出脚(cell output pin)，然后就是由一级一级的缓冲单元搭建而成，具体的多少级，根据设置以及所使用的单元而定。
发明内容
本发明提供了集成电路仿真同步处理的方法，解决了集成电路仿真时同步控制的问题。
本发明所采用的技术方案为：
集成电路仿真同步处理的方法，通讯器采用分组并行通讯方式，将待仿真芯片的时钟树与通讯器之间形成映射关系，使一个通讯器负责一个时钟信号；所述时钟树包括实施控制作用的时钟信号；
将受同一所述时钟信号控制的逻辑模块归属于同一通讯器之下；
然后进行仿真；
在同一通讯器之下的所有逻辑模块的仿真进程完成后再继续下一循环。
数字集成电路逻辑仿真的主要技术瓶颈就是仿真速度，仿真速度制约了软件仿真的应用范围；通过利用大规模并行处理来提高仿真速度，再通过将待仿真芯片的时钟树与通讯器之间形成映射关系，使一个通讯器负责一个时钟信号，然后将受同一所述时钟信号控制的逻辑模块归属于同一通讯器之下，该通讯器通过并行处理，实现同一所述时钟信号控制的逻辑模块可以同时接收时钟信号，然后同步开始仿真进程；然后在同一通讯器之下的所有逻辑模块的仿真进程完成后再继续下一循环，即下一调用或下一进程，有效的实现不同逻辑模块之间的同步控制。
进一步的，所述在同一通讯器之下的所有仿真进程完成后再继续下一循环的方法是，当时钟信号通过通讯器同时将时钟信号传输给归属在该通讯器的逻辑模块后，仿真开始，同时接收到时钟信号的逻辑模块开始仿真进程并开始启动阻止调用直到归属在该通讯器的逻辑模块所有仿真进程完成后，再模拟时钟脉冲信号实现下一事件驱动。通过在采用阻止调用在所有进程完成后，利用模拟的时钟脉冲信号实现下一事件驱动，等同于与产生了一次同步事件，实现不同逻辑模块之间的同步控制。
进一步的，所述通讯器采用MPI进行通讯。MPI，Message Passing Interface，信息传递多点接口，是一项成熟的并行编程技术函数库，是大规模并行处理事实上的行业标准；MPI是一个跨语言的通讯协议，用于编写并行计算机；支持点对点和广播；MPI是一个信息传递应用程序接口，包括协议和和语义说明，他们指明其如何在各种实现中发挥其特性；MPI的可提供高性能，大规模性，和可移植性以及高性能计算的主要模型。
进一步的，所述将待仿真芯片的时钟树与通讯器之间形成映射关系的方法是；
遍历所有时钟信号并为每一个时钟信号编号；
遍历每个逻辑模块并将所述时钟信号编号设置为所述逻辑模块的属性；
然后加载仿真程序；
根据所述时钟信号编号对待仿真的逻辑模块划分通讯器。
通过将时钟信号编号设置为逻辑模块的属性，再根据时钟信号编号对待仿真的逻辑模块划分通讯器，实现对逻辑模块划分归属的通讯器，由此实现待仿真芯片的时钟树与通讯器之间形成映射关系。
进一步的，所述根据时钟编号对待仿真逻辑模块划分通讯器是通过调用MPICommsplit 函数并将待仿真逻辑模块的时钟编号作为所述MPI Commsplit 函数的color参数传入。MPI_Comm_split函数用于划分通信子域；参数color代表相同的color的节点会被划分成同一个子域，该子域对应一个通讯器；由此实现根据时钟编号对待仿真逻辑模块划分通讯器。
进一步的，所述所有仿真进程完成后再继续下一循环的实现方法是，当同一通讯器之下的所有仿真的各进程启动之后调用MPI Barrier函数或者 MPI IBarrier函数；使得该通讯器之下的所有仿真进程完成后再继续下一循环。MPI Barrier是MPI中的一个函数接口，函数定义形式为int MPI Barrier；表示阻止调用直到当前通讯器对应的逻辑模块中所有进程完成调用；阻止调用直到当前子域中所有进程已经完成调用，就是说，任意一次进程的调用只能在所有当前子域中的成员已经开始调用之后进行。
进一步的，所述受同一所述时钟信号控制的模块具有n个，n为大于2的整数且n小于等于所述通讯器的通讯点数。
一种集成电路仿真模块，包括处理器，所述处理器被配置为可执行上述的方法。
一种可读取存储介质，所述可读取存储介质存储有程序，所述程序被处理器执行时实现上述的方法。
一种集成电路仿真系统，包括多个上述的集成电路仿真模块。
本发明具有如下的优点和有益效果：
1、数字集成电路逻辑仿真的主要技术瓶颈就是仿真速度，仿真速度制约了软件仿真的应用范围；本发明通过利用大规模并行处理来提高仿真速度，再通过将待仿真芯片的时钟树与通讯器之间形成映射关系，使一个通讯器负责一个时钟信号，然后将受同一所述时钟信号控制的逻辑模块归属于同一通讯器之下，该通讯器通过并行处理，实现同一所述时钟信号控制的逻辑模块可以同时接收时钟信号，然后同步开始仿真进程；然后在同一通讯器之下的所有逻辑模块的仿真进程完成后再继续下一循环，即下一调用或下一进程，有效的实现不同逻辑模块之间的同步控制；
2、本发明通过将时钟信号编号设置为逻辑模块的属性，再根据时钟信号编号对待仿真的逻辑模块划分通讯器，实现对逻辑模块划分归属的通讯器，由此实现待仿真芯片的时钟树与通讯器之间形成映射关系；通过在采用阻止调用在所有进程完成后，利用模拟的时钟脉冲信号实现下一事件驱动，等同于与产生了一次同步事件，实现不同逻辑模块之间的同步控制；
3、本发明采用MPI提供通讯器用于分组通讯；分布在不同计算节点的进程通过调用MPICommsplit函数将本身注册到不同的通讯器组中，再应用MPI Barrier函数实现数字逻辑仿真中的事件驱动；这在代码级别保证的多进程的同步，在逻辑上等价于数字集成电路的时钟同步控制的同时，实现了事件驱动机制；当所有进程都进入MPI Barrier调用时，相当于产生了一个同步事件；通过利用MPI提供的同步函数很好的解决了大规模并行集成电路仿真中的核心技术问题；数字集成电路逻辑仿真的主要技术瓶颈就是仿真速度，仿真速度制约了软件仿真的应用范围。利用大规模并行处理来提高仿真速度的主要技术难点之一是如何有效的实现不同逻辑模块之间的同步控制。本发明利用成熟的软件技术解决了这一技术难点。
附图说明
此处所说明的附图用来提供对本发明实施例的进一步理解，构成本申请的一部分，并不构成对本发明实施例的限定。在附图中：
图1是本发明时钟树与通讯器之间映射算法流程示意图。
图2是本发明中利用Barrier函数实现仿真过程的流程示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明作进一步的详细说明，本发明的示意性实施方式及其说明仅用于解释本发明，并不作为对本发明的限定。
应当理解，术语第一、第二等仅用于区分描述，而不能理解为指示或暗示相对重要性。尽管本文可以使用术语第一、第二等等来描述各种单元，这些单元不应当受到这些术语的限制。这些术语仅用于区分一个单元和另一个单元。例如可以将第一单元称作第二单元,并且类似地可以将第二单元称作第一单元，同时不脱离本发明的示例实施例的范围。
应当理解，本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，单独存在B，同时存在A和B三种情况，本文中术语“/和”是描述另一种关联对象关系，表示可以存在两种关系，例如，A/和B，可以表示：单独存在A，单独存在A和B两种情况，另外，本文中字符“/”，一般表示前后关联对象是一种“或”关系。
应当理解，在本发明的描述中，术语“上”、“竖直”、“内”、“外”等指示的方位或位置关系，是该发明产品使用时惯常摆放的方位或位置关系，或者是本领域技术人员惯常理解的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
应当理解，当将单元称作与另一个单元“连接”、“相连”或“耦合”时，它可以与另一个单元直相连接或耦合，或中间单元可以存在。相対地，当将单元称作与另一个单元“直接相连”或“直接耦合”时，不存在中间单元。应当以类似方式来解释用于描述单元之间的关系的其他单词（例如，“在……之间”对“直接在……之间”,“相邻”对“直接相邻”等等）。
在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
本文使用的术语仅用于描述特定实施例，并且不意在限制本发明的示例实施例。如本文所使用的，单数形式“一”、“一个”以及“该”意在包括复数形式，除非上下文明确指示相反意思。还应当理解术语“包括”、“包括了”、“包含”、和/或“包含了”当在本文中使用时,指定所声明的特征、整数、步骤、操作、单元和/或组件的存在性,并且不排除一个或多个其他特征、数量、步骤、操作、单元、组件和/或他们的组合存在性或增加。
实施例1：
如图1、图2所示，本实施例提供了集成电路仿真同步处理的方法，通讯器采用分组并行通讯方式，将待仿真芯片的时钟树与通讯器之间形成映射关系，使一个通讯器负责一个时钟信号；所述时钟树包括实施控制作用的时钟信号；
将受同一所述时钟信号控制的逻辑模块归属于同一通讯器之下；
然后进行仿真；
在同一通讯器之下的所有逻辑模块的仿真进程完成后再继续下一循环。
具体实施时，所述在同一通讯器之下的所有仿真进程完成后再继续下一循环的方法是，当时钟信号通过通讯器同时将时钟信号传输给归属在该通讯器的逻辑模块后，仿真开始，同时接收到时钟信号的逻辑模块开始仿真进程并开始启动阻止调用直到归属在该通讯器的逻辑模块所有仿真进程完成后，再模拟时钟脉冲信号实现下一事件驱动。通过在采用阻止调用在所有进程完成后，利用模拟的时钟脉冲信号实现下一事件驱动，等同于与产生了一次同步事件，实现不同逻辑模块之间的同步控制。
具体实施时，所述通讯器采用MPI进行通讯。MPI，Message Passing Interface，信息传递多点接口，是一项成熟的并行编程技术函数库，是大规模并行处理事实上的行业标准；MPI是一个跨语言的通讯协议，用于编写并行计算机；支持点对点和广播；MPI是一个信息传递应用程序接口，包括协议和和语义说明，他们指明其如何在各种实现中发挥其特性；MPI的可提供高性能，大规模性，和可移植性以及高性能计算的主要模型。
具体实施时，所述将待仿真芯片的时钟树与通讯器之间形成映射关系的方法是；
遍历所有时钟信号并为每一个时钟信号编号；
遍历每个逻辑模块并将所述时钟信号编号设置为所述逻辑模块的属性；
然后加载仿真程序；
根据所述时钟信号编号对待仿真的逻辑模块划分通讯器。
将时钟信号编号设置为逻辑模块的属性，再根据时钟信号编号对待仿真的逻辑模块划分通讯器，实现对逻辑模块划分归属的通讯器，由此实现待仿真芯片的时钟树与通讯器之间形成映射关系。
具体实施时，所述根据时钟编号对待仿真逻辑模块划分通讯器是通过调用MPICommsplit 函数并将待仿真逻辑模块的时钟编号作为所述MPI Commsplit 函数的color参数传入。MPI Comm split函数用于划分通信子域；参数color代表相同的color的节点会被划分成同一个子域；由此实现根据时钟编号对待仿真逻辑模块划分通讯器。
具体实施时，所述所有仿真进程完成后再继续下一循环的实现方法是，当同一通讯器之下的所有仿真的各进程启动之后调用MPI Barrier函数或者 MPI IBarrier函数；使得该通讯器之下的所有仿真进程完成后再继续下一循环。MPI Barrier是MPI中的一个函数接口，函数定义形式为int MPI Barrier；表示阻止调用直到当前通讯器对应的逻辑模块中所有进程完成调用；阻止调用直到当前通讯器中所有进程已经完成调用，就是说，任意一次进程的调用只能在所有当前通讯器中的成员已经开始调用之后进行。
具体实施时，所述受同一所述时钟信号控制的模块具有n个，n为大于2的整数且n小于等于所述通讯器的通讯点数。
实施例2
一种集成电路仿真模块，包括处理器，所述处理器被配置为可执行实施例1的方法。该模块采用MPI提供通讯器用于分组通讯。分布在不同计算节点的进程通过调用MPICommsplit函数将本身注册到不同的通讯器组中。在数字集成电路中有众多实施控制作用的时钟信号，一般情况下都是从一个主时钟信号不断分裂出来的。所有时钟信号形成一个树状结构被称做时钟树。本发明将在待仿真芯片的时钟树与MPI分组通讯器之间形成映射关系，一个通讯器模仿一个时钟信号。受同一时钟信号控制的模块归属于同一通讯器之下。映射算法如图1所示，算法完成之后模块仿真进程各自归属于一个MPI进行通讯器内。
具体实施时，应用MPI Barrier函数实现数字逻辑仿真中的事件驱动，MPIBarrier函数实现了在一个通讯器之内的仿真进程之间的同步。各进程启动之后调用MPIBarrier 或者 MPI IBarrier函数。只有当所有的进程都完成这一步时，Barrier函数才会结束以让程序继续执行。Barrier函数的功能在逻辑上等价于集成电路时钟脉冲。图2描述了利用Barrier函数实现的仿真过程。
如图2所示，仿真过程当且仅当三个仿真进程都进入MPI Barrier调用过程之后才会继续下一个循环。这在代码级别保证的多进程的同步，在逻辑上等价于数字集成电路的时钟同步控制的同时，实现了事件驱动机制。当所有进程都进入MPI Barrier调用时，相当于产生了一个同步事件。
实施例3
一种可读取存储介质，所述可读取存储介质存储有程序，所述程序被处理器执行时实现实施例1的方法。
实施例4
一种集成电路仿真系统，包括多个实施例2的集成电路仿真模块。
本发明利用MPI中的通讯器分组来映射数字集成电路芯片中的时钟树；
本发明利用MPI Barrier函数实现并行仿真进程之间的同步，并且模仿时钟脉冲信号实现事件驱动的仿真功能。
数字集成电路逻辑仿真的主要技术瓶颈就是仿真速度，仿真速度制约了软件仿真的应用范围；通过利用大规模并行处理来提高仿真速度，再通过将待仿真芯片的时钟树与通讯器之间形成映射关系，使一个通讯器负责一个时钟信号，然后将受同一所述时钟信号控制的逻辑模块归属于同一通讯器之下，该通讯器通过并行处理，实现同一所述时钟信号控制的逻辑模块可以同时接收时钟信号，然后同步开始仿真进程；然后在同一通讯器之下的所有逻辑模块的仿真进程完成后再继续下一循环，即下一调用或下一进程，有效的实现不同逻辑模块之间的同步控制。
本发明采用MPI提供通讯器用于分组通讯；分布在不同计算节点的进程通过调用MPI Commsplit函数将本身注册到不同的通讯器组中，再应用MPI Barrier函数实现数字逻辑仿真中的事件驱动；这在代码级别保证的多进程的同步，在逻辑上等价于数字集成电路的时钟同步控制的同时，实现了事件驱动机制；当所有进程都进入MPI Barrier调用时，相当于产生了一个同步事件；通过利用MPI提供的同步函数很好的解决了大规模并行集成电路仿真中的核心技术问题；数字集成电路逻辑仿真的主要技术瓶颈就是仿真速度，仿真速度制约了软件仿真的应用范围。利用大规模并行处理来提高仿真速度的主要技术难点之一是如何有效的实现不同逻辑模块之间的同步控制。本发明利用成熟的软件技术解决了这一技术难点。
解决了目前集成电路仿真时，为了模拟集成电路芯片内的整个时钟树上的各个分时钟，程序里采用大循环套小循环的方式，具有编程复杂，容易出错，并且仅仅适用于单台服务器上的逻辑仿真程序的问题。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.集成电路仿真同步处理的方法，其特征在于：
通讯器采用分组并行通讯方式，将待仿真芯片的时钟树与通讯器之间形成映射关系，使一个通讯器负责一个时钟信号；所述时钟树包括实施控制作用的时钟信号；
将受同一所述时钟信号控制的逻辑模块归属于同一通讯器之下；
然后进行仿真；
在同一通讯器之下的所有仿真进程完成后再继续下一循环。
2.根据权利要求1所述的集成电路仿真同步处理的方法，其特征在于：所述在同一通讯器之下的所有仿真进程完成后再继续下一循环的方法是，通讯器同时将时钟信号传输给归属在该通讯器的逻辑模块，同时接收到时钟信号的逻辑模块开始仿真进程时并开始启动阻止调用，直到归属在该通讯器的逻辑模块所有仿真进程完成后，再模拟一个时钟脉冲信号来实现下一事件驱动。
3.根据权利要求1所述的集成电路仿真同步处理的方法，其特征在于：所述通讯器采用MPI进行通讯。
4.根据权利要求3所述的集成电路仿真同步处理的方法，其特征在于：所述将待仿真芯片的时钟树与通讯器之间形成映射关系的方法是；
遍历所有时钟信号并为每一个时钟信号编号；
遍历每个逻辑模块并将所述时钟信号编号设置为所述逻辑模块的属性；
然后加载仿真程序；
根据所述时钟信号编号对待仿真的逻辑模块划分通讯器。
5.根据权利要求4所述的集成电路仿真同步处理的方法，其特征在于：所述根据时钟编号对待仿真逻辑模块划分通讯器是通过调用MPI Commsplit 函数并将待仿真逻辑模块的时钟编号作为所述MPI Commsplit 函数的color参数传入。
6.根据权利要求3所述的集成电路仿真同步处理的方法，其特征在于：所述所有仿真进程完成后再继续下一循环的实现方法是，当同一通讯器之下的所有仿真的各进程启动之后调用MPI Barrier函数或者 MPI IBarrier函数；使得该通讯器之下的所有仿真进程完成后再继续下一循环。
7.根据权利要求1所述的集成电路仿真同步处理的方法，其特征在于：所述受同一所述时钟信号控制的模块具有n个，n为大于2的整数且n小于等于所述通讯器的通讯点数。
8.一种集成电路仿真模块，包括处理器，其特征在于：所述处理器被配置为可执行权利要求1～7中任意一项所述的方法。
9.一种可读取存储介质，其特征在于：所述可读取存储介质存储有程序，所述程序被处理器执行时实现如权利要求1～7中任意一项所述的方法。
10.一种集成电路仿真系统，其特征在于，包括多个如权利要求8所述的集成电路仿真模块。
CN202010415363.7A 2020-05-15 2020-05-15 集成电路仿真同步处理的方法、模块、存储介质及系统 Pending CN111553122A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010415363.7A CN111553122A (zh) 2020-05-15 2020-05-15 集成电路仿真同步处理的方法、模块、存储介质及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010415363.7A CN111553122A (zh) 2020-05-15 2020-05-15 集成电路仿真同步处理的方法、模块、存储介质及系统

Publications (1)

Publication Number Publication Date
CN111553122A true CN111553122A (zh) 2020-08-18

Family

ID=72000723

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010415363.7A Pending CN111553122A (zh) 2020-05-15 2020-05-15 集成电路仿真同步处理的方法、模块、存储介质及系统

Country Status (1)

Country Link
CN (1) CN111553122A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113536717A (zh) * 2021-07-14 2021-10-22 北京华大九天科技股份有限公司 一种基于增量编译的电路仿真方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6466898B1 (en) * 1999-01-12 2002-10-15 Terence Chan Multithreaded, mixed hardware description languages logic simulation on engineering workstations
JP2003242193A (ja) * 2002-02-14 2003-08-29 Nec Corp 協調シミュレーションの再現実行を行う論理検証装置
CN1494688A (zh) * 2001-02-24 2004-05-05 �Ҵ���˾ 新颖的大规模并行超级计算机
CN103913702A (zh) * 2012-12-28 2014-07-09 辉达公司 对基于扫描的测试减小扫描移位时局部级峰值功率的系统
CN104376138A (zh) * 2013-08-15 2015-02-25 龙芯中科技术有限公司 集成电路芯片的时序确定方法和装置
CN105892359A (zh) * 2016-04-28 2016-08-24 中国科学院电子学研究所 一种多dsp并行处理系统及其处理方法
CN110383272A (zh) * 2016-09-20 2019-10-25 美商新思科技有限公司 时钟树分析和优化的形式化方法
CN110738017A (zh) * 2019-09-24 2020-01-31 深圳探科技术有限公司 分布式集成电路仿真方法、装置、计算设备及存储介质

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6466898B1 (en) * 1999-01-12 2002-10-15 Terence Chan Multithreaded, mixed hardware description languages logic simulation on engineering workstations
CN1494688A (zh) * 2001-02-24 2004-05-05 �Ҵ���˾ 新颖的大规模并行超级计算机
JP2003242193A (ja) * 2002-02-14 2003-08-29 Nec Corp 協調シミュレーションの再現実行を行う論理検証装置
CN103913702A (zh) * 2012-12-28 2014-07-09 辉达公司 对基于扫描的测试减小扫描移位时局部级峰值功率的系统
CN104376138A (zh) * 2013-08-15 2015-02-25 龙芯中科技术有限公司 集成电路芯片的时序确定方法和装置
CN105892359A (zh) * 2016-04-28 2016-08-24 中国科学院电子学研究所 一种多dsp并行处理系统及其处理方法
CN110383272A (zh) * 2016-09-20 2019-10-25 美商新思科技有限公司 时钟树分析和优化的形式化方法
CN110738017A (zh) * 2019-09-24 2020-01-31 深圳探科技术有限公司 分布式集成电路仿真方法、装置、计算设备及存储介质

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113536717A (zh) * 2021-07-14 2021-10-22 北京华大九天科技股份有限公司 一种基于增量编译的电路仿真方法
CN113536717B (zh) * 2021-07-14 2022-05-24 北京华大九天科技股份有限公司 一种基于增量编译的电路仿真方法

Similar Documents

Publication Publication Date Title
CN104702474B (zh) 一种基于FPGA的EtherCAT主站装置
CN106951926A (zh) 一种混合架构的深度学习系统方法及装置
CN105335548B (zh) 一种用于ice的mcu仿真方法
CN104636301B (zh) 一种基于pci‑e接口的大规模plc高速背板总线系统
CN103279125B (zh) Cpci总线弹载部件应答模拟与测试设备及其实现方法
CN106598889A (zh) 一种基于fpga夹层板的sata主控器
CN106575283A (zh) 使用元胞自动机的群集服务器配置
CN109542450A (zh) 智能变电站过程层智能组件实现方法及装置
CN108833241B (zh) 一种实现Powerlink工业实时以太网通讯的主/从站卡的设计方法
CN111553122A (zh) 集成电路仿真同步处理的方法、模块、存储介质及系统
CN114817114B (zh) 一种mipi接口、及其控制方法、装置及介质
CN116028292A (zh) 用于远程直接内存访问仿真验证的仿真验证系统及方法
CN110134561A (zh) 一种软硬件协同验证中调试信息的输出方法及装置
CN114089649A (zh) 一种自动化测试工装系统及方法
CN114528070A (zh) 一种基于容器化和虚拟化的卷积神经网络分层训练方法及系统
CN106896956B (zh) 一种“道”系统下多点触控的实现方法
CN112947125A (zh) 一种基于高速串行总线的嵌入式无人机集群仿真系统
CN207010704U (zh) 一种转换装置以及控制系统
CN105893036B (zh) 一种嵌入式系统的兼容式加速器扩展方法
CN104615815B (zh) 一种并行模型的消息传输方法及系统
CN111176926A (zh) 一种基于双口sram的ip核仿真系统及仿真方法
CN112559264A (zh) 基于uvm的验证平台实现fpga通用串口的仿真测试方法
CN113609052A (zh) 基于fpga和微处理器的芯片模拟系统及实现方法
JP7355983B2 (ja) マルチビット量子フィードバック制御のための量子測定・制御システム
CN115903569A (zh) 一种全数字综合模块化航电系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination