CN111541633A - 使用间隔间定时误差估计的改进的时钟恢复 - Google Patents

使用间隔间定时误差估计的改进的时钟恢复 Download PDF

Info

Publication number
CN111541633A
CN111541633A CN201910806748.3A CN201910806748A CN111541633A CN 111541633 A CN111541633 A CN 111541633A CN 201910806748 A CN201910806748 A CN 201910806748A CN 111541633 A CN111541633 A CN 111541633A
Authority
CN
China
Prior art keywords
bsi
samples
timing error
symbol
obtaining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910806748.3A
Other languages
English (en)
Other versions
CN111541633B (zh
Inventor
蔡昉
孙俊清
钱浩立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Credo Technology Group Ltd
Original Assignee
Credo Technology Group Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Credo Technology Group Ltd filed Critical Credo Technology Group Ltd
Publication of CN111541633A publication Critical patent/CN111541633A/zh
Application granted granted Critical
Publication of CN111541633B publication Critical patent/CN111541633B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1604—Error detection or correction of the data by redundancy in hardware where the fault affects the clock signals of a processing unit and the redundancy is at or within the level of clock signal generation hardware
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/06—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17306—Intercommunication techniques
    • G06F15/17325—Synchronisation; Hardware support therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • H04L25/03885—Line equalisers; line build-out devices adaptive
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Power Engineering (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Dc Digital Transmission (AREA)

Abstract

所公开的时钟恢复模块提供了结合有限的复杂性和功率要求的改进的性能。在一个说明性实施例中，时钟恢复方法包括：对接收信号进行过采样以用于获取中码元间隔(MSI)样本以及码元间间隔(BSI)样本；处理至少MSI样本以用于获取码元判决；对码元判决进行滤波以用于获取BSI目标；基于BSI样本和BSI目标之间的差确定定时误差；并且针对所述过采样从定时误差中导出时钟信号。

Description

使用间隔间定时误差估计的改进的时钟恢复
背景技术
数字通信在发送设备与接收设备之间通过中间通信介质或“信道”(例如，光纤电缆或绝缘铜线)发生。每个发送设备通常以固定的码元速率发送码元，同时每个接收设备检测(可能损坏的)码元序列并且试图重构所发送的数据。“码元”是信道的持续达固定时间段的状态或有效条件，该固定时间段被称为“码元间隔”。码元可以是例如电压或电流水平、光学功率水平、相位值或者特定频率或波长。从一个信道状态到另一个信道状态的变化被称为码元转变。每个码元可以表示(即，编码)数据的一个或多个二进制位。可替代地，数据可以由码元转变或由两个或更多个码元的序列来表示。
许多数字通信链路对于每个码元只使用一个比特；二进制“0”由一个码元(例如，第一范围内的电压或电流信号)来表示，并且二进制“1”由另一码元(例如，第二范围内的电压或电流信号)来表示，但是高阶信号星座图(constellation)是已知的并且被频繁使用。在4电平脉冲幅度调制(PAM4)中，每个码元间隔可以承载通常被表示为-3、-1、+1和+3的四个码元中的任何一个。每一个PAM4码元可由此表示两个二进制位。
信道非理想性产生通常使得每个码元扰乱其相邻的码元的分散，该影响被称为码间干扰(“ISI”)。ISI可能使接收设备难以确定在每个间隔中发送了哪些码元，特别是当此类ISI与加性噪声相组合时。
为了对抗噪声和ISI，接收设备可以采用各种均衡技术。线性均衡器一般必须在降低ISI与避免噪声放大之间进行平衡。由于能够对抗ISI而且非固有地需要噪声放大，所以经常优选判决反馈均衡器(DFE)。顾名思义，DFE采用反馈路径来去除来源于先前判决的码元的ISI影响。
DFE的标准的教科书实现采用了大量的级联电路元件来生成反馈信号并将其施加到接收的输入信号，所有的级联电路元件必须在小于一个码元间隔之内完成它们的操作。在100皮秒的码元间隔(对于10千兆波特码元速率)，利用目前可用的硅半导体处理技术，该实现方式是非常具有挑战性的。归因于硅基集成电路的性能限制，即使是每秒几个千兆波特的数据速率也会难以实现。
相应地，某些被提出的设计(诸如在美国专利8,301,036(高速自适应反馈均衡器，High-speed adaptive decision feedback equalizer)、美国专利9,071,479(高速并行判决反馈均衡器，High-speed parallel decision feedback equalizer)以及美国专利9,935,800(用于判决反馈均衡器的复杂性降低的预计算，Reduced ComplexityPrecomputation for Decision Feedback Equalizer))采用了利用预补偿模块的使用的替代实现方式。这些引用文献中的每一个通过引用以其全部内容结合于此。然而，随着码元速率继续提高，ISI更加严重，甚至挑战这些所提出的均衡器的性能。一个特别的问题为时钟信号恢复。尽管高性能时钟恢复模块是已知的，但其较为复杂且会在本文所设想的采样速率下消耗过多的功率量。
发明内容
相应地，本文公开了提供结合仅有限的复杂性和功率要求的改进的性能的时钟恢复模块。在一个说明性实施例中，时钟恢复方法包括：对接收信号进行过采样以用于获取中码元间隔(MSI)样本以及码元间间隔(BSI)样本；处理至少MSI样本以用于获取码元判决；对码元判决进行滤波以用于获取BSI目标；基于BSI样本和BSI目标之间的差确定定时误差；并且针对所述过采样从定时误差中导出时钟信号。
在另一说明性实施例中，高速接收器包括：模数转换器、均衡器、目标滤波器、误差计算器以及时钟发生器。模数转换器对接收信号进行过采样以用于获取中码元间隔(MSI)样本以及码元间间隔(BSI)样本。均衡器处理至少MSI样本以用于获取码元判决。目标滤波器对码元判决进行操作以用于提供BSI目标。误差计算器基于BSI样本和BSI目标之间的差确定定时误差。时钟发生器基于所述定时误差来调整用于所述模数转换器的时钟信号。
前述实施例中的每个实施例可以与以下可选特征以任意合适的组合形式单独或组合地实现：1.将定时误差的确定限制在具有最大幅度和相反符号(opposite sign)的码元之间的BSI样本。2.将定时误差的确定限制在具有低于给定的阈值的BSI目标的BSI样本。3.所述导出包括：对定时误差进行滤波以用于获取控制电压；以及将该控制电压施加至压控振荡器。4.所述对码元判决进行滤波包括：通过将BSI样本与在窗口内的码元判决相关联来获取滤波器系数，并且应用该滤波器系数以用于获取BSI目标。5.所述获取包括将所述相关联限制至具有有最大幅度和相反符号的相邻的码元判决的窗口。6.所述处理包括使用判决反馈均衡器，并且其中所述码元判决是从PAM4星座图中获取。7.误差计算器包括将定时误差的确定限制在具有最大幅度和相反符号的码元之间的BSI样本的适格器。8.该适格器进一步将定时误差的确定限制在具有低于给定的阈值的BSI目标的BSI样本。9.时钟发生器包括：从定时误差中导出控制电压的环路滤波器；以及以由控制电压控制的频率来生成时钟信号的压控振荡器。10.通过将BSI样本与窗口内的码元判决相关联来获取用于目标滤波器的系数的相关器。11.均衡器包括从PAM4星座图中获取所述码元判决的判决反馈均衡器。
应注意，本公开并不限于此处所述、下文描述和/或附图所示的特定实施例。相反，本公开也拓展至本领域普通技术人员能够在本文提交日期鉴于现有技术能够辨别的替换形式、等同物以及变体，包括所有那些包括在所附权利要求范围内的。
附图简述
图1示出了说明性计算机网络。
图2是说明性点对点通信链路的框图。
图3是说明性光纤接口模块的框图。
图4是具有时钟恢复模块的说明性判决反馈均衡器(DFE)实现的框图。
图5是说明性时钟恢复模块的框图。
图6是用于高速均衡的说明性方法的流程图。
具体实施方式
所公开的装置和方法在其进行操作的较大环境的情境中能够被最好地理解。相应地，图1示出了说明性通信网络100，包括无线移动设备102以及经由路由网络106耦合的计算机系统104A-C。路由网络106可以是或者包括例如互联网、广域网、局域网、电话网络或有线网络。在图1中，路由网络106包括装备项108的网络，诸如交换机、路由器、无线接入点等。装备项108中的至少一些彼此连接，并且经由在各种网络部件之间传送数据的点对点通信链路110连接至计算机系统104A-C。
图2是可以代表图1中的链路110的说明性点对点通信链路的图。所示实施例包括与第二节点204(“节点B”)通信的第一节点202(“节点A”)。节点A和B各自可以是例如移动设备102、设备项目108、计算机系统104A-C或适合于高速率数字数据通信的其他发送/接收设备中的任何一种。
耦合至节点A的是收发器220，并且耦合至节点B的是收发器222。通信信道208和214在收发器220与222之间延伸。信道208和214可包括例如传输介质，诸如光纤电缆、双绞线、同轴电缆、背板传输线和无线通信链路。(信道还可以是具有充当发射器和接收器的读写换能器的磁性或光学信息存储介质。)节点A与节点B之间的双向通信可以使用独立信道208和214来提供，或者在一些实施例中，使用在相反方向上传送信号而没有干扰的单个信道来提供。
收发器220的发射器206从节点A接收数据并且经由信道208上的信号向收发器222传送数据。信道信号可以是例如电压、电流、光功率水平、波长、频率或相位值。收发器222的接收器210经由信道208接收信号，使用该信号来重构所传送的数据，并且向节点B提供数据。类似地，收发器222的发射器212从节点B接收数据并且经由信道214上的信号向收发器220传送数据。收发器220的接收器216经由信道214接收信号，使用该信号来重构所传送的数据，并向节点A提供数据。尽管本公开适用于有线和无线通信系统，下文将光信令作为具体示例详细讨论以帮助理解。特定于铜线信令和无线电、微波或红外信令的示例也被设想，且对于那些得益于本公开的本领域普通技术人员而言是明显的。
图3以说明性光纤接口模块的功能框图说明了特定于光纤信令的收发器实施例。光纤302耦合至分路器304，该分路器产生到光纤的两条光学路径：一条用于接收，一条用于发射。传感器306被定位在接收路径上，用于将一个或多个接收光信号转换成相应的模拟(电)接收信号，该相应的模拟(电)接收信号由放大器308放大以准备由判决反馈均衡器(DFE)310处理。DFE 310将接收信号转换成码元判决序列。设备接口312缓冲码元判决序列，并且在至少一些实施例中，设备接口312包括前向纠错(FEC)解码和有效载荷提取逻辑，用于从码元判决序列中导出接收数据流。然后，设备接口312根据标准I/O总线协议使接收数据流经由内部数据总线可用于主机节点。
相反，用于传输的数据可以由主节点经由总线传达至设备接口312。在至少一些实施例中，设备接口312利用适当的报头和帧结束标记对数据进行包格式化，可选地，添加FEC编码层和/或校验和。驱动器314从接口312接收传送数据流并且将传送数据流转换成模拟电驱动信号以用于发射器316，从而使发射器生成经由分路器304耦合至光纤302的光信道信号。
如之前所提及的，DFE包括在接收链中以对抗由信道中的信号分散产生的码元间干扰(ISI)。图4示出了包括时钟恢复模块420的DFE的说明性实现。在图4中，低噪声放大器308将模拟接收信号供应至模数转换器400，该模数转换器400对接收信号进行采样以用于获取数字接收信号Xk，其中k是时间索引。A/D转换器400优选地以码元速率的至少两倍来对接收信号进行过采样以用于获取与最大眼图开口(eye opening)大约对齐的中码元间隔(MSI)样本并且获取与包括过零(zero-crossing)(在适用的情况下)码元的码元转变大约对齐的码元间间隔(BSI)样本。对于MSI样本，时间索引k将是整数值，对于BSI样本，时间索引k将是半整数值(例如，0.5、1.5、2.5)。(为了强调，半整数值有时被表达为k-0.5，其中k是整数。)如下文中更加详细地解释的，时钟恢复模块420将对BSI样本进行操作以用于优化BSI样本与过零的对齐，并且MSI采样将在BSI样本之间被自然地对齐。
DFE包括前导ISI滤波器，该前导ISI滤波器402对数字接收信号Xk进行操作以用于对系统的整体信道响应进行整形并将前导ISI对当前码元的影响最小化。在一些实现中，前导ISI滤波器402仅对MSI样本进行操作。在其他实现中，前导ISI滤波器402对MSI样本和BSI样本进行操作。作为整个信道响应的整形的一部分，前导ISI滤波器402也可以被设计为缩短经滤波的信号的信道响应同时最小化任何伴随的噪声增强。加法器403从前导ISI滤波器402的输出中提取出反馈信号以使后ISI对当前码元的影响最小化。
判决元件404将所组合的信号量化以用于产生输出数据码元的流(由Ak指示)。在所示的示例中，假定码元是PAM4(-3、-1、+1，+3)，这使用于比较器406A-406C的判决阈值分别为-2、0以及+2，但也可以预期双极信令(-1,+1)以及高阶PAM信令实施例。(出于一般性，省略用于表达码元和阈值的单元，但是为了解释的目的可以假定为数伏。实际上，将采用比例因子)。数字化器408可被包括以将比较器输出转换为二进制数表示，例如，00表示-3，01表示-1，10表示+1并且11表示+3。替代地，比较器输出可被用作温度计编码的表示，例如，000表示-3、100表示-1、110表示+1并且111表示+3。在此情况下，数字化器408可以被省略。
DFE利用具有存储近期输出码元判决(Ak-1…Ak-N，其中N是滤波器系数fi的数量)的一系列延迟元件412(例如，锁存器、触发器或寄存器)的反馈滤波器410生成反馈信号。乘法器组414利用相应的滤波器系数确定每个码元的积，并且一系列的加法器416将产出相组合以获得反馈信号。向乘法器414中的每一个提供了不同的滤波器系数“fi”，其中i＝1、2…N。乘法器414中的每一个生成相关联的近期码元判决和滤波器系数的积。另外，我们注意到尽管滤波器402和410的电路被示出为对数字信号进行操作，但它们可以替代地被实现为对模拟信号进行操作。时钟恢复模块420将被应用在执行采样的点处。
时钟恢复模块420通过将BSI样本与近期输出码元判决相组合来操作以将BSI样本时间与码元转变对齐。在图5的说明性实施例中，目标滤波器502将目标BSI样本值估计为：
Figure BDA0002183890630000061
其中，L和R限定包括当前码元判决ak的近期码元判决窗口的左范围(旧端)和右范围(新端)。在下方提供的示例中，对于六个码元间隔的窗口跨度，L＝4并且R＝1。
减法器504确定目标和BSI样本xk-05之间的差异d：
Figure BDA0002183890630000062
其可被用于计算定时误差e。例如：
Figure BDA0002183890630000071
将在下文中进一步讨论其他选项。
取决于适格器模块510的输出(我们将马上返回该内容)，复用器508将定时误差提供至环路滤波器512。环路滤波器将多个定时误差组合以用于形成用于压控振荡器514的控制电压。如果定时误差始终为正(其指示了采样时间晚于最优采样点)，则控制电压逐步提升，从而提高由VCO 514生成的时钟信号的频率并且缩短样本之间的时间。相反地，如果定时误差始终为负(其指示了提早采样)，则控制电压逐步变小，从而降低时钟信号的频率并且延长样本之间的时间。只要滤波器是根据标准实践设计以用于提供稳定性，采样时钟频率就将会被调整直至定时误差(平均)收敛至零为止。
特定的数据模式与其他数据模式相比往往提供准确得多的定时误差测量。更为具体地，从最大值至最小值(反之亦然)的码元转变被期望提供可能的最为尖锐的过零点(一旦来自其他码元的ISI是通过减去目标滤波器输出来解释)。
相应地，时钟恢复模块420的至少一些实施例采用量化器模块510，其限制哪些数据模式被用于计算用于环路滤波器512的定时误差。在PAM4系统中，适格器模块510可施加akak-1＝-9的要求。在双极系统中，要求可能是akak-1＝-1。如果该要求未被满足，则适格器510可以控制复用器508以用于将所计算的定时误差替换为零。
适格器模块510可以可选地施加额外的要求。例如，如果所计算的目标值tk-0.5太大(例如，大于0.8)，则这可能指示过大的码元间干扰。由此，适格器模块可施加第二要求：目标值低于所给定的阈值，并且如果目标值不低于所给定的阈值，那么适格器模块510可将所计算的定时误差替换为零。
我们此处注意到数据模式要求可导致目标滤波器和/或误差计算的某些简化。通常情况下可能f0.5＝f-0.5，并且如果适格器510将ak和ak-1限制为具有相等的幅度而有相反符号，则它们对于目标BSI值的ISI贡献将会抵消。由此，一些目标滤波器的实现可省略这些滤波器抽头。
为了提供示例，假设目标滤波器502具有下述抽头值：
{f-1.5，f-0.5，f0.5，f1.5，f2.5，f3.5}＝{-.02，.18，.18，.019，-.006，.003，}.
如果在k＝0处适格器要求a0＝-a-1，则在过零处建模的剩余ISI成为
Figure BDA0002183890630000081
由此，具有系数{-.02，0，0，.019，-.006，.003}的滤波器可结合判决码元{ak}作为输入采用。预设阈值t与
Figure BDA0002183890630000082
相比较，由此使得如果
Figure BDA0002183890630000083
则定时信息将会被忽略。
如果适格器510基本上限制(ak-ak-1)的幅度，则另一潜在简化出现在误差ek-0.5的计算中。在该情况中，误差计算可仅使用ak或ak的符号(sign)而不是(ak-ak-1)，例如：
ek-0.5＝sign(ak)dk-0.5
替代地，因为适格器相对于ak限制ak-1的值，所以ak-1的值或符号可在计算中被采用。
时钟恢复模块420进一步包括相关器520以用于导出用于在目标滤波器502中使用的系数f。此处也可采用适格器模块530以限制相关器对于数据模式的操作，该操作提供了最为有用的定时信息。由此，适格器模块530可施加akak-1＝-9(在PAM4系统中)或akak-1＝-1(在双极系统中)的要求，这使得当要求未被满足时复用器522替换零。
适格器模块530可包括用于跟踪被用于估计目标滤波器系数的相关操作(correlation operation)的次数，并且当达到所期望的次数时，适格器模块530可使得目标滤波器502开始使用系数估计的最新组，并且可进一步重置相关器520以开始新的系数估计循环。
相关器520组包括用于目标滤波器系数fi-0.5(-R≤i≤L)中的每一个的相关器。每一个相关器520包括确定针对i的相关联的值的ak-ixk-0.5的积的乘法器521。当适格器模块530的要求被满足时，复用器522将积传送至加法器524，该加法器524将积与存储在锁存器528中的累积值相加。除非适格器模块530正在重置相关器，否则复用器526将所组合的和存储在锁存器528中。一旦执行了所期望的次数的相关操作，存储在锁存器中的值收敛至所预期的相关值
Figure BDA0002183890630000084
尽管具有由计数器的最大值给出的比例因子。由于比例因子是固定的，因此可以考虑在不实际将累积和除以比例因子的情况下计算平均值。
在一个所设想的变体中，乘法器521确定积ak-isign(xk-0.5)。该变体提供复杂性降低的实现，但在加性白噪声条件下，只要噪声的标准偏差大于间隔间ISI的预期的幅度，预期该变体产生所期望的相关值。
由此，随着信道或优化的接收器参数变化，针对任何证明最有用的数据模式跟踪所预期的BSI目标值，并且无需验证任意预先选择的码元序列在码元转变处无过大的ISI。由此，所提出的时钟恢复模块被预期优于固定模式滤波，固定模式滤波无法适配此类变体并且在任意情况下将可能提供用于定时误差确定的更少的机会。因此，改进了抖动性能，同时维持了时钟恢复模块的低复杂性实现。
图6是可被实现为提供高速数据接收器功能的任意DFE或专用集成电路的部分的说明性时钟恢复方法的流程图。时钟恢复方法通过将码元判决Ak的序列与BSI样本的序列组合来生成采样时钟信号“CLK”。采样时钟信号可被供应至模数转换器(或其他采样元件)以用于指定采样瞬间并且驱动采样元件下游的波特率组件。
图6中的方法开始于框602，其中采样元件将模拟接收信号过采样(并且优选地数字化)以用于提供MSI样本和BSI样本。在框604中，诸如DFE的均衡器从至少MSI样本中导出码元判决。在框606中，目标滤波器至少在BSI样本上操作以用于估计BSI目标值。在框608中，从每一个BSI样本中减去BSI目标值以用于确定差。在框610中，将差与码元判决组合以用于获取定时误差。在框612中，定时误差被滤波以用于控制采样时钟信号的频率和相位。在至少一些优选地实施例中，选择性地采用定时误差以用于生成采样时钟信号(例如，以用于排除与不期望的数据模式相关联的误差)。
对本领域技术人员来说，一旦完全了解以上公开内容，则众多替代形式、等效物和修改方案将变得显而易见。例如，用于接收信号的码元组可以是双极、PAM4或PAM8，并且其他星座图也是可能的。所描述的时钟恢复模块420对由A/D转换器400提供的BSI样本进行操作，但是所公开的原理也可被应用于位于前导ISI滤波器402或加法器403的输出处的BSI样本，尽管这可能会要求前导ISI滤波器402以及可能的反馈滤波器410以两倍的码元速率操作。
尽管所示出的示例采用了判决反馈均衡，但这并不是必需的。线性均衡器、最大似然序列估算器以及其他已知的均衡器可被采用以用于从所采样的接受信号中导出码元判决。旨在将权利要求书解释为涵盖包含在所附权利要求书的范围内的所有这些替代形式、等效物和修改方案。

Claims (14)

1.一种时钟恢复方法，所述方法包括：
对接收信号进行过采样以用于获取中码元间隔MSI样本以及码元间间隔BSI样本；
处理至少所述MSI样本以用于获取码元判决；
对所述码元判决进行滤波以用于获取BSI目标；
基于所述BSI样本和所述BSI目标之间的差来确定定时误差；以及
针对所述过采样从所述定时误差中导出时钟信号。
2.根据权利要求1所述的方法，其特征在于，所述确定定时误差包括将定时误差的所述确定限制在具有最大幅度和相反符号的码元之间的BSI样本。
3.根据权利要求2所述的方法，其特征在于，所述确定定时误差进一步包括将定时误差的所述确定限制在具有低于给定的阈值的BSI目标的BSI样本。
4.根据权利要求1所述的方法，其中，所述导出包括：
对所述定时误差进行滤波以用于获取控制电压；以及
将所述控制电压施加至压控振荡器。
5.根据权利要求1所述的方法，其特征在于，所述对所述码元判决进行滤波包括：
通过将BSI样本与窗口内的码元判决相关联以获取滤波系数；以及
采用所述滤波系数以用于获取所述BSI目标。
6.根据权利要求5所述的方法，其特征在于，所述获取包括将所述相关联限制至具有有最大幅度和相反符号的相邻的码元判决的窗口。
7.根据权利要求1所述的方法，其特征在于，所述处理包括使用判决反馈均衡器，并且其中所述码元判决是从PAM4星座图中获取。
8.一种高速接收器，所述高速接收器包括：
模数转换器，所述模数转换器对接收信号进行过采样以用于获取中码元间隔MSI样本以及码元间间隔BSI样本；
均衡器，所述均衡器处理至少所述MSI样本以用于获取码元判决；
目标滤波器，所述目标滤波器对所述码元判决进行操作以用于提供BSI目标；
误差计算器，所述误差计算器基于所述BSI样本与所述BSI目标之间的差来确定定时误差；以及
时钟发生器，所述时钟发生器基于所述定时误差来调整用于所述模数转换器的时钟信号。
9.根据权利要求8所述的高速接收器，其特征在于，所述误差计算器包括适格器，所述适格器将定时误差的所述确定限制在具有最大幅度和相反符号的码元之间的BSI样本。
10.根据权利要求9所述的高速接收器，其特征在于，所述适格器进一步将定时误差的所述确定限制在具有低于给定阈值的BSI目标的BSI样本。
11.根据权利要求8所述的高速接收器，其特征在于，所述时钟发生器包括：
环路滤波器，所述环路滤波器从所述定时误差中导出控制电压；以及
压控振荡器，所述压控振荡器以由所述控制电压控制的频率生成所述时钟信号。
12.根据权利要求8所述的高速接收器，进一步包括：
相关器，所述相关器通过将BSI样本与窗口内的码元判决相关联来获取用于所述目标滤波器的系数。
13.根据权利要求12所述的高速接收器，其特征在于，所述相关器将所述相关联限制至具有有最大幅度和相反符号的相邻的码元判决的窗口。
14.根据权利要求8所述的高速接收器，其特征在于，所述均衡器包括判决反馈均衡器，所述判决反馈均衡器从PAM4星座图中获取所述码元判决。
CN201910806748.3A 2019-02-06 2019-08-29 使用间隔间定时误差估计的改进的时钟恢复 Active CN111541633B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/269,491 US11231740B2 (en) 2019-02-06 2019-02-06 Clock recovery using between-interval timing error estimation
US16/269,491 2019-02-06

Publications (2)

Publication Number Publication Date
CN111541633A true CN111541633A (zh) 2020-08-14
CN111541633B CN111541633B (zh) 2022-09-27

Family

ID=71837398

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910806748.3A Active CN111541633B (zh) 2019-02-06 2019-08-29 使用间隔间定时误差估计的改进的时钟恢复

Country Status (2)

Country Link
US (1) US11231740B2 (zh)
CN (1) CN111541633B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023119998A (ja) * 2022-02-17 2023-08-29 キオクシア株式会社 半導体集積回路及び受信装置
US20240111618A1 (en) * 2022-09-29 2024-04-04 Advanced Micro Devices, Inc. Multi-level signal reception

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5689528A (en) * 1992-12-28 1997-11-18 Nec Corporation Decision feedback equalizer with adaptive filter array operating as feedforward filter of the equalizer
US5742642A (en) * 1996-10-29 1998-04-21 Telefonaktiebolaget Lm Ericsson Signal processing method and apparatus for reducing equalizer error
US6067319A (en) * 1996-09-04 2000-05-23 Integrated Device Technology, Inc. Method for equalization of a quadrature amplitude modulated signal
US20050018765A1 (en) * 2003-04-25 2005-01-27 Endres Thomas J. Decision feedback equalization with fractionally-spaced feedback data
US20050135470A1 (en) * 2003-12-19 2005-06-23 Afshin Momtaz Using clock and data recovery phase adjust to set loop delay of a decision feedback equalizer
US20070195874A1 (en) * 2006-02-17 2007-08-23 Aziz Pervez M Method and apparatus for generating one or more clock signals for a decision-feedback equalizer using DFE detected data
US20090110115A1 (en) * 2004-09-17 2009-04-30 Rambus, Inc. Method and apparatus for data recovery
US20100135378A1 (en) * 2007-01-09 2010-06-03 Rambus Inc. Receiver with Clock Recovery Circuit and Adaptive Sample and Equalizer Timing
KR20110005575A (ko) * 2009-07-10 2011-01-18 한국전자통신연구원 코히어런트 광 수신기의 디지털 등화 장치 및 방법
US20110116806A1 (en) * 2009-11-15 2011-05-19 Credo Semiconductor (Hong Kong) Limited High-Speed Adaptive Decision Feedback Equalizer
US20120290885A1 (en) * 2011-05-12 2012-11-15 Lsi Corporation Oversampled clock and data recovery with extended rate acquisition
US20140056346A1 (en) * 2012-08-24 2014-02-27 Credo Semiconductor (Hong Kong) Limited High-speed parallel decision feedback equalizer
US9036757B1 (en) * 2014-09-23 2015-05-19 Oracle International Corporation Post-cursor locking point adjustment for clock data recovery
US9313017B1 (en) * 2015-06-11 2016-04-12 Xilinx, Inc. Baud-rate CDR circuit and method for low power applications
US9667407B1 (en) * 2016-05-13 2017-05-30 Credo Technology Group Limited Integrated multi-channel receiver having independent clock recovery modules with enhanced inductors
CN107210982A (zh) * 2015-03-03 2017-09-26 英特尔公司 具有减少的决策反馈均衡器采样器的低功率高速接收器
US9935800B1 (en) * 2016-10-04 2018-04-03 Credo Technology Group Limited Reduced complexity precomputation for decision feedback equalizer
WO2018217783A1 (en) * 2017-05-22 2018-11-29 Kandou Labs, S.A. Multi-modal data-driven clock recovery circuit

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7242696B2 (en) * 2001-03-27 2007-07-10 Agere Systems Inc. Digital TDMA link with no sync word
CN101189791A (zh) * 2005-05-24 2008-05-28 菲尼萨公司 噪声容限压控振荡器

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5689528A (en) * 1992-12-28 1997-11-18 Nec Corporation Decision feedback equalizer with adaptive filter array operating as feedforward filter of the equalizer
US6067319A (en) * 1996-09-04 2000-05-23 Integrated Device Technology, Inc. Method for equalization of a quadrature amplitude modulated signal
US5742642A (en) * 1996-10-29 1998-04-21 Telefonaktiebolaget Lm Ericsson Signal processing method and apparatus for reducing equalizer error
US20050018765A1 (en) * 2003-04-25 2005-01-27 Endres Thomas J. Decision feedback equalization with fractionally-spaced feedback data
US20050135470A1 (en) * 2003-12-19 2005-06-23 Afshin Momtaz Using clock and data recovery phase adjust to set loop delay of a decision feedback equalizer
US20090110115A1 (en) * 2004-09-17 2009-04-30 Rambus, Inc. Method and apparatus for data recovery
US20070195874A1 (en) * 2006-02-17 2007-08-23 Aziz Pervez M Method and apparatus for generating one or more clock signals for a decision-feedback equalizer using DFE detected data
US20100135378A1 (en) * 2007-01-09 2010-06-03 Rambus Inc. Receiver with Clock Recovery Circuit and Adaptive Sample and Equalizer Timing
KR20110005575A (ko) * 2009-07-10 2011-01-18 한국전자통신연구원 코히어런트 광 수신기의 디지털 등화 장치 및 방법
US20110116806A1 (en) * 2009-11-15 2011-05-19 Credo Semiconductor (Hong Kong) Limited High-Speed Adaptive Decision Feedback Equalizer
US20120290885A1 (en) * 2011-05-12 2012-11-15 Lsi Corporation Oversampled clock and data recovery with extended rate acquisition
US20140056346A1 (en) * 2012-08-24 2014-02-27 Credo Semiconductor (Hong Kong) Limited High-speed parallel decision feedback equalizer
US9036757B1 (en) * 2014-09-23 2015-05-19 Oracle International Corporation Post-cursor locking point adjustment for clock data recovery
CN107210982A (zh) * 2015-03-03 2017-09-26 英特尔公司 具有减少的决策反馈均衡器采样器的低功率高速接收器
US9313017B1 (en) * 2015-06-11 2016-04-12 Xilinx, Inc. Baud-rate CDR circuit and method for low power applications
US9667407B1 (en) * 2016-05-13 2017-05-30 Credo Technology Group Limited Integrated multi-channel receiver having independent clock recovery modules with enhanced inductors
US9935800B1 (en) * 2016-10-04 2018-04-03 Credo Technology Group Limited Reduced complexity precomputation for decision feedback equalizer
WO2018217783A1 (en) * 2017-05-22 2018-11-29 Kandou Labs, S.A. Multi-modal data-driven clock recovery circuit

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
ZHENG-HAO HONG，WEI-ZEN CHEN: ""A 3.12 pJ/bit, 19-27 Gbps Receiver with 2 Tap-DFE Embedded Clock and Data Recovery"", 《IEEE》 *
周明珠: ""高速串行通信接收机中时钟恢复电路与判决反馈均衡器的研究与设计"", 《万方》 *
顾奕: "平方律定时恢复接收机设计", 《北京信息科技大学学报(自然科学版)》 *

Also Published As

Publication number Publication date
CN111541633B (zh) 2022-09-27
US11231740B2 (en) 2022-01-25
US20200249714A1 (en) 2020-08-06

Similar Documents

Publication Publication Date Title
CN108781195B (zh) 用于提供高速均衡的方法和装置
US8027409B2 (en) Noise prediction-based signal detection and cross-talk mitigation
US9735988B2 (en) High data rate multilevel clock recovery system
CN110858824B (zh) 用于时钟恢复的基于预补偿器的量化
JP2005531989A (ja) 通信路を等化する方法および装置
CN112187683B (zh) 用于高速串行链路的并行混合信号均衡的设备及方法
US7447278B2 (en) Apparatus for transmitting and receiving data
CN113890800B (zh) 具有部分抽头展开的决策反馈均衡器
JPH11196137A (ja) デジタル通信レシーバー用改良型検知
US20070206670A1 (en) Method and apparatus for adaptively establishing a sampling phase for decision-feedback equalization
US11736266B2 (en) Phase interpolator circuitry for a bit-level mode retimer
CN111541633B (zh) 使用间隔间定时误差估计的改进的时钟恢复
CN113973033B (zh) 具有基于扰动影响的自适应的均衡器
CN111294297B (zh) 温度计编码的展开的dfe选择元件
US10476710B2 (en) Equalizer circuit, receiver circuit, and integrated circuit device
US9426004B1 (en) Method for reducing jitter in receivers
CN115643135B (zh) 功率高效的非线性均衡器和方法
JP2013165330A (ja) 通信システム，通信システムの受信機および送信機，および，通信方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant