CN111538693A - Pcie总线扩展系统及方法 - Google Patents

Pcie总线扩展系统及方法 Download PDF

Info

Publication number
CN111538693A
CN111538693A CN202010341640.4A CN202010341640A CN111538693A CN 111538693 A CN111538693 A CN 111538693A CN 202010341640 A CN202010341640 A CN 202010341640A CN 111538693 A CN111538693 A CN 111538693A
Authority
CN
China
Prior art keywords
pcie
chip
connection
chips
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010341640.4A
Other languages
English (en)
Inventor
胡文庆
蒿杰
赵良田
舒琳
马赛
宋亚芳
范秋香
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Institute Of Artificial Intelligence And Advanced Computing Institute Of Automation Chinese Academy Of Sciences
Institute of Automation of Chinese Academy of Science
Original Assignee
Guangzhou Institute Of Artificial Intelligence And Advanced Computing Institute Of Automation Chinese Academy Of Sciences
Institute of Automation of Chinese Academy of Science
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Institute Of Artificial Intelligence And Advanced Computing Institute Of Automation Chinese Academy Of Sciences, Institute of Automation of Chinese Academy of Science filed Critical Guangzhou Institute Of Artificial Intelligence And Advanced Computing Institute Of Automation Chinese Academy Of Sciences
Priority to CN202010341640.4A priority Critical patent/CN111538693A/zh
Publication of CN111538693A publication Critical patent/CN111538693A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Bus Control (AREA)

Abstract

本发明属于数据传输技术领域，旨在解决同一计算机中使用多块加速卡时PCIE接口不足的问题，本发明提供了一种PCIE总线扩展系统，包括CPU、PCIE扩展背板，PCIE扩展背板与CPU通信连接；PCIE扩展背板包括微控制单元、拨码开关和交换芯片；拨码开关、交换芯片均与微控制单元信号连接；微控制单元基于拨码开关的工作状态可设置交换芯片的工作模式。本发明的有益效果为：通过本发明设置的最少两个PCIE交换芯片，可扩展连接了多个PCIE X16的插槽，系统与CPU之间可以实现不同的两种连接关系，实现与CPU之间有1组或2组PCIE X16的信号连接；可根据需要较高数据带宽或较多PCIE总线接口的应用场景下，灵活设置，采用一套系统实现了两种不同的拓扑方案。

Description

PCIE总线扩展系统及方法
技术领域
本发明属于数据传输技术领域，具体涉及一种PCIE总线扩展系统及方法。
背景技术
PCIE是一种高速串行计算机扩展总线标准，旨在取代旧的PCI，PCI-X和AGP总线标准，PCIE是一个点对点全双工串行计算机扩展总线,是个人计算机显卡，硬盘驱动器，SSD，Wi-Fi和以太网硬件连接的通用主板接口；PCIE同PCI标准相比有许多改进，包括更高的系统总线吞吐量，更低的I/O引脚数和更小的物理占用空间，更好的总线设备性能扩展，更详细的错误检测和报告机制和本机热插拔功能。
PCIE接口根据数据位宽的不同有X1、X2、X4、X8及X16等，PCIE接口的数据位宽也决定了PCIE SLOT的长短，数据位宽越高对应的数据带宽越高。
随着人工智能和云计算的发展，一些计算加速卡如GPU设备、FPGA设备越来越多的应用于服务器或通用计算机中,这些计算加速卡的物理接口通常为PCIE X16。应用于计算机的计算加速卡对数据传输带宽有较高的要求，需要较多的PCIE X16总线接口，但计算机中PCIEX16接口一般为1个或2个，不能满足多块计算加速卡应用于同一计算机的情况。
发明内容
为了解决现有技术中的上述问题，即为了解决同一计算机中使用多块加速卡时PCIE接口不足的问题，本发明提供了一种PCIE总线扩展系统，包括PCIE扩展背板、PCIE连接适配卡，所述PCIE扩展背板与所述PCIE连接适配卡通信连接；
所述PCIE扩展背板包括微控制单元、拨码开关和交换芯片；所述拨码开关、所述交换芯片均与所述微控制单元信号连接；所述微控制单元基于所述拨码开关的工作状态可设置所述交换芯片的工作模式。
在一些优选实例中，所述PCIE扩展背板包括一个或多个所述交换芯片；每个所述交换芯片均具有多个站；所述交换芯片与CPU连接的站配置为数据上行端口。
在一些优选实例中，所述交换芯片为多个；所述交换芯片之间通过PCIE X16连接。
在一些优选实例中，所述交换芯片包括N个站，每个站均包括M个通道，其中，N、M均为正整数。
在一些优选实例中，所述交换芯片均包括多个PCIE插槽；每个所述PCIE插槽与每个站连接。
在一些优选实例中，所述PCIE插槽为16位插槽。
在一些优选实例中，所述交换芯片的数量为多个；将其中一个所述交换芯片作为第一芯片，与CPU通过线缆通信连接并用于传输上行PCIE信号；其余所述交换芯片与所述第一芯片通信连接。
在一些优选实例中，所述交换芯片的数量为多个；多个交换芯片均通过各自的一个站与CPU信号连接，并作为对应的数据上行端口。
在一些优选实例中，CPU与所述PCIE扩展背板均包括一个或多个所述PCIE连接适配卡；所述PCIE连接适配卡为芯片PLX8732；CPU与所述PCIE扩展背板均通过mini-SAS HD连接器连接。
一种PCIE总线扩展方法，该方法基于上面任一项所述的PCIE总线扩展系统，包括以下步骤：
步骤S100，获取所述拨码开关的设置状态；
步骤S200，基于所述设置状态，所述微控制单元基于预设的设置状态-交换芯片映射关系选定所述交换芯片的连接关系；
步骤S300，所述微控制单元基于选定的所述交换芯片的连接关系，对所述交换芯片进行配置；其中，所述连接关系包括所述交换芯片的数据上行端口和工作模式。
本发明的有益效果为：与现有技术相比，本发明设置了2个PCIE交换芯片，扩展连接了10个PCIE X16的插槽；系统与CPU之间可以实现不同的两种连接关系，实现与CPU之间有1组或2组PCIE X16的信号连接。本发明解决了现有的计算机硬件设计中PCIE资源不足，不能应用多块计算加速卡的问题，丰富了PCIE的IO引脚。本发明采用一套系统实现了两种不同的拓扑方案，可应用于需要较高数据带宽或较多PCIE总线接口的应用场景下，具有较高的灵活性。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
图1是本发明中的PCIE总线扩展系统的一种具体实施例的构成方框图；
图2是第一种连接关系的信号拓扑图；
图3是第二种连接关系的信号拓扑图；
图4是本发明中的MCU芯片对PCIE扩展背板进行初始化设置的流程图。
具体实施方式
下面参照附图来描述本发明的优选实施方式，本领域技术人员应当理解的是，这些实施方式仅仅用于解释本发明的技术原理，并非旨在限制本发明的保护范围。
本发明提供了一种PCIE总线扩展系统，包括PCIE扩展背板和PCIE连接适配卡，PCIE扩展背板与PCIE连接适配卡通信连接；本发明提供的PCIE总线扩展系统中的PCIE扩展背板用于与CPU连接实现PCIE总线扩展的目的。PCIE扩展背板包括微控制单元(MCU)、拨码开关和交换芯片；拨码开关、交换芯片均与微控制单元信号连接；微控制单元基于拨码开关的工作状态可设置交换芯片的工作模式，从而满足不同的工作需求；PCIE扩展背板包括一个或多个交换芯片；每个交换芯片均具有多个站；交换芯片与CPU连接的一个站配置为数据上行端口；交换芯片为多个，两两交换芯片之间通过PCIE X16连接；交换芯片包括N个站，每个站均包括M个通道，其中，N、M均为正整数，具体地，交换芯片可根据实际需要的站数等其它考量数据灵活选择不同的类型；交换芯片均包括多个PCIE插槽；每个PCIE插槽与交换芯片中的各个站连接。该PCIE总线扩展系统可实现以下两种方案，第一：交换芯片的数量为多个时，将其中一个交换芯片作为第一芯片，与CPU通过线缆通信连接并用于传输上行PCIE信号，其余交换芯片与第一芯片通信连接，可形成第一种拓扑结构方案，用于实现较多PCIE总线接口。第二：交换芯片的数量为多个时，多个交换芯片均通过各自的一个站与CPU信号连接，并作为对应的数据上行端口时，形成第二种拓扑结构方案，用于实现需要较高数据带宽的场景。
进一步地，PCIE插槽为16位插槽。
以下参照附图结合具体实施例进一步说明本发明。
参照附图1，图示是本发明中的PCIE总线扩展系统的一种具体实施例的构成方框图，包括用于与CPU通信连接实现系统的总线扩展目的的PCIE扩展背板10，其中CPU为计算机11；PCIE扩展背板包括微控制单元(MCU芯片)103、拨码开关104和PCIE交换芯片(PCIESWITCH芯片)101；拨码开关、交换芯片均与微控制单元(MCU)信号连接；微控制单元(MCU)基于拨码开关设置的工作状态可配置对应的交换芯片的工作模式。
优选地，扩展背板10与计算机11中均包括PCIE连接适配卡12，对应的PCIE连接适配卡12之间通过X4mini-SAS HD线缆13连接，使PCIE信号在计算机11的CPU和背板的PCIE交换芯片间进行传输。
优选地，PCIE扩展背板10包含两个PCIE交换芯片101，其中，每个交换芯片均包含10个PCIE X16插槽102。
进一步地，PCIE交换芯片101具有96个Lane，1个Station包含16个Lane，共6个Station，编号为Station0-5。PCIE交换芯片与CPU连接的一个Station作为数据上行端口。PCIE扩展背板中包含的2个PCIE交换芯片之间可通过一组PCIE X16互连；2个PCIE交换芯片剩余的其它Station，对应连接多个PCIE X16插槽。
PCIE扩展背板中的MCU(微控制单元)芯片可以对PCIE交换芯片的工作模式和数据上行端口进行配置，使得系统可以设置成不同工作连接。
以下结合附图2和附图3对本发明的系统工作原理进一步进行详细说明。
PCIE连接适配卡12包含芯片PLX8732，连接器为mini-SASHD连接器，PLX8732具有预/去加重和接收均衡等信道质量调整功能，在使用较长的连接线缆情况下依然具有较高的信号质量。使用扩展装置时将PCIE连接适配卡分别插在连接2个PCIE交换芯片的Station0连接的PCIE X16插槽，以及位于计算机的PCIE X16插槽，然后将X4mini-SASHD线缆的两端分别连接两个PCIE连接适配卡，上行PCIE信号即可在CPU和PCIE交换芯片间传输。
本实施例中的物理连接如附图1所示，CPU和PCIE交换芯片可选地有一组或两组PCIE X16连接，当只有一组PCIE X16连接时构成了系统的第一种连接关系如附图2，此时系统可以连接9个PCIE计算加速卡或者其它PCIE设备；当有两组PCIE X16连接时构成了系统的第二种连接关系如附图3，此时系统可以连接8个PCIE计算加速卡或者其他PCIE设备。
PCIE交换芯片101可以通过I2C总线对工作模式和上行端口进行配置，本实施例在PCIE扩展背板10放置MCU芯片103，MCU芯片103与PCIE扩展背板10的两片PCIE交换芯片101具有I2C总线的信号连接。MCU芯片103使用GPIO连接了一组拨码开关，通过GPIO可以读取拨码开关的闭合状态，不同的闭合状态对应了两片PCIE交换芯片101的工作模式及上行端口对应的Station编号。MCU芯片103根据开关闭合状态，对两片PCIE交换芯片101进行相应配置，从而在用户设置不同的开关闭合状态后形成如附图2或附图3所示的两种连接关系。在实际应用场景下，如果计算机只存在1个PCIE X16SLOT 102可以将系统设置为第一种连接关系对应的模式；如果计算机存在2个PCIE X16SLOT 102可以将系统设置为第二种连接关系对应的模式。第二种连接关系的数据上行带宽是第一种连接关系的两倍，可以应用于需要较高数据传输带宽的场景下；第一种连接关系具有相对第二种连接关系更多的用于连接PCIE设备的接口，可以应用于需要更多PCIE总线接口的场景下。
如图4所示，采用上述PCIE总线扩展系统进行总线扩展的方法包括如下步骤：
步骤S100，用户根据应用场景设置所需的连接关系；
步骤S200，MCU芯片通过GPIO检测拨码开关的闭合状态；
步骤S300，MCU芯片判断用户设置的连接关系；
步骤S400，当连接关系设置为第一种连接关系时，执行步骤S400-a：MCU芯片将两个PCIE交换芯片的工作模式和上行的站(Station)做相应设置，形成如附图2所示的连接关系；当连接关系设置为第二种连接关系时，执行步骤S400-b：MCU芯片将两个PCIE交换芯片的工作模式和上行的Station做对应设置，形成如附图3所示的连接关系。
经过上述步骤后，系统配置完成。需要说明的是，当每次重新上电或者系统复位时都会重新执行步骤S100-S400。
本扩展系统经过2个PCIE交换芯片101扩展出可用于连接计算加速卡或其它设备的多个PCIE X16插槽，2个PCIE X16SLOT用于连接PCIE连接适配卡，通过X4mini-SAS HD线缆13连接位于计算机11的PCIE连接适配卡12。本发明解决了现有的计算机硬件设计中PCIE资源不足，不能应用多块计算加速卡的问题，丰富了PCIE的IO引脚。同时在面向需要较高数据带宽和较多PCIE总线接口的应用场景下，本发明采用一套系统实现了满足上述不同需求的两种拓扑方案，具有较高的灵活性。
在通用计算机或者服务器中，不同制造商在主板扩展的PCIeX16插槽的数量并没有统一的标准，一般为1个或者2个。而固定拓扑结构的PCIe扩展系统仅可应用于其中1种情况，附图3拓扑结构的扩展系统应用在只有1个PCIE X16插槽接口的计算机或服务器时会造成PCIE交换芯片Station资源的浪费；附图2拓扑结构应用在有2个PCIE X16插槽接口的计算机或者服务器时上行的数据带宽不足。本发明将附图2和附图3两种拓扑结构设计在一个系统中，通过MCU获取用户设置的连接关系配置PCIE交换芯片的工作模式，可以灵活适用不同的需求；此外，本发明通过使用更少的交换芯片就实现了灵活的拓扑结构，节约成本。
需要说明的是，本发明的具体实施例中示出两个PCIE交换芯片并不限制本发明的保护范围，本发明还可以根据需要设置多个PCIE交换芯片，其它多个交换芯片的连接方式的配置可根据具体根据本发明提供的模式灵活设置，以满足不同的接口或者宽带需求，故在此不再一一赘述。
虽然已经参考优选实施例对本发明进行了描述，但在不脱离本发明的范围的情况下，可以对其进行各种改进并且可以用等效物替换其中的部件，尤其是，只要不存在结构冲突，各个实施例中所提到的各项技术特征均可以任意方式组合起来；本发明并不局限于文中公开的特定实施例，而是包括落入权利要求的范围内的所有技术方案。
在本发明的描述中，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示方向或位置关系的术语是基于附图所示的方向或位置关系，这仅仅是为了便于描述，而不是指示或暗示所述装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
此外，还需要说明的是，在本发明的描述中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域技术人员而言，可根据具体情况理解上述术语在本发明中的具体含义。
术语“包括”或者任何其它类似用语旨在涵盖非排他性的包含，从而使得包括一系列要素的过程、物品或者设备/装置不仅包括那些要素，而且还包括没有明确列出的其它要素，或者还包括这些过程、物品或者设备/装置所固有的要素。
至此，已经结合附图所示的优选实施方式描述了本发明的技术方案，但是，本领域技术人员容易理解的是，本发明的保护范围显然不局限于这些具体实施方式。在不偏离本发明的原理的前提下，本领域技术人员可以对相关技术特征作出等同的更改或替换，这些更改或替换之后的技术方案都将落入本发明的保护范围之内。

Claims (10)

1.一种PCIE总线扩展系统，其特征在于，所述PCIE总线扩展系统包括PCIE扩展背板、PCIE连接适配卡，所述PCIE扩展背板与所述PCIE连接适配卡通信连接；
所述PCIE扩展背板包括微控制单元、拨码开关和交换芯片；所述拨码开关、所述交换芯片均与所述微控制单元信号连接；所述微控制单元基于所述拨码开关的工作状态可设置所述交换芯片的工作模式。
2.根据权利要求1所述的PCIE总线扩展系统，其特征在于，所述PCIE扩展背板包括一个或多个所述交换芯片；每个所述交换芯片均具有多个站；所述交换芯片与CPU连接的站配置为数据上行端口。
3.根据权利要求2所述的PCIE总线扩展系统，其特征在于，所述交换芯片为多个；所述交换芯片之间通过PCIE X16连接。
4.根据权利要求3所述的PCIE总线扩展系统，其特征在于，所述交换芯片包括N个站，每个站均包括M个通道，其中，N、M均为正整数。
5.根据权利要求4所述的PCIE总线扩展系统，其特征在于，所述交换芯片均包括多个PCIE插槽；每个所述PCIE插槽与每个站连接。
6.根据权利要求5所述的PCIE总线扩展系统，其特征在于，所述PCIE插槽为16位插槽。
7.根据权利要求1所述的PCIE总线扩展系统，其特征在于，所述交换芯片的数量为多个；将其中一个所述交换芯片作为第一芯片，与CPU通过线缆通信连接并用于传输上行PCIE信号；其余所述交换芯片与所述第一芯片通信连接。
8.根据权利要求1所述的PCIE总线扩展系统，其特征在于，所述交换芯片的数量为多个；多个交换芯片均通过各自的一个站与CPU信号连接，并作为对应的数据上行端口。
9.根据权利要求1所述的PCIE总线扩展系统，其特征在于，CPU与所述PCIE扩展背板均包括一个或多个所述PCIE连接适配卡；所述PCIE连接适配卡为芯片PLX8732；
CPU与所述PCIE扩展背板均通过mini-SAS HD连接器连接。
10.一种PCIE总线扩展方法，其特征在于，该方法基于权利要求1-9中任一项所述的PCIE总线扩展系统，包括以下步骤：
步骤S100，获取所述拨码开关的设置状态；
步骤S200，基于所述设置状态，所述微控制单元基于预设的设置状态-交换芯片映射关系选定所述交换芯片的连接关系；
步骤S300，所述微控制单元基于选定的所述交换芯片的连接关系，对所述交换芯片进行配置；其中，所述连接关系包括所述交换芯片的数据上行端口和工作模式。
CN202010341640.4A 2020-04-27 2020-04-27 Pcie总线扩展系统及方法 Pending CN111538693A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010341640.4A CN111538693A (zh) 2020-04-27 2020-04-27 Pcie总线扩展系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010341640.4A CN111538693A (zh) 2020-04-27 2020-04-27 Pcie总线扩展系统及方法

Publications (1)

Publication Number Publication Date
CN111538693A true CN111538693A (zh) 2020-08-14

Family

ID=71978828

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010341640.4A Pending CN111538693A (zh) 2020-04-27 2020-04-27 Pcie总线扩展系统及方法

Country Status (1)

Country Link
CN (1) CN111538693A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112256618A (zh) * 2020-10-23 2021-01-22 新华三信息安全技术有限公司 一种映射关系确定方法及装置
CN113407480A (zh) * 2021-06-25 2021-09-17 新华三信息安全技术有限公司 一种集中式管理的框式交换机
CN113515478A (zh) * 2021-08-03 2021-10-19 无锡众星微系统技术有限公司 一种PCIe Switch的系统扩展管理方法
CN113568855A (zh) * 2021-07-30 2021-10-29 福州创实讯联信息技术有限公司 一种低成本的pcie热拔插多模式兼容装置
CN113886304A (zh) * 2021-09-06 2022-01-04 浪潮集团有限公司 一种PXIe的测控背板
CN115454905A (zh) * 2022-08-22 2022-12-09 杭州未名信科科技有限公司 一种用于芯片fpga原型验证阶段的pcie接口卡
CN115794711A (zh) * 2022-10-28 2023-03-14 芯跳科技(广州)有限公司 高速串行计算机扩展总线标准背板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107885682A (zh) * 2016-09-30 2018-04-06 深圳市祈飞科技有限公司 一种配置设备网口的系统及方法
CN107908586A (zh) * 2017-12-22 2018-04-13 郑州云海信息技术有限公司 一种nvme硬盘存储结构及其实现方法
CN108646904A (zh) * 2018-05-24 2018-10-12 郑州云海信息技术有限公司 一种可调输出电压的冗余扩展服务器架构
CN108959154A (zh) * 2018-09-20 2018-12-07 郑州云海信息技术有限公司 一种pcie扩展卡和pcie扩展系统
CN109002411A (zh) * 2018-07-24 2018-12-14 郑州云海信息技术有限公司 自动配置gpu扩展箱的方法、系统及可自动配置的gpu扩展箱
KR20190069951A (ko) * 2017-12-12 2019-06-20 주식회사 태진인포텍 다중 pci 장치 연결을 위한 효과적인 인터페이스 확장 방법 및 그 기기
CN209560533U (zh) * 2019-04-24 2019-10-29 苏州浪潮智能科技有限公司 一种pcie扩展卡

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107885682A (zh) * 2016-09-30 2018-04-06 深圳市祈飞科技有限公司 一种配置设备网口的系统及方法
KR20190069951A (ko) * 2017-12-12 2019-06-20 주식회사 태진인포텍 다중 pci 장치 연결을 위한 효과적인 인터페이스 확장 방법 및 그 기기
CN107908586A (zh) * 2017-12-22 2018-04-13 郑州云海信息技术有限公司 一种nvme硬盘存储结构及其实现方法
CN108646904A (zh) * 2018-05-24 2018-10-12 郑州云海信息技术有限公司 一种可调输出电压的冗余扩展服务器架构
CN109002411A (zh) * 2018-07-24 2018-12-14 郑州云海信息技术有限公司 自动配置gpu扩展箱的方法、系统及可自动配置的gpu扩展箱
CN108959154A (zh) * 2018-09-20 2018-12-07 郑州云海信息技术有限公司 一种pcie扩展卡和pcie扩展系统
CN209560533U (zh) * 2019-04-24 2019-10-29 苏州浪潮智能科技有限公司 一种pcie扩展卡

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112256618A (zh) * 2020-10-23 2021-01-22 新华三信息安全技术有限公司 一种映射关系确定方法及装置
CN113407480A (zh) * 2021-06-25 2021-09-17 新华三信息安全技术有限公司 一种集中式管理的框式交换机
CN113568855A (zh) * 2021-07-30 2021-10-29 福州创实讯联信息技术有限公司 一种低成本的pcie热拔插多模式兼容装置
CN113568855B (zh) * 2021-07-30 2024-05-14 福州创实讯联信息技术有限公司 一种低成本的pcie热拔插多模式兼容装置
CN113515478A (zh) * 2021-08-03 2021-10-19 无锡众星微系统技术有限公司 一种PCIe Switch的系统扩展管理方法
CN113515478B (zh) * 2021-08-03 2022-09-09 无锡众星微系统技术有限公司 一种PCIe Switch的系统扩展管理方法
CN113886304A (zh) * 2021-09-06 2022-01-04 浪潮集团有限公司 一种PXIe的测控背板
CN115454905A (zh) * 2022-08-22 2022-12-09 杭州未名信科科技有限公司 一种用于芯片fpga原型验证阶段的pcie接口卡
CN115454905B (zh) * 2022-08-22 2024-02-20 杭州未名信科科技有限公司 一种用于芯片fpga原型验证阶段的pcie接口卡
CN115794711A (zh) * 2022-10-28 2023-03-14 芯跳科技(广州)有限公司 高速串行计算机扩展总线标准背板
CN115794711B (zh) * 2022-10-28 2023-12-08 芯跳科技(广州)有限公司 高速串行计算机扩展总线标准背板

Similar Documents

Publication Publication Date Title
CN111538693A (zh) Pcie总线扩展系统及方法
US11531634B2 (en) System and method for supporting multi-path and/or multi-mode NMVe over fabrics devices
US10387353B2 (en) System architecture for supporting active pass-through board for multi-mode NMVE over fabrics devices
US7756123B1 (en) Apparatus, system, and method for swizzling of a PCIe link
US7293127B2 (en) Method and device for transmitting data using a PCI express port
US8296469B2 (en) Scalable method and apparatus for link with reconfigurable ports
CN109471493B (zh) 扩展坞装置、电子装置及设置基本输入输出系统的方法
CN104734998A (zh) 一种网络设备及信息传输方法
CN107111564B (zh) 用于对连接器进行串接的适配器
WO2018155791A1 (ko) 다목적 어댑터 카드 및 그 통합 방법
CN116501681A (zh) Cxl数据传输板卡及控制数据传输的方法
US9116881B2 (en) Routing switch apparatus, network switch system, and routing switching method
WO2017172003A1 (en) Transmitting universal serial bus (usb) data over alternate mode connection
CN115391261A (zh) 高速外围组件互连装置以及包括其的计算系统
CN114003528A (zh) Ocp转接卡、转接系统及转接方法
CN211349344U (zh) 一种主机板及服务器
CN109582620B (zh) 一种uart接口转换装置及接口转换方法
CN107704403B (zh) 一种优化主背板信号传输的装置及方法
CN103200248B (zh) 基于嵌入式系统的电力参数监测的通信方法
US11947484B2 (en) Universal serial bus (USB) hub with host bridge function and control method thereof
CN216014148U (zh) 一种服务器和服务器背板
CN218124727U (zh) 控制装置和控制系统
CN214540748U (zh) 转接板卡及计算机
CN218647020U (zh) 一种测试电路、电子设备和测试系统
CN116685002A (zh) 一种无线通讯转接卡及其接口切换方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 100190 No. 95 East Zhongguancun Road, Beijing, Haidian District

Applicant after: INSTITUTE OF AUTOMATION, CHINESE ACADEMY OF SCIENCES

Applicant after: Guangdong Institute of artificial intelligence and advanced computing

Address before: 100190 No. 95 East Zhongguancun Road, Beijing, Haidian District

Applicant before: INSTITUTE OF AUTOMATION, CHINESE ACADEMY OF SCIENCES

Applicant before: Guangzhou Institute of artificial intelligence and advanced computing, Institute of automation, Chinese Academy of Sciences

CB02 Change of applicant information
RJ01 Rejection of invention patent application after publication

Application publication date: 20200814

RJ01 Rejection of invention patent application after publication