CN111525923B - 一种解决宽带混频锁相环失锁及错锁的电路及方法 - Google Patents

Abstract

本申请公开了一种解决宽带混频锁相环失锁及错锁的电路及方法，涉及微波频率合成技术领域，其中，电路包括：鉴相器、环路滤波器、压控振荡器、宽带混频器、电压预置电路、箝位电路及单刀单掷开关；所述鉴相器的输出端与所述环路滤波器的输入端相连接，所述环路滤波器的输出端分别与所述压控振荡器的输入端、电压预置电路的输出端、箝位电路的输出端和单刀单掷开关的一端相连接，所述单刀单掷开关的另一端接地，所述压控振荡器输出端输出信号，信号与本振输入信号经过所述宽带混频器混频后，得到混频后中频信号，并将混频后中频信号输入到所述鉴相器另一个输入端。本申请能够将锁相环的起始频差迅速拉入频鉴相器的锁定带内，有效减小了锁定时间。

Description

一种解决宽带混频锁相环失锁及错锁的电路及方法

技术领域

本申请涉及微波频率合成技术领域，尤其涉及一种解决宽带混频锁相环失锁及错锁的电路及方法。

背景技术

锁相环是一种负反馈技术，它是通过比较输入信号和压控振荡器输出信号的相位，产生与这两个信号的相位差成正比的电压作为误差电压来控制振荡器产生的频率，达到使输出频率与输入信号频率相等的目的。锁相式频率合成技术(PLL)就是引入锁相技术来实现频率的加减乘除。

目前广泛使用的锁相环频率合成器主要由鉴相器、环路滤波器、压控振荡器和分频器组成。鉴相器通过比较输入信号和压控振荡器的输出信号的相位，将两路信号的相对误差转换成误差电压；环路滤波器滤除鉴相器产生的误差电压中的高频分量；压控振荡器的输出频率受误差电压控制，产生输出信号经分频后反馈到鉴相器，从而保持相位跟踪特性。

特别的，使用PLL合成频率时，为了减小环内杂散恶化，又会采用环内混频的方式，而混频锁相环在工作时，会出现若干种失锁、错锁情况，必须采取对应的措施，使锁相环正常工作。

发明内容

基于以上技术问题，本发明提出一种解决宽带混频锁相环失锁及错锁的电路及方法，解决了在各种情况下的宽带混频锁相环失锁及错锁的问题。

本申请采用下述技术方案：一种解决宽带混频锁相环失锁及错锁的电路，包括：鉴相器、环路滤波器、压控振荡器、宽带混频器、电压预置电路、箝位电路及单刀单掷开关。

鉴相器外部输入的参考频率信号f_R输入所述鉴相器的输入端，所述鉴相器的输出端与所述环路滤波器的输入端相连接，所述环路滤波器的输出端分别与所述压控振荡器的输入端、电压预置电路的输出端、箝位电路的输出端和单刀单掷开关的一端相连接，所述单刀单掷开关的另一端接地，所述压控振荡器输出端输出信号f₀，信号f₀与本振输入信号f₁经过所述宽带混频器混频后，得到混频后中频信号f_V，并将混频后中频信号f_V输入到所述鉴相器另一个输入端。

所述鉴相器，通过比较外部输入的参考频率信号f_R和混频后中频信号f_V的相位，将两路信号的相对误差转换成误差电压。

所述环路滤波器，滤除所述鉴相器产生的误差电压中的高频分量。

所述压控振荡器，其输出频率f₀受误差电压控制，产生输出信号经混频后反馈到鉴相器，从而保持相位跟踪特性。

所述宽带混频器，将所述压控振荡器的输出信号f₀与本振输入信号f₁经过混频，得到混频后中频信号f_V，并将该信号反馈给所述鉴相器。

所述电压预置电路，将失锁情况下的电压预置到合理范围内，再输入到压控振荡器中。

所述箝位电路，将误差电压箝位到指定范围内，使得任意混频后的频率都位于鉴相频率范围内。

所述单刀单掷开关，使得环路滤波器输出端快速放电。

所述电压预置电路，包括：现场可编程门阵列、数字模拟转换器和运算放大器。

所述现场可编程门阵列、所述数字模拟转换器以及所述运算放大器依次顺序连接。

所述箝位电路，包括多个开关以及多个二极管。

每个开关的一端均与箝位电路输出端相连接，所述每个开关的另一端与对应的二极管的阴极相连接，所述对应二极管的阳极与地相连接。

所述环路滤波器输出端与所述压控振荡器输入端之间存在第一保护电阻。

所述箝位电路输出端与所述压控振荡器输入端存在第二保护电阻。

一种解决宽带混频锁相环失锁及错锁的方法，包括如下内容：

若电路中存在A类失锁情况，解决方法如下：启动所述箝位电路，对压控电压进行限制，使得任意混频后的频率都位于所述鉴相器频率范围内。

所述A类失锁情况描述如下：当环路为正极性时，f₀＞f₁+f_R(max)，则混频后中频信号f_V超过f_R(max)，此时所述鉴相器当作无信号处理，从而当V_c增大时，f₀随之增大，f_V随之增大，发生环路失锁情况。

其中，f_R为鉴相器外部输入的参考频率信号，f_R(max)鉴相器外部输入的参考频率信号的最大值，f₁为本振输入信号，f₀为所述压控振荡器输出信号，f_V为混频后中频信号，V_C为压控振荡器的压控电压。

若电路中存在B、C类失锁情况，解决方法如下：启动所述电压预置电路，使得压控振荡器输出信号f₀被设定在所述鉴相器频率范围内。

所述B类失锁情况描述如下，当环路为正极性时，当f₀＜f₁-f_R，则f_V＞f_R，当V_c减小时，f₀随之减小，f_V随之增大，即环路将向f₀越来越小的方向进行，从而发生环路失锁情况；

所述C类失锁情况描述如下，当环路为负极性时，当f₀＜f₁-f_R(max)，则混频后中频信号f_V超过f_R(max)，此时所述鉴相器当作无信号处理，从而当V_c减小时，f₀随之减小，f_V随之增大，即环路将向f₀越来越小的方向进行，从而造成环路失锁。

若电路中存在D类失锁情况，解决方法如下：启动所述单刀单掷开关、所述箝位电路以及所述电压预置电路，并按照如下过程进行锁定：在首先所述单刀单掷开关的接地放电，然后断开单刀单掷开关，最后再执行所述电压预置电路和所述箝位电路。

所述D类失锁情况描述如下，当环路为负极性时，当f₀＞f₁+f_R，则当V_c增大时，f₀随之增大，f_V随之增大，造成环路失锁情况。

针对所述A类、B类、C类以及D类失锁情况，统一使用同一动作过程，同时解决所有失锁问题，该过程如下：首先所述单刀单掷开关的接地放电，然后断开单刀单掷开关，最后再执行所述电压预置电路和所述箝位电路。

本申请实施例采用的上述至少一个技术方案能够达到以下有益效果：

本申请提出一种解决宽带混频锁相环失锁及错锁的电路，能够将锁相环的起始频差迅速拉入频鉴相器的锁定带内，有效减小了锁定时间，为频率合成器的捷变性能提供了一种可靠、高效的设计方法。

附图说明

此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1为现有技术中频率合成器基本锁相环原理框图；

图2为现有技术中基本混频锁相环原理框图；

图3为本发明实施例的一种解决宽带混频锁相环失锁及错锁的电路原理图；

图4为本发明实施例的电压预置电路原理图；

其中，1-鉴相器，2-环路滤波器，3-压控振荡器，4-宽带混频器，5-电压预置电路，6-箝位电路，7-单刀单掷开关，8-第一保护电阻，9-第二保护电阻，10-N分频器，11-现场可编程门阵列，12-数字模拟转换器，13-运算放大器。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请具体实施例及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

以下结合附图，详细说明本申请各实施例提供的技术方案。本发明在对混频锁相环失锁、错锁情况理论分析的基础上，提出了应对各种失锁、错锁情况的解决方法，在某宽带捷变频率合成器科研项目中运用此方法，极大地提高了锁相跳频速度，在保证杂散、相位噪声等指标的前提下，实现了微秒级频率捷变速度的指标。

实施例：

现有技术中，锁相环频率合成器主要由鉴相器、环路滤波器、压控振荡器和分频器组成，如图1所示。鉴相器通过比较输入信号和压控振荡器的输出信号的相位，将两路信号的相对误差转换成误差电压；环路滤波器滤除鉴相器产生的误差电压中的高频分量；压控振荡器的输出频率受误差电压控制，产生输出信号经分频后反馈到鉴相器，从而保持相位跟踪特性。

特别的，使用PLL合成频率时，为了减小环内杂散恶化，又会采用环内混频的方式，现有技术中基本混频锁相环原理框图如图2所示，而混频锁相环在工作时，会出现若干种失锁、错锁情况，必须采取对应的措施，使锁相环正常工作。

首先对失锁以及错锁的情况进行全面的分析，并且针对不同的情况给出不同的措施，每一种措施为一种具体是实施例。

结合附图2，f_R为鉴相器外部输入的参考频率信号，f₁为本振输入信号，f₀为压控振荡器VCO输出信号，f_V为混频后中频信号,V_C为VCO压控电压。

当f₀＞f₁时，环路为正极性，即f₀＝f₁+f_V，有以下规律：

f_V＜f_R时，当V_c增大时，f₀随之增大；

f_V＞f_R时，当V_c减小时，f₀随之减小；

当f₀＜f₁时，环路为负极性，即f₀＝f₁-f_V，有以下规律：

f_V＜f_R时，当V_c减小时，f₀随之减小；

f_V＞f_R时，当V_c增大时，f₀随之增大；

下面分正极性和负极性两种情况进行分析：

正极性时：

(a)设加电时f₀＞f₁，可分三种情况分析：①若f_V＜f_R，则当V_c增大时，f₀随之增大，f_V随之增大，使f_V逐渐趋近于f_R而进入锁定；②若f_V＞f_R，则当V_c减小时，f₀随之减小，f_V随之减小，使f_V逐渐趋近于f_R而进入锁定；③若f_V＝f_R，则由于电容充放电或电路中的扰动总是使f_V≠f_R，而环路总是使f_V趋向f_R，使环路维持锁定。

(b)设加电时f₀＜f₁，也可分三种情况分析：①若f_V＜f_R，则f₁-f₀＝f_V＜f_R亦即f₀＞f₁-f_R，则当V_c增大时，f₀随之增大，f_V随之减小，直f_V＝0，即f₀＝f₁，f_V＝f_R，以后情况与上面①相同，环路进入锁定；②若f_V＞f_R，即f₁-f₀＝f_V＞f_R亦即f₀＜f₁-f_R，则当V_c减小时，f₀随之减小，f_V随之增大，使f_V越来越大于f_R，从而混频环失锁；③f_V＝f_R不是稳定状态，由于电路中电容放电或随机扰动，总是使f_V＜f_R而入锁或使f_V＞f_R而失锁。

负极性时：

(a)设加电时f₀＜f₁，可分三种情况分析：①若f_V＜f_R，则当V_c减小时，f₀随之减小，f_V随之增大,使f_V逐渐趋近于f_R而进入锁定；②若f_V＞f_R，则当V_c增大时，f₀随之增大，f_V随之减小，使f_V逐渐趋近于f_R而进入锁定；③若f_V＝f_R，则由于电容充放电或电路中的扰动总是使f_V≠f_R，而环路总是使f_V趋向f_R，使环路维持锁定。

(b)设加电时f₀＞f₁，也可分三种情况分析：①若f_V＜f_R，即f₀-f₁＝f_V＜f_R，则当V_c减小时，f₀随之减小，f_V随之减小，使f_V越来越小于f_R，直到f_V小于鉴相器的最小频率，此时f₀仍然继续减小，从而使得f₀＜f₁，以后情况与上面①相同，环路进入锁定；②若f_V＞f_R，即f₀-f₁＝f_V＞f_R，则当V_c增大时，f₀随之增大，f_V随之增大，使f_V越来越大于f_R，从而混频环失锁；③f_V＝f_R不是稳定状态，由于电路中电容放电或随机扰动，总是使f_V＜f_R而入锁或使f_V＞f_R而失锁。

从以上分析可以看出，为达到不失锁，对于正极性，要求f₀＞f₁-f_R，对于负极性，要求f₀＜f₁+f_R，当预置频点位于[f₁-f_R,f₁+f_R]的范围内时，无论是正极性还是负极性，环路都可以正常锁定。

以上分析的前提都是在鉴相器的频率范围内，若频差超过鉴相器的最大频率，那么鉴相器将不会识别，而是当作无信号处理。下面对锁相环失锁情况再进行分析。

正极性时：

A.当f₀＞f₁+f_R(max)，则频差f_V超过f_R(max)，此时鉴相器当作无信号处理，从而当V_c增大时，f₀随之增大，f_V随之增大，环路继续失锁在高端。

B.当f₀＜f₁-f_R，则f_V＞f_R，当V_c减小时，f₀随之减小，f_V随之增大，即环路将向f₀越来越小的方向进行，从而造成环路失锁，且失锁在低端。在混频环切换本振过程中较为容易发生此种情况。

负极性时：

C.当f₀＜f₁-f_R(max)，则频差f_V超过f_R(max)，此时鉴相器当作无信号处理，从而当V_c减小时，f₀随之减小，f_V随之增大，即环路将向f₀越来越小的方向进行，从而造成环路失锁，且失锁在低端。

D.当f₀＞f₁+f_R，则当V_c增大时，f₀随之增大，f_V随之增大，环路继续失锁在高端，此时若加箝位，假设箝位值为f₁+f'，其中f'＜f_R(max)，当f₀＞f₁+f_R(max)时，频差f_V超过f_R(max)，鉴相器当作无信号处理，从而有当V_c减小时，f₀随之减小，f_V随之减小，逐渐向鉴相器范围靠拢，而当f₁+f_R＜f₀＜f₁+f_R(max)时，f_R＜f_V＜f_R(max)，有当V_c增大时，f₀随之增大，f_V随之增大，逐渐向鉴相器范围外靠拢，最终的平衡点即为f₀＝f₁+f'，即此种情况下环路错锁在f₀＝f₁+f'。

根据以上分析，本发明提出一种解决宽带混频锁相环失锁及错锁的电路，如图3所示，包括：鉴相器1、环路滤波器2、压控振荡器3、宽带混频器4、电压预置电路5、箝位电路6及单刀单掷开关7。

鉴相器外部输入的参考频率信号f_R输入所述鉴相器1的输入端，所述鉴相器1的输出端与所述环路滤波器2的输入端相连接，所述环路滤波器2的输出端分别与所述压控振荡器3的输入端、电压预置电路5的输出端、箝位电路6的输出端和单刀单掷开关7的一端相连接，所述单刀单掷开关7的另一端接地，所述压控振荡器3输出端输出信号f₀，信号f₀与本振输入信号f₁经过所述宽带混频器4混频后，得到混频后中频信号f_V，并将混频后中频信号f_V输入到所述鉴相器1另一个输入端。

所述鉴相器1，通过比较外部输入的参考频率信号f_R和混频后中频信号f_V的相位，将两路信号的相对误差转换成误差电压。

所述环路滤波器，滤除所述鉴相器产生的误差电压中的高频分量。

所述压控振荡器3，其输出频率受误差电压控制，产生输出信号经混频后反馈到鉴相器1，从而保持相位跟踪特性；

所述宽带混频器4，将所述压控振荡器3的输出信号与本振输入信号经过混频，得到混频后中频信号，并将该信号反馈给所述鉴相器1；

所述电压预置电路5，将失锁情况下的电压预置到合理范围内，再输入到压控振荡器1中；

所述箝位电路6，将误差电压箝位到指定范围内，使得任意混频后的频率都位于鉴相频率范围内。

所述单刀单掷开关7，使得环路滤波器输出端快速放电。

所述电压预置电路5，如图4所示，包括：现场可编程门阵列11、数字模拟转换器12和运算放大器13。

所述现场可编程门阵列11、所述数字模拟转换器12以及所述运算放大器13依次顺序连接。

所述箝位电路6，包括多个开关以及多个二极管。

每个开关的一端均与箝位电路输出端相连接，所述每个开关的另一端与对应的二极管的阴极相连接，所述对应二极管的阳极与地相连接。

所述环路滤波器2输出端与所述压控振荡器3输入端之间存在第一保护电阻R1。

所述箝位电路6输出端与所述压控振荡器3输入端存在第二保护电阻R2。

所述电压预置电路5、所述箝位电路6以及单刀单掷开关7动作顺序如下：首先所述单刀单掷开关7的接地放电，然后断开单刀单掷开关7，最后再执行电压预置电路5和箝位电路6。具体实施中，使用上位机，即本电路的控制电路部分来实现执行的顺序，上位机与本发明中的每个器件和电路均有连接，控制每个电路的通断，使得每个器件及电路能够按照预设定的动作顺序进行，使得锁相成功。

结合附图3，给出A类、B类、C类、D类各种失锁、错锁情况的应对解决办法。

对于A类失锁采用电压箝位的方法即可解决，在VCO的压控端外加一个电压，对其压控电压进行限制，使得任意混频后的频率都位于鉴相频率范围内，这样环路才能够正确锁定。采用开关加稳压二极管方式实现电压的强制控制，每个混频本振对应一个电压范围值，可选用切换多路开关选择对应的稳压二极管来实现箝位，从而完成锁定。

对于B、C类失锁采用电压预置的方法，原理如图4所示。V_预置由FPGA(FieldProgrammable Gate Array现场可编程门阵列11)经查表法对已量化的VCO电压数据进行快速查表，后通过DAC(数字模拟转换器12)将数字信号转换为模拟电信号，再经运算放大器13后直接加在VCO压控端，可实现f₁-f_R＜f₀＜f₁+f_R的设定，从而完成锁定。

对于D类情况，可知只是用箝位电路无法解决错锁问题，必须将其转化为前面几种可以解决的情况。由于此时电压在高位，电压预置不起作用，所以应想办法将电压降到低位，然后再预置，从而使得环路进入良性循环。采用的方法是在压控端再加一个单刀单掷的开关7，端接在Vc端，另一端接在地上。本发明中选用的模拟单刀单掷开关7，采用单片CMOS工艺，其开关时间小于90纳秒，在本电路中的延时可以忽略不计。当进行D类情况跳频时，有先后顺序，需要先将单刀单掷开关7闭合接到地上，让Vc端快速放电，从而让其电压变为0V，然后再断开此开关，执行正常预置和箝位流程，这样就将情况转变为C类情况或者是负极性的(a)类情况，从而环路进行良性循环，最终完成锁定。

综上，为保持操作程序的简单性，对以上各种情况的操作进行统一，采用以下操作顺序。首先进行单刀单掷开关7的接地放电，然后再进行电压预置电路5和箝位电路6，即可解决以上各种问题。

为了验证本发明的电路有效性，在某频率合成器中使用该电路后进行锁定时间测试，测试结果如表1所示：

表1锁定时间测试结果比较

还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。

以上所述仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (9)

1.一种解决宽带混频锁相环失锁及错锁的电路，其特征在于，包括：鉴相器、环路滤波器、压控振荡器、宽带混频器、电压预置电路、箝位电路及单刀单掷开关；

鉴相器外部输入的参考频率信号f_R输入所述鉴相器的输入端，所述鉴相器的输出端与所述环路滤波器的输入端相连接，所述环路滤波器的输出端分别与所述压控振荡器的输入端、电压预置电路的输出端、箝位电路的输出端和单刀单掷开关的一端相连接，所述单刀单掷开关的另一端接地，所述压控振荡器输出端输出信号f₀，信号f₀与本振输入信号f₁经过所述宽带混频器混频后，得到混频后中频信号f_V，并将混频后中频信号f_V输入到所述鉴相器另一个输入端；

所述鉴相器，通过比较外部输入的参考频率信号f_R和混频后中频信号f_V的相位，将两路信号的相对误差转换成误差电压；

所述环路滤波器，滤除所述鉴相器产生的误差电压中的高频分量；

所述压控振荡器，其输出频率f₀受误差电压控制，产生输出信号经混频后反馈到所述鉴相器，从而保持相位跟踪特性；

所述宽带混频器，将所述压控振荡器的输出信号f₀与本振输入信号f₁经过混频，得到混频后中频信号f_V，并将该信号反馈给所述鉴相器；

所述电压预置电路，将失锁情况下的电压预置到合理范围内，再输入到所述压控振荡器中；

所述箝位电路，将误差电压箝位到指定范围内，使得任意混频后的频率都位于鉴相频率范围内；

所述单刀单掷开关，使得所述环路滤波器输出端快速放电。

2.根据权利要求1所述的解决宽带混频锁相环失锁及错锁的电路，其特征在于：

所述电压预置电路，包括：现场可编程门阵列、数字模拟转换器和运算放大器；

所述现场可编程门阵列、所述数字模拟转换器以及所述运算放大器依次顺序连接。

3.根据权利要求1所述的解决宽带混频锁相环失锁及错锁的电路，其特征在于：

所述箝位电路，包括多个开关以及多个二极管；

每个开关的一端均与所述箝位电路输出端相连接，所述每个开关的另一端与对应的二极管的阴极相连接，所述对应二极管的阳极与地相连接。

4.根据权利要求1所述的解决宽带混频锁相环失锁及错锁的电路，其特征在于：

所述环路滤波器输出端与所述压控振荡器输入端之间存在第一保护电阻。

5.根据权利要求1所述的解决宽带混频锁相环失锁及错锁的电路，其特征在于：

所述箝位电路输出端与所述压控振荡器输入端存在第二保护电阻。

6.一种解决宽带混频锁相环失锁及错锁的方法，其特征在于：采用权利要求1～5任一权利要求所述的解决宽带混频锁相环失锁及错锁的电路实现，包括如下情况：

若电路中存在A类失锁情况，解决方法如下：启动所述箝位电路，对压控电压进行限制，使得任意混频后的频率都位于所述鉴相器频率范围内；

所述A类失锁情况描述如下：当环路为正极性时，f₀＞f₁+f_R(max)，则混频后中频信号f_V超过f_R(max)，此时所述鉴相器当作无信号处理，从而当V_c增大时，f₀随之增大，f_V随之增大，发生环路失锁情况；

其中，f_R为鉴相器外部输入的参考频率信号，f_R(max)鉴相器外部输入的参考频率信号的最大值，f₁为本振输入信号，f₀为所述压控振荡器输出信号，f_V为混频后中频信号，V_C为压控振荡器的压控电压。

7.根据权利要求6所述的解决宽带混频锁相环失锁及错锁的方法，其特征在于：

若电路中存在B、C类失锁情况，解决方法如下：启动所述电压预置电路，使得压控振荡器输出信号f₀被设定在所述鉴相器频率范围内；

所述B类失锁情况描述如下，当环路为正极性时，当f₀＜f₁-f_R，则f_V＞f_R，当V_c减小时，f₀随之减小，f_V随之增大，即环路将向f₀越来越小的方向进行，从而发生环路失锁情况；

所述C类失锁情况描述如下，当环路为负极性时，当f₀＜f₁-f_R(max)，则混频后中频信号f_V超过f_R(max)，此时所述鉴相器当作无信号处理，从而当V_c减小时，f₀随之减小，f_V随之增大，即环路将向f₀越来越小的方向进行，从而造成环路失锁。

8.根据权利要求6所述的解决宽带混频锁相环失锁及错锁的方法，其特征在于：

若电路中存在D类失锁情况，解决方法如下：启动所述单刀单掷开关、所述箝位电路以及所述电压预置电路，并按照如下过程进行锁定：在首先所述单刀单掷开关的接地放电，然后断开单刀单掷开关，最后再执行所述电压预置电路和所述箝位电路；

所述D类失锁情况描述如下，当环路为负极性时，当f₀＞f₁+f_R，则当V_c增大时，f₀随之增大，f_V随之增大，造成环路失锁情况。

9.根据权利要求6～8任一所述的解决宽带混频锁相环失锁及错锁的方法，其特征在于：

针对所述A类、B类、C类以及D类失锁情况，统一使用同一动作过程，同时解决所有失锁问题，该过程如下：首先所述单刀单掷开关的接地放电，然后断开单刀单掷开关，最后再执行所述电压预置电路和所述箝位电路。

Images