CN111525005A - 量子点单光子源、制备方法及其器件的制备方法 - Google Patents

量子点单光子源、制备方法及其器件的制备方法 Download PDF

Info

Publication number
CN111525005A
CN111525005A CN202010557214.4A CN202010557214A CN111525005A CN 111525005 A CN111525005 A CN 111525005A CN 202010557214 A CN202010557214 A CN 202010557214A CN 111525005 A CN111525005 A CN 111525005A
Authority
CN
China
Prior art keywords
layer
quantum dot
active layer
gaas
photon source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010557214.4A
Other languages
English (en)
Other versions
CN111525005B (zh
Inventor
何小武
牛智川
张宇
徐应强
陈昊
孙宝权
窦秀明
尚向军
倪海桥
任正伟
刘汗青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Semiconductors of CAS
Original Assignee
Institute of Semiconductors of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Semiconductors of CAS filed Critical Institute of Semiconductors of CAS
Publication of CN111525005A publication Critical patent/CN111525005A/zh
Application granted granted Critical
Publication of CN111525005B publication Critical patent/CN111525005B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

本发明提供了量子点单光子源、制备方法及其器件的制备方法。所述量子点单光子源包括:衬底、缓冲层、和/或DBR反射层、吸收层、有源层、盖层、量子点阵列;所述缓冲层设置于所述衬底上;所述DBR反射层设置于所述缓冲层上;所述吸收层设置于所述DBR反射层上;所述有源层设置于所述吸收层上;所述盖层设置于所述有源层上;所述量子点阵列通过刻蚀所述盖层和所述有源层得到,所述量子点阵列位于所述吸收层上。提高了量子点单光子源器件的荧光发射率,提高了制作量子点单光子源器件的成品率。

Description

量子点单光子源、制备方法及其器件的制备方法
技术领域
本发明涉及半导体材料及器件技术领域,特别是涉及量子点单光子源、制备方法及其器件的制备方法。
背景技术
量子点单光子源是指一种单个二能级体系在光或电泵浦等方式激励下每隔一定时间发出单个固定频率光子的器件。高质量的量子点单光子源在量子计算、量子通信、量子测量以及量子存储等方面存在着广泛的应用前景。
采用分子束外延技术制作的固体半导体量子点不仅最终实现对载流子的三维限制,导致载流子能量在三个维度上量子化而具备分立的能级,呈现出“类原子”的壳层填充特性。人们在相关实验中观察到光致或电致光子的反聚束效应,并据此成功地制作了光致或电致量子光源。
当前固体量子点一般通过“自下而上”与“自上而下”两种方式来制备,其中实用型固体半导体量子点主要通过后一种方式进行制备。尽管采用Stranski-Krastanow(SK)生长模式制备的自组织量子点所发出荧光特性很好,但要实现单量子点的激发,首先就需要将量子点相互隔离。
利用SK生长模式制备的Ge、InAs或GaSb等量子点通常存在天然的高密度、随机性、发光效率低以及提取效率低等局限性。为克服上述局限性,以InAs量子点材料为例,最初人们在InAs淀积量达到临界厚度时采用停止淀积,再通过退火的方法来获得小尺寸低密度InAs量子点。但该条件所制之量子点密度仍然很难满足低密度高确定性量子点的应用要求,尺寸较小,发光波长较短,且还存在量子点外延片利用率低、成品率低以及产量低等问题,同时也难以满足大规模1.31μm或1.55μm波长的光纤通信所需通讯窗口的要求。
人们尝试不同方法来限制被激发量子点的数目或过滤掉其它量子点的发射,例如结合法布里-珀罗(FP)、光子晶体、回音壁或表面等离子激元微腔等结构来限制被激发量子点的数目或过滤掉其它量子点的发射。比如在量子点上方放置带亚微米孔金属接触来选择下方部分量子点的发射。但该法不光需要高精度光刻,存在由金属孔处引起的衍射原因,而且在与单模光纤耦合时还存在提取效率受限的问题,此外,还存在由于缺少对载流子的空间限制而使得外部量子效率很低。且在实现低成本批量化制备上也存在重大困难。因此,目前市场上还没有成熟的高品质量子点单光子光源。
综上所述,在量子点单光子源的制备过程中,不仅存在操作难度大的问题,而且较难满足与光纤匹配实用性方面的要求,还存在成本高居不下及较难批量化制备的问题。制备得到的量子点也存在外量子效率偏低的问题。
发明内容
(一)要解决的技术问题
在量子点单光子源的制备过程中,不仅存在操作难度大的问题,而且较难满足与光纤匹配实用性方面的要求,还存在成本高居不下及较难批量化制备的问题。制备得到的量子点也存在外量子效率偏低的问题。
(二)技术方案
第一方面,本发明提供了一种量子点单光子源,包括:衬底、缓冲层、和/或DBR反射层、吸收层、有源层、盖层、量子点阵列;所述缓冲层设置于所述衬底上;所述DBR反射层设置于所述缓冲层上;所述吸收层设置于所述DBR反射层上;所述有源层设置于所述吸收层上;所述盖层设置于所述有源层上;所述量子点阵列通过刻蚀所述盖层和所述有源层得到,所述量子点阵列位于所述吸收层上。
第二方面,本发明提供了一种量子点单光子源的制作方法,包括:在衬底上依次生长缓冲层、和/或DBR反射层、吸收层;采用Frank-van der Merwe(F-vdM)二维生长模式在所述吸收层上生长有源层;在所述有源层上生长盖层;采用电子束曝光方法与感应耦合等离子体刻蚀方法,对所述有源层和盖层进行刻蚀,得到量子点阵列。
第三方面,本发明提供了一种量子点单光子源器件的制备方法,采用粘贴的方式将排式光纤与通过上文所述的量子点单光子源进行垂直耦合得到量子点单光子源器件,并保证每个光纤内芯处有且仅有一个量子点。
(三)有益效果
(1)通过对传统SK法制备量子点工艺中存在的不足进行创新,并实现对量子点有源区结构的全新设计来达到调控量子点的密度、位置以及发光特性等目的。具体地,本发明采用与SK三维生长模式有别的F-vdM二维生长模式,在衬底上进行外延材料的生长;通过优化器件的外延结构,调控有源层的结构、厚度、掺杂,以实现量子点单光子源器件的高质量荧光发射。
(2)采用在有源区下方制作预定对数DBR反射层的方式来提高荧光反射率;采用直接光刻法制作量子点阵列来自由地对量子点的密度、位置以及分布均匀性进行控制。提高了衬底的使用率与高质量量子点单光子源器件的成品率;提高了制作量子点单光子源器件的成品率,以达到降低器件制作成本并最终实现批量化制作低密度高确定性量子点单光子源器件的要求。
(3)通过调控有源层的迁移率、淀积速率、淀积厚度、掺杂、V/III束流比、生长温度、生长停顿以及退火来改良有源层的应力、均匀性以及荧光特性。
(4)通过电子束曝光(EBL)及电感耦合等离子(ICP)刻蚀工艺来制作InSb量子点阵列器件,该法能够实现对量子点的密度、位置以及分布实现完美控制,进而有效地改善量子点的发光效率、提高荧光提取效率以及拓展荧光波长。
附图说明
图1是本发明实施例提供的量子点单光子源结构示意图;
图2是本发明实施例提供的量子点单光子源结构俯视图;
图3是本发明实施例一提供的InAs/GaAs量子点单光子源结构在刻蚀前的示意图;
图4是本发明实施例一提供的InAs/GaAs量子点单光子源结构在刻蚀后的示意图;
图5为本申请实施例一提供的不同中心波长DBR反射层的模拟反射谱(a)1310纳米与反射谱(b)1550纳米的示意图;
图6为本申请实施例四提供的InAs/GaSb量子点单光子源结构示意图;
图7为本申请实施例七提供的In(Ga)As/GaAs量子点单光子源结构在刻蚀前的示意图;
图8是本发明实施例七提供的In(Ga)As/GaAs量子点单光子源结构在刻蚀后的示意图;
图9是本发明实施例一提供的InAs/GaAs量子点单光子源器件结构示意图;
图10是本发明实施例一提供的InAs/GaAs量子点单光子源器件中光纤阵列结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明进一步详细说明。但是应该理解,这些描述只是示例性的,而并非要限制本发明的范围。在下面的详细描述中,为便于解释,阐述了许多具体的细节以提供对本发明实施例的全面理解。然而,明显地,一个或多个实施例在没有这些具体细节的情况下也可以被实施。此外,在以下说明中,省略了对公知结构和技术的描述,以避免不必要地混淆本发明的概念。
在此使用的术语仅仅是为了描述具体实施例,而并非意在限制本发明。在此使用的术语“包括”、“包含”等表明了所述特征、步骤、操作和/或部件的存在,但是并不排除存在或添加一个或多个其他特征、步骤、操作或部件。
在此使用的所有术语(包括技术和科学术语)具有本领域技术人员通常所理解的含义,除非另外定义。应注意,这里使用的术语应解释为具有与本说明书的上下文相一致的含义,而不应以理想化或过于刻板的方式来解释。
下文实施例中“将A外延于B上”与“A设置于B上”的意思相同,均表示A生长与B上。
本发明一个实施例提供了一种量子点单光子源,参见图1和图2,包括:衬底1、缓冲层2、和/或DBR反射层3、吸收层4、有源层5、盖层6、量子点阵列7;所述缓冲层2设置于所述衬底1上;所述DBR反射层3设置于所述缓冲层2上;所述吸收层4设置于所述DBR反射层3上;所述有源层5设置于所述吸收层4上;所述盖层6设置于所述有源层5上;所述量子点阵列7通过刻蚀所述盖层6和所述有源层5得到,所述量子点阵列7位于所述吸收层4上。
其中,所述量子点阵列7的点密度为1×106cm-2;所述量子点阵列7中量子点的直径为8~70nm、高度为8~100nm、相邻量子点间距为9~10μm。
所述DBR反射层3包括依次交替生长的AlGaAs层和GaAs层;所述AlGaAs层的数量为26,所述GaAs层的数量为25。
所述AlGaAs层中铝组分y满足0.45≤y≤1,所述AlGaAs层的厚度为74.6~138.6nm,所述GaAs层的厚度为60.1~118.7nm。
所述有源层(5)包括进行n型掺杂或p型掺杂的InAs有源层、进行n型掺杂或p型掺杂的InSb有源层、进行n型掺杂或p型掺杂的GaSb有源层中的一种。
所述有源层5为一层有源层,或为依次设置于所述吸收层4上的第一有源层、δ掺杂层和第二有源层,其中,第一有源层和第二有源层为InGaAs有源层,δ掺杂层为经过δ掺杂的InGaAs有源层。
所述衬底1为GaAs衬底、GaSb衬底、InP衬底中的一种,所述缓冲层2为GaAs缓冲层、GaSb缓冲层、InGaAs缓冲层中的一种,所述吸收层4为GaAs吸收层、GaSb吸收层、InGaAs吸收层中的一种,所述盖层6为GaAs盖层、GaSb盖层、InGaAs盖层中的一种。
本发明另一个实施例提供一种量子点单光子源的制作方法,包括:在衬底1上依次生长缓冲层2、和/或DBR反射层3、和吸收层4;采用Frank-van der Merwe二维生长模式在所述吸收层4上生长有源层5;在所述有源层5上生长盖层6;采用电子束曝光方法与感应耦合等离子体刻蚀方法,对所述有源层5和盖层6进行刻蚀,得到量子点阵列7。
其中,所述采用Frank-van der Merwe二维模式在所述吸收层4上生长有源层5,包括:生长厚度为0.1~50nm的有源层5,并对所述有源层5采用均匀、渐变或δ掺杂方式进行n型掺杂或p型掺杂,其中,所述n型掺杂采用Si或GaTe进行掺杂,所述p型掺杂采用Be进行掺杂。
本发明又一个实施例提供了一种量子点单光子源器件的制备方法,采用粘贴的方式将排式光纤与通过上文所述的量子点单光子源进行垂直耦合得到量子点单光子源器件,并保证每个光纤内芯处有且仅有一个量子点。
下面通过具体实施例对本发明的具体方案进行详细说明:
实施例一
本发明实施例提供了一种InAs/GaAs量子点单光子源,参见图3和图4,该InAs/GaAs量子点单光子源包括:
GaAs衬底10、GaAs缓冲层21、DBR反射层20、GaAs吸收层25、InAs有源层26、GaAs盖层27、InAs/GaAs量子点阵列30;
GaAs缓冲层21外延于GaAs衬底10上;
DBR反射层20外延于GaAs缓冲层21上;
GaAs吸收层25外延于DBR反射层20上;
InAs有源层26外延于GaAs吸收层25上;
GaAs盖层27外延于InAs有源层26上;
InAs/GaAs量子点30阵列通过刻蚀GaAs盖层27和InAs有源层26,位于GaAs吸收层25上。
其中,DBR反射层20是指中心波长的分布式布拉格光栅反射层。采用直接光刻法,在GaAs盖层27和InAs有源层26上制作InAs/GaAs量子点阵列,可得到图2所示的InAs/GaAs量子点单光子源。
另外,InAs有源层26的厚度为0.5纳米。可将荧光波长拓展至1.55微米波段及以上。DBR反射层20包括依次交替生长的AlGaAs层22和GaAs层23。其中,AlGaAs层22的数量为26,GaAs层23的数量为25,以增强荧光反射率,同时采用在InAs有源层26下部制作DBR反射层20来提高荧光的收集效率。可参阅图5,图5为本申请一实施例提供的不同中心波长DBR反射层的模拟反射谱(a)1310纳米与反射谱(b)1550纳米的示意图。本领域技术人员可根据需要的荧光反射率对AlGaAs层22和GaAs层23的数量做出适应性改变,仅保持AlGaAs层22和GaAs层23交替生长即可。其中,AlGaAs层的厚度为74.6~138.6nm,GaAs层的厚度为60.1~118.7nm。AlGaAs层中铝组分y满足0.45≤y≤1。例如,AlGaAs层具体可以是Al0.9Ga0.1As势垒层。
需要说明的是,DBR反射层20可以理解为在所述GaAs缓冲层上交替生长25对Al0.9Ga0.1As/GaAs,然后在该25对Al0.9Ga0.1As/GaAs上再生长一层Al0.9Ga0.1As层。即得到AlGaAs层22的数量为26,GaAs层23的数量为25。
在本申请图3-4所示中,仅画出一对AlGaAs层22和一个GaAs层23,以及一个AlGaAs层22进行示意性表示,因此,不得以此作为对本申请的限制。
更多的,InAs/GaAs量子点阵列中相邻两个InAs/GaAs量子点30的距离L为9至10微米,制作好的InAs/GaAs量子点30包含GaAs盖层27和InAs有源层26,其直径为8纳米。
对InAs有源层可以进行n型掺杂或p型掺杂。n型掺杂采用Si进行掺杂,p型掺杂可以采用Be进行掺杂。该n型掺杂或p型掺杂可以采用均匀、渐变或δ掺杂方式。例如,InAs有源层26进行δ掺杂,采用p型Be掺杂,掺杂浓度为3E19cm-3
本发明实施例还提供一种InAs/GaAs量子点单光子源的制备方法,具体地,该方法主要包括以下步骤:
S101、在GaAs衬底上依次生长GaAs缓冲层、DBR反射层和GaAs吸收层;
具体地,该步骤包括:将GaAs衬底固定在样品拖上进行烘烤去湿;将烘烤后的GaAs衬底送入制备室进行除气;将除气好的GaAs衬底送入生长室,对GaAs衬底进行升温,并在As气氛保护下对GaAs衬底进行脱氧处理,脱氧温度约为660℃;将脱氧后的GaAs衬底的温度降至620℃,并将V/III束流比调为15,在GaAs衬底上进行GaAs缓冲层的生长;当GaAs缓冲层生长完成后,依次交替将V/III束流比调为13与15,进行AlGaAs势垒层和GaAs势垒层的交替生长,以完成DBR反射层的生成;当DBR反射层生长完成后,在DBR反射层上进行GaAs吸收层的生长,GaAs吸收层的生长厚度为20-25纳米。其中,烘烤温度为200℃,除气温度为420℃,脱氧处理的温度为660℃。
需要说明的是,本领域技术人员可根据需要的荧光反射率对AlGaAs层22和GaAs层23的数量做出适应性改变,仅保持AlGaAs层22和GaAs层23交替生长即可。
S102、采用Frank-van der Merwe二维生长模式在该GaAs吸收层上依次生长InAs有源层、GaAs盖层;
该步骤包括:当GaAs吸收层生长完成后,将V/III束流比调为30,采用Frank-vander Merwe二维生长模式在GaAs吸收层上进行InAs有源层的生长,该InAs有源层的生长厚度为0.5纳米,生长速度设为0.1微米每小时。当InAs有源层生长完成后,将V/III束流比调为15,在该InAs有源层上进行GaAs盖层的生长。其中,进行InAs有源层生长时,将温度升至620℃。其中,InAs有源层生长停顿时间为30s,退火温度为580℃,退火时间为360s,同时进行δ掺杂采用p型(Be)掺杂,掺杂浓度为3E19cm-3。通过采用改善InAs有源层的In迁移率、淀积速率、淀积厚度、掺杂、V/III束流比、生长温度以及退火来优化InAs有源层的应力、均匀性以及发光特性。
在本申请其中一个实施例中,在步骤S102中,采用Frank-van der Merwe二维生长模式进行InAs有源层的生长的同时进行Be的δ掺杂,掺杂浓度为3E19cm-3
S103、采用电子束曝光方法与感应耦合等离子体刻蚀方法,在该InAs有源层和GaAs盖层上制作InAs/GaAs量子点阵列。
图3为步骤S103之前未刻蚀InAs有源层和GaAs盖层,图4为刻蚀后得到的InAs/GaAs量子点阵列。
电子束曝光方法与感应耦合等离子体刻蚀方法可自由地控制量子点的密度、位置以及分布均匀性,提高制作InAs/GaAs量子点单光子源器件的成品率,以达到降低器件制作成本并最终实现批量化的目的。
具体的,选取步骤S102中生长好的外延样片,采用EBL曝光与ICP刻蚀工艺来制作InAs/GaAs量子点阵列,将量子点的密度设为1×106cm-2,实现对点的密度、位置以及分布均匀性的控制。本实施例中量子点的直径为8-70nm、高度为8-100nm、相邻量子点间距为9-10μm,例如制作好的InAs/GaAs量子点(包含InAs有源层和GaAs盖层)直径φ为8纳米、高度为10纳米、相邻量子点间距L为9微米。
本发明实施例还提供一种作InAs/GaAs量子点单光子源器件的制备方法,参见图9和图10,具体地,完成光刻后,采用排式光纤阵列与量子点阵列的垂直耦合方式直接粘贴来制作InAs/GaAs量子点光纤耦合器件模块,以保证每个光纤内芯处有且仅有一个InAs/GaAs量子点,较为密集的量子点阵列也在耦合的过程中能起到很好的支撑作用。在耦合量子点芯片时采用的光纤阵列901由16根(可定制)G657A1单模光纤902通过V型槽903固定呈横排排列,光纤的内芯904芯径为9微米,剥去涂覆层后光纤外径φ1为125微米,相邻光纤间距L1为127微米,光纤数值孔径NA=0.12。
在本申请实施例中,通过电子束曝光(EBL)及电感耦合等离子(ICP)刻蚀工艺来制作InAs/GaAs量子点阵列器件,该法可实现对InAs/GaAs量子点的点密度完全控制,点的密度能够优于1×106cm-2、点位置以及分布也可自由地操控,进而有效地改善InAs/GaAs量子点的发光效率与荧光提取效率,以及调控荧光波长在850至1600纳米范围内。
采用F-vdM二维生长模式,在GaAs衬底上进行外延材料的预定生长;采用制作预定对数GaAs/AlGaAs的DBR反射层的方式来增强荧光反射率;采用优化InAs有源层厚度的方法将荧光波长拓展至1.55微米波段及以上;采用直接光刻法制作InAs/GaAs量子点阵列来自由地控制量子点的密度、位置以及分布均匀性;提高了衬底的使用率与高质量InAs/GaAs量子点单光子源器件的外延成品率。以达到降低器件制作成本并最终实现批量化制作低密度高确定性量子点单光子源器件的要求。
实施例二
本发明实施例提供一种InSb/GaAs量子点单光子源及其制备方法,以及一种InSb/GaAs量子点单光子源器件的制备方法。
本实施例提供的InSb/GaAs量子点单光子源与实施例一的不同之处在于,本实施例中采用在GaAs吸收层上设置InSb有源层。即将实施例一中的InAs有源层替换为InSb有源层。通过刻蚀有源层和盖层得到的是InSb/GaAs量子点单光子源。本实施例中含有DBR反射层。
在300K室温下,InSb材料的本征电子浓度为2×1016cm-3,电子迁移率可达7×104cm2V-1s-1,因此,InSb材料天然是制备优良的量子点的天然候选材料。
对InSb有源层可以进行n型掺杂或p型掺杂。n型掺杂采用GaTe进行掺杂,掺杂浓度为0.01-3E18cm-3,p型掺杂采用Be进行掺杂,掺杂浓度为0.001-3E20cm-3。该n型掺杂或p型掺杂可以采用均匀、渐变或δ掺杂方式。例如,InSb有源层进行δ掺杂,采用p型Be掺杂,掺杂浓度为2E18cm-3
另外在InSb/GaAs量子点单光子源的制备方法中,本实施例与实施例一的区别在于,在步骤S102中,采用Frank-van der Merwe二维生长模式在该GaAs吸收层上依次生长InSb有源层、GaAs盖层;
采用Frank-van der Merwe二维模式生长厚度为0.1-10nm的InSb有源层1008,生长温度为340-500℃,生长速度为0.01-0.5μm/h,V/III束流比为8~35,并对InSb有源层1008进行n型掺杂或p型掺杂。所述n型掺杂采用GaTe进行掺杂,掺杂浓度为0.01-3E18cm-3,所述p型掺杂采用Be进行掺杂,掺杂浓度为0.001-3E20cm-3。该n型掺杂或p型掺杂可以采用均匀、渐变或δ掺杂方式。例如,完成GaAs吸收层生长后,将加热器温度降至420℃,V/III束流比调为13,采用Frank-van der Merwe二维模式进行InSb有源层1008生长,厚度为0.5nm,生长速度为0.05μm/h,生长停顿时间为30s,InSb有源层退火温度为430℃,InSb有源层退火时间为300s,同时进行δ掺杂采用p型(Be)掺杂,掺杂浓度为2E18cm-3
本实施例中提供的InSb/GaAs量子点单光子源器件的制备方法与实施例一相同。
综上,本实施例提供的InSb/GaAs量子点的发光波长为0.6-5μm。本实施例的其余优势与实施例一具有的优势相同,此处不再赘述,本实施例中未尽之细节,请参照实施例一。
实施例三
本发明实施例提供了一种GaSb/GaAs量子点单光子源及其制备方法,以及一种GaSb/GaAs量子点单光子源器件的制备方法。
本实施例提供的GaSb/GaAs量子点单光子源与实施例一的不同之处在于,本实施例中采用在GaAs吸收层上设置GaSb有源层。即将实施例一中的InAs有源层替换为GaSb有源层。通过刻蚀有源层和盖层得到的是GaSb/GaAs量子点单光子源。本实施例中含有DBR反射层。
其中,GaSb有源层的厚度为0.5纳米。GaSb有源层进行δ掺杂,采用n型GaTe掺杂,掺杂浓度为2E18cm-3
在GaSb/GaAs量子点单光子源的制备方法中,本实施例与实施例一的区别在于,在步骤S102中,采用Frank-van der Merwe二维生长模式在该GaAs吸收层上依次生长GaSb有源层、GaAs盖层。
具体地,当GaAs吸收层生长完成后,将温度降至410℃,V/III束流比调为6,采用Frank-van der Merwe二维生长模式在GaAs吸收层上进行GaSb有源层的生长,所述GaSb有源层的生长厚度为0.5纳米,生成速度设为0.05微米每小时;当GaSb有源层生长完成后,将温度降至620℃,V/III束流比调为15,在所述GaSb有源层进行GaAs盖层的生长。
本实施例中提供的GaSb/GaAs量子点单光子源器件的制备方法与实施例一相同。
综上,本实施例用优化GaSb有源层厚度的方法将荧光波长拓展至2微米波段及以上。本实施例的其余优势与实施例一具有的优势相同,此处不再赘述,本实施例中未尽之细节,请参照实施例一。
实施例四
本发明实施例提供了一种InAs/GaSb量子点单光子源及其制备方法,以及一种InAs/GaSb量子点单光子源器件的制备方法。
参见图6,本实施例提供的InAs/GaSb量子点单光子源包括:GaSb衬底10a、GaSb缓冲层20a、GaSb吸收层30a、InAs有源层40a、GaSb盖层50a、InAs/GaSb量子点阵列60a;
GaSb缓冲层20a外延于GaSb衬底10a上;
GaSb吸收层30a外延于GaSb缓冲层20a上;
InAs有源层40a外延于GaSb吸收层30a上;
GaSb盖层50a外延于InAs有源层40a上;
InAs/GaSb量子点60a阵列通过刻蚀GaSb盖层50和InAs有源层40a,位于GaSb吸收层30a上。
本实施例中不含DBR反射层。
在本申请其中一个实施例中,InAs有源层40a含有Be掺杂物质。Be的δ掺杂,掺杂浓度为3E19cm-3。InAs/GaSb量子点60a阵列中相邻两个InAs/GaSb量子点60a的距离L为9至10微米。所述InAs/GaSb量子点包含GaSb盖层和InAs有源层,直径为8至65纳米。所述InAs有源层的生长厚度为0.5纳米。
在InAs/GaSb量子点单光子源的制备方法中,本实施例与实施例一的区别在于,在步骤S101中、在GaAs衬底上依次生长GaAs缓冲层和GaAs吸收层。具体地,将脱氧后的GaSb衬底的温度降至520℃,将V/III束流比调为15,进行GaSb缓冲层的生长;当GaSb缓冲层生长完成后,将温度降至410℃,将V/III束流比调为13,进行GaSb吸收层的生长。
本实施例中提供的InAs/GaSb量子点单光子源器件的制备方法与实施例一相同。
综上,本实施例提供的InAs/GaSb量子点的通过电子束曝光(EBL)及电感耦合等离子(ICP)刻蚀工艺来制作InAs/GaSb量子点阵列器件,该法可实现对InAs/GaSb量子点的点密度完全控制,点的密度能够优于1×106cm-2、位置以及分布也可自由地操控,进而有效地改善InAs量子点的发光效率以及拓展荧光发射波长(850-2000nm)。
采用F-vdM二维生长模式在GaSb衬底上进行外延材料的生长,由于InAs与GaSb之间存在较小的晶格失配,因此可容易地将改变InAs有源层厚度,能够将InAs有源层的荧光发射波长拓展至2微米及以上。
本实施例中未尽之细节,请参照实施例一。
实施例五
本发明实施例提供了一种InSb/GaSb量子点单光子源及其制备方法,以及一种InSb/GaSb量子点单光子源器件的制备方法。
本实施例提供的InSb/GaSb量子点单光子源与实施例四的不同之处在于,本实施例中采用在GaSb吸收层上设置InSb有源层。即将实施例四中的InAs有源层替换为InSb有源层。其中,InSb有源层的厚度为0.1-20nm。通过刻蚀有源层和盖层得到的是InSb/GaSb量子点单光子源。即本实施例中不含DBR反射层。
在InAs/GaSb量子点单光子源的制备方法中,本实施例与实施例四的区别在于,采用Frank-van der Merwe二维模式生长InSb有源层,生长温度为340-500℃,生长速度为0.015-0.45μm/h,V/III束流比为8-30,并对InSb有源层进行n型掺杂或p型掺杂。n型掺杂采用GaTe进行掺杂,掺杂浓度为0.01-3E18cm-3,所述p型掺杂采用Be进行掺杂,掺杂浓度为0.001-3E20cm-3。具体地,完成GaSb吸收层13生长后,将V/III束流比调为13,采用Frank-vander Merwe二维模式进行InSb有源层14生长,生长厚度为0.5nm,生长速度为0.05μm/h,生长停顿时间为30s,退火温度为420℃,退火时间为300s,同时进行δ掺杂,Be掺杂浓度为2E18cm-3
本实施例中提供的InSb/GaSb量子点单光子源器件的制备方法与实施例一相同。
综上,本发明通过调控有源层的结构、厚度、掺杂,以实现所述InSb/GaSb量子点单光子源器件的高质量荧光发射,提高GaSb衬底的使用率与高质量InSb/GaSb量子点单光子源器件材料的外延成品率。具体地,通过调控InSb有源层生长的迁移率、淀积速率、淀积厚度、掺杂、V/III束流比、温度、停顿以及退火来改善InSb有源层的应力与均匀性,并提高荧光特性。采用二维模式在GaSb衬底上进行外延材料的生长,优化器件结构,尤其调控有源层的结构、厚度、掺杂;采用优化InSb有源层厚度的方法将荧光波长拓展至10μm及以上。
实施例六
本发明实施例提供了一种InAs/InGaAs/InP量子点单光子源及其制备方法,以及一种InAs/InGaAs/InP量子点单光子源器件的制备方法。
本实施例提供的InAs/InGaAs/InP量子点单光子源与实施例四的不同之处在于,本实施例中衬底为InP衬底,缓冲层为InGaAs缓冲层,吸收层为InGaAs吸收层,盖层为InGaAs盖层,InAs/InGaAs/InP量子点阵列为通过刻蚀所述InAs有源层和InGaAs盖层,位于所述InGaAs吸收层上。即本实施例中不含DBR反射层。
其中,InAs/InGaAs/InP量子点阵列中相邻两个量子点的距离为9至10微米,InAs/InGaAs/InP量子点的直径为8至50纳米。InGaAs缓冲层为In0.53Ga0.47As缓冲层,InGaAs吸收层为In0.53Ga0.47As吸收层。
在InAs/InGaAs/InP量子点单光子源的制备方法中,在步骤S101中,在InP衬底上依次生长In0.53Ga0.47As缓冲层、In0.53Ga0.47As吸收层,将InP衬底固定在样品拖上进行烘烤去湿;将烘烤后的InP衬底送入制备室进行除气;将除气好的InP衬底送入生长室,对InP衬底进行升温至580℃,并在As气氛保护下对InP衬底进行脱氧处理;将脱氧后的InP衬底的温度降至520℃,并将V/III束流比调为15,进行In0.53Ga0.47As缓冲层的生长;当In0.53Ga0.47As缓冲层生长完成后,将温度降至410℃,将V/III束流比调为18,进行In0.53Ga0.47As吸收层的生长。其中,烘烤温度为200℃,除气温度为350℃,脱氧处理的温度为620℃。In0.53Ga0.47As吸收层的厚度为5纳米。
步骤S102包括:当In0.53Ga0.47As吸收层生长完成后,将V/III束流比调为20,采用Frank-van der Merwe二维生长模式进行InAs有源层的生长,该InAs有源层的生长厚度为0.5纳米,生长速度设为0.05微米每小时;当InAs有源层生长完成后,将V/III束流比调为18,在该InAs有源层上生长In0.53Ga0.47As盖层,该In0.53Ga0.47As盖层的生长厚度9.5纳米。其中,在生长InAs有源层时,生长停顿时间为30秒,InAs有源层退火温度为550℃,退火时间为300秒。采用Frank-van der Merwe二维生长模式进行InAs有源层的生长的同时进行Be的δ掺杂,掺杂浓度为3E18cm-3
本实施例中提供的InAs/InGaAs/InP量子点单光子源器件的制备方法与实施例一相同。
综上,本实施例中采用与衬底晶格较为匹配的In0.53Ga0.47As作为缓冲层,降低外延结构的应力以及增加表面平整度和光洁度。通过优化器件结构,使得所述InAs/InGaAs/InP量子点单光子源器件的能够实现高质量的荧光发射,将InAs/InGaAs/InP量子点的发光波长拓展至1.9μm及以上,提高InP衬底的使用率与高质量InAs量子点材料的外延成品率;采用直接光刻法制作InAs/InGaAs/InP量子点单光子源器件,提高制作器件的成品率,从而降低器件制作成本并实现批量化制作。
本实施例中未尽之细节,请参照实施例四。
实施例七
本发明实施例提供了一种In(Ga)As/GaAs量子点单光子源及其制备方法,以及一种In(Ga)As/GaAs量子点单光子源器件的制备方法。
参见图7和图8,本实施例提供的In(Ga)As/GaAs量子点单光子源与实施例一的不同之处在于,本实施例中有源层为在GaAs吸收层25上生长In1-xGaxAs第一有源层501,对所述In1-xGaxAs第一有源层501表面进行δ掺杂得到δ掺杂层700,在所述δ掺杂层700上生长In1-xGaxAs第二有源层502,在所述In1-xGaxAs第二有源层502上生长GaAs盖层27,其中0≤x<1。即本实施例中含有DBR反射层。
In(Ga)As/GaAs量子点阵列为通过刻蚀In1-xGaxAs第一有源层501、δ掺杂层700、In1-xGaxAs第二有源层502和GaAs盖层27得到。
其中,所述In1-xGaxAs第一有源层501和所述In1-xGaxAs第二有源层502的总厚度为0.1-30nm;所述GaAs盖层27的厚度为0-100nm。
另外在In(Ga)As/GaAs量子点单光子源的制备方法中,本实施例与实施例一的区别在于,在步骤S102中,采用Frank-van der Merwe二维生长模式在该GaAs吸收层上依次生长In1-xGaxAs第一有源层501、δ掺杂层700、In1-xGaxAs第二有源层502和GaAs盖层27。
需要说明的是,在生长完In1-xGaxAs第一有源层501后,且在生长In1-xGaxAs第二有源层502前,进行δ掺杂所得到δ掺杂层700的过程中并不会改变In1-xGaxAs第一有源层501与第二有源层502的总厚度,只是在In1-xGaxAs第一有源层501的表面向下进行预设厚度的δ掺杂,从而得到δ掺杂层700。δ掺杂包括n型掺杂或p型掺杂;其中,所述n型掺杂采用Si进行掺杂,掺杂浓度为0.1-5E18cm-3,所述p型掺杂采用Be进行掺杂,掺杂浓度为0.01-5E20cm-3
具体地,完成GaAs吸收层400生长后,将加热器温度调至580℃,V/III束流比调为30,采用Frank-van der Merwe二维模式进行In1-xGaxAs第一有源层501生长,生长厚度为0.25nm,生长速度为0.01μm/h,生长停顿时间为30s,退火温度为590℃,退火时间为300s,同时对In1-xGaxAs第一有源层501表面进行δ掺杂采用2E18cm-3浓度的Si掺杂或3E19cm-3浓度的Be掺杂,得到δ掺杂层700。其中x为0.85。在δ掺杂层700上再次采用F-vdM二维模式进行In1- xGaxAs第二有源层502生长,加热器温度调至580℃,V/III束流比调为30,生长厚度为0.25nm,生长速度为0.01μm/h,生长停顿时间为30s,退火温度为590℃,退火时间为300s。其中x为0.85。然后将V/III束流比调为15,将加热器温度升温至620℃,进行GaAs盖层27的生长。
本实施例中提供的In(Ga)As/GaAs量子点单光子源器件的制备方法与实施例一相同。
综上,本实施例通过对有源层In1-xGaxAs材料中x值范围进行调节,优选为0≤x<1;并通过对上述盖层以及有源层(即包含了δ掺杂层700的In1-xGaxAs第一有源层501和In1- xGaxAs第二有源层502的厚度进行优化,拓展了In1-xGaxAs量子点的发光波长,使其拓展到850-1600nm。本实施例的其余优势与实施例一具有的优势相同,此处不再赘述,本实施例中未尽之细节,请参照实施例一。
本领域技术人员可以理解,本发明的各个实施例和/或权利要求中记载的特征可以进行多种组合或/或结合,即使这样的组合或结合没有明确记载于本发明中。特别地,在不脱离本发明精神和教导的情况下,本发明的各个实施例和/或权利要求中记载的特征可以进行多种组合和/或结合。所有这些组合和/或结合均落入本发明的范围。
尽管已经参照本发明的特定示例性实施例示出并描述了本发明,但是本领域技术人员应该理解,在不背离所附权利要求及其等同物限定的本发明的精神和范围的情况下,可以对本发明进行形式和细节上的多种改变。因此,本发明的范围不应该限于上述实施例,而是应该不仅由所附权利要求来进行确定,还由所附权利要求的等同物来进行限定。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种量子点单光子源,其特征在于,包括:
衬底(1)、缓冲层(2)、和/或DBR反射层(3)、吸收层(4)、有源层(5)、盖层(6)、量子点阵列(7);
所述缓冲层(2)设置于所述衬底(1)上;
所述DBR反射层(3)设置于所述缓冲层(2)上;
所述吸收层(4)设置于所述DBR反射层(3)上;
所述有源层(5)设置于所述吸收层(4)上;
所述盖层(6)设置于所述有源层(5)上;
所述量子点阵列(7)通过刻蚀所述盖层(6)和所述有源层(5)得到,所述量子点阵列(7)位于所述吸收层(4)上。
2.根据权利要求1所述的量子点单光子源,其特征在于,所述量子点阵列(7)的点密度为1×106cm-2;所述量子点阵列(7)中量子点的直径为8~70nm、高度为8~100nm、相邻量子点间距为9~10μm。
3.根据权利要求1所述的量子点单光子源,其特征在于,所述DBR反射层(3)包括依次交替生长的A1GaAs层和GaAs层;
所述AlGaAs层的数量为26,所述GaAs层的数量为25。
4.根据权利要求3所述的量子点单光子源,其特征在于,所述A1GaAs层中铝组分y满足0.45≤y≤1,所述AlGaAs层的厚度为74.6~138.6nm,所述GaAs层的厚度为60.1~118.7nm。
5.根据权利要求1所述的量子点单光子源,其特征在于,所述有源层(5)包括进行n型掺杂或p型掺杂的InAs有源层、进行n型掺杂或p型掺杂的InSb有源层、进行n型掺杂或p型掺杂的GaSb有源层中的一种。
6.根据权利要求1所述的量子点单光子源,其特征在于,所述有源层(5)为一层有源层,或为依次设置于所述吸收层(4)上的第一有源层、δ掺杂层和第二有源层,其中,第一有源层和第二有源层为InGaAs有源层,δ掺杂层为经过δ掺杂的InGaAs有源层。
7.根据权利要求1所述的量子点单光子源,其特征在于,所述衬底(1)为GaAs衬底、GaSb衬底、InP衬底中的一种,所述缓冲层(2)为GaAs缓冲层、GaSb缓冲层、InGaAs缓冲层中的一种,所述吸收层(4)为GaAs吸收层、GaSb吸收层、InGaAs吸收层中的一种,所述盖层(6)为GaAs盖层、GaSb盖层、InGaAs盖层中的一种。
8.一种量子点单光子源的制作方法,其特征在于,包括:
在衬底(1)上依次生长缓冲层(2)、和/或DBR反射层(3)、和吸收层(4);
采用Frank-van der Merwe二维生长模式在所述吸收层(4)上生长有源层(5);
在所述有源层(5)上生长盖层(6);
采用电子束曝光方法与感应耦合等离子体刻蚀方法,对所述有源层(5)和盖层(6)进行刻蚀,得到量子点阵列(7)。
9.根据权利要求8所述的方法,其特征在于,所述采用Frank-van der Merwe二维模式在所述吸收层(4)上生长有源层(5),包括:
生长厚度为0.1~50nm的有源层(5),并对所述有源层(5)采用均匀、渐变或δ掺杂方式进行n型掺杂或p型掺杂,其中,所述n型掺杂采用Si或GaTe进行掺杂,所述p型掺杂采用Be进行掺杂。
10.一种量子点单光子源器件的制备方法,其特征在于,采用粘贴的方式将排式光纤与通过权利要求1~7中任一项所述的量子点单光子源进行垂直耦合得到量子点单光子源器件,并保证每个光纤内芯处有且仅有一个量子点。
CN202010557214.4A 2020-01-17 2020-06-18 量子点单光子源、制备方法及其器件的制备方法 Active CN111525005B (zh)

Applications Claiming Priority (14)

Application Number Priority Date Filing Date Title
CN202010056695 2020-01-17
CN2020100502605 2020-01-17
CN2020100566931 2020-01-17
CN2020100566950 2020-01-17
CN202010050260 2020-01-17
CN2020100566946 2020-01-17
CN202010056694 2020-01-17
CN202010056693 2020-01-17
CN2020100567012 2020-01-17
CN202010050259 2020-01-17
CN202010056702 2020-01-17
CN2020100502592 2020-01-17
CN2020100567027 2020-01-17
CN202010056701 2020-01-17

Publications (2)

Publication Number Publication Date
CN111525005A true CN111525005A (zh) 2020-08-11
CN111525005B CN111525005B (zh) 2021-06-18

Family

ID=71909744

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010557214.4A Active CN111525005B (zh) 2020-01-17 2020-06-18 量子点单光子源、制备方法及其器件的制备方法

Country Status (1)

Country Link
CN (1) CN111525005B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101499617A (zh) * 2008-01-30 2009-08-05 中国科学院半导体研究所 采用光子晶体微腔和晶片键合技术实现电注入的单光子源
CN102244156A (zh) * 2011-06-16 2011-11-16 清华大学 一种InGaN量子点的外延生长方法以及所得的单光子源
CN103531679A (zh) * 2013-10-23 2014-01-22 中国科学院半导体研究所 制备六棱柱纳米微腔中的量子点单光子源的方法
CN103532010A (zh) * 2013-10-25 2014-01-22 中国科学院半导体研究所 基于高折射率对比度光栅结构的单光子发射器及其制作方法
CN106199856A (zh) * 2016-07-22 2016-12-07 中国科学院半导体研究所 单光子源器件光纤阵列耦合输出装置、耦合系统及方法
CN106653967A (zh) * 2016-12-29 2017-05-10 中国科学院半导体研究所 通过量子阱和量子点共振能量转移制备单光子源的方法
KR101940748B1 (ko) * 2017-12-29 2019-01-21 한국광기술원 외부 캐버티를 갖는 단일 광자 소스 방출 장치
CN110379932A (zh) * 2019-08-08 2019-10-25 上海南麟电子股份有限公司 一种电驱动量子点单光子源及其制备方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101499617A (zh) * 2008-01-30 2009-08-05 中国科学院半导体研究所 采用光子晶体微腔和晶片键合技术实现电注入的单光子源
CN102244156A (zh) * 2011-06-16 2011-11-16 清华大学 一种InGaN量子点的外延生长方法以及所得的单光子源
CN103531679A (zh) * 2013-10-23 2014-01-22 中国科学院半导体研究所 制备六棱柱纳米微腔中的量子点单光子源的方法
CN103532010A (zh) * 2013-10-25 2014-01-22 中国科学院半导体研究所 基于高折射率对比度光栅结构的单光子发射器及其制作方法
CN106199856A (zh) * 2016-07-22 2016-12-07 中国科学院半导体研究所 单光子源器件光纤阵列耦合输出装置、耦合系统及方法
CN106653967A (zh) * 2016-12-29 2017-05-10 中国科学院半导体研究所 通过量子阱和量子点共振能量转移制备单光子源的方法
KR101940748B1 (ko) * 2017-12-29 2019-01-21 한국광기술원 외부 캐버티를 갖는 단일 광자 소스 방출 장치
CN110379932A (zh) * 2019-08-08 2019-10-25 上海南麟电子股份有限公司 一种电驱动量子点单光子源及其制备方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
MA,B ET AL.: ""Single photon extraction from self-assembled quantum dots via stable fiber array coupling"", 《APPLIED PHYSICS LETTERS》 *
ZOLNACZ, K ET AL.: ""Method for direct coupling of a semiconductor quantum dot to an optical fiber for single-photon source applications"", 《OPTICS EXPRESS》 *
尚向军 等: ""半导体自组织量子点量子发光机理与器件"", 《物理学报》 *
牛智川 等: ""半导体InAs量子点单光子发射器件"", 《物理》 *

Also Published As

Publication number Publication date
CN111525005B (zh) 2021-06-18

Similar Documents

Publication Publication Date Title
KR102461045B1 (ko) 그래핀 유형 기재 상에 성장된 나노와이어를 기반으로 하는 레이저 또는 led
JP5464458B2 (ja) 半導体装置及び半導体装置の製造方法
KR102696870B1 (ko) 나노와이어 레이저 구조체 및 제조 방법
CN100546135C (zh) 可调谐半导体激光器的制作方法及可调谐半导体激光器
US8569739B2 (en) Chemically-etched nanostructures and related devices
US9112082B2 (en) Electrically driven single photon source
US10361250B2 (en) Active optical device enabled by dielectric metamaterials
US20100283064A1 (en) Nanostructured led array with collimating reflectors
US8461569B2 (en) Semiconductor device and a method of fabricating a semiconductor device
US10079331B2 (en) High index dielectric film to increase extraction efficiency of nanowire LEDs
KR101957801B1 (ko) 플렉서블 이중접합 태양전지
CN112421375B (zh) 中红外波段激光器外延结构、中红外波段微腔激光器及其制备方法和应用、检测器件
US20210119420A1 (en) Nanocrystal surface-emitting lasers
CN108400523B (zh) 一种高速集成dfb半导体激光器芯片及制备方法
CN111525005B (zh) 量子点单光子源、制备方法及其器件的制备方法
JP2000188443A (ja) 半導体量子ドット素子とその製造方法
WO2022146823A1 (en) Methods for forming light emitting diodes
JP6031978B2 (ja) 半導体量子ドットの製造方法、単一光子発生器及びその製造方法
CN114336278B (zh) 一种ZnO悬浮碗状结构的垂直腔面激光发射器及其制备方法
CN113889844B (zh) 一种纳米线-等离激元耦合的单光子发射器及其制备方法
US10958040B1 (en) Fabrication of ellipsoidal or semi-ellipsoidal semiconductor structures
WO1996030951A1 (en) Light emitters and detectors
JP2017045881A (ja) 量子ドットの製造方法及び量子ドット

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant