CN111522182A - 液晶显示面板及其阵列基板 - Google Patents
液晶显示面板及其阵列基板 Download PDFInfo
- Publication number
- CN111522182A CN111522182A CN202010475162.6A CN202010475162A CN111522182A CN 111522182 A CN111522182 A CN 111522182A CN 202010475162 A CN202010475162 A CN 202010475162A CN 111522182 A CN111522182 A CN 111522182A
- Authority
- CN
- China
- Prior art keywords
- electrode
- pixel
- pixel sub
- gate line
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 98
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 46
- 239000010409 thin film Substances 0.000 claims description 33
- 239000011159 matrix material Substances 0.000 claims description 20
- 239000010408 film Substances 0.000 claims description 14
- 239000011800 void material Substances 0.000 claims 1
- 230000008878 coupling Effects 0.000 abstract description 29
- 238000010168 coupling process Methods 0.000 abstract description 29
- 238000005859 coupling reaction Methods 0.000 abstract description 29
- 230000002159 abnormal effect Effects 0.000 abstract description 8
- 101150071119 cpg-2 gene Proteins 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 101150008740 cpg-1 gene Proteins 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 230000000750 progressive effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
Abstract
本发明公开了一种液晶显示面板及其阵列基板,本发明技术方案设置像素单元的像素电极中,所述第一像素子电极的延伸方向与所述第二像素子电极的延伸方向不同,通过调节所述第一像素子电极的延伸方向,可以减少像素电极与栅极线之间的交叠面积,从而降低像素电极与栅极线之间的耦合电容,进而可以避免由于所述耦合电容过大导致的像素电极充电不均问题,避免图像显示异常问题,提高显示质量。
Description
技术领域
本发明涉及显示设备技术领域,更具体的说,涉及一种液晶显示面板及其阵列基板。
背景技术
随着科学技术的不断进步,越来越多的显示设备被广泛的应用于人们的日常生活以及工作当中,为人们的日常生活以及工作带来了巨大的便利,成为当今人们不可或缺的重要工具。显示设备实现图像显示功能的主要部件是显示面板,液晶显示面板是当前主流显示面板类型之一。
液晶显示面板具有包括:设置的阵列基板与彩膜基板;以及设置在阵列基板与彩膜基板之间的液晶层。阵列基板上具有多条平行设置的栅极线和多条平行设置的数据线,栅极线和数据线交叉形成多个像素区,像素区内具有像素单元。像素单元包括像素电极和薄膜晶体管。
现有的液晶显示面板中,存在较大的寄生电容,影响图像显示质量。
发明内容
有鉴于此,本申请提供了一种液晶显示面板及其阵列基板,方案如下:
一种液晶显示面板的阵列基板,所述阵列基板包括:
透明基板;
设置在所述透明基板上的多条栅极线和多条数据线,所述栅极线和所述数据线交叉限定多个像素区;
设置在所述像素区内的像素单元,所述像素单元具有像素电极和薄膜晶体管,所述薄膜晶体管位于所述透明基板与所述像素电极之间;
其中,所述像素电极包括:一条第一像素子电极和多条依次排布的第二像素子电极,该多条第二像素子电极位于所述第一像素子电极的同一侧;所述第一像素子电极的延伸方向与所述第二像素子电极的延伸方向不同。
本发明技术方案提供阵列基板中,设置像素单元的像素电极中,所述第一像素子电极的延伸方向与所述第二像素子电极的延伸方向不同,通过调节所述第一像素子电极的延伸方向,可以减少像素电极与栅极线之间的交叠面积,从而降低像素电极与栅极线之间的耦合电容,进而可以避免由于所述耦合电容过大导致的像素电极充电不均问题,避免图像显示异常问题,提高显示质量。
本发明技术方案还提供了一种液晶显示面板,所述液晶显示面板包括:
相对设置的彩膜基板以及阵列基板,所述阵列基板为上述任一项所述的阵列面板;
位于所述彩膜基板与所述阵列基板之间的液晶层。
本发明技术方案所述液晶显示面板采用上述阵列基板,可以减少像素电极与栅极线之间的交叠面积,从而降低像素电极与栅极线之间的耦合电容,进而可以避免由于所述耦合电容过大导致的像素电极充电不均问题,避免图像显示异常问题,提高显示质量。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
本说明书附图所绘示的结构、比例、大小等,均仅用以配合说明书所揭示的内容,以供熟悉此技术的人士了解与阅读,并非用以限定本发明可实施的限定条件,故不具技术上的实质意义,任何结构的修饰、比例关系的改变或大小的调整,在不影响本发明所能产生的功效及所能达成的目的下,均应仍落在本发明所揭示的技术内容得能涵盖的范围内。
图1为一种液晶面板的结构示意图;
图2为图1所示液晶显示面板中阵列基板的结构示意图;
图3为图2的局部放大图;
图4为图3在A-A’方向的切面图;
图5为本发明实施例提供的一种液晶显示面板的结构示意图;
图6为图5所示液晶显示面板中阵列基板的结构示意图;
图7为图6的局部放大图;
图8为图7在B-B’方向的切面图;
图9为本发明实施例提供的一种像素电极的结构示意图;
图10为本发明实施例提供的一种液晶显示面板的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
如图1-图4所示,图1为一种液晶面板的结构示意图,图2为图1所示液晶显示面板中阵列基板的结构示意图,图3为图2的局部放大图,图4为图3在A-A’方向的切面图。所述液晶显示面板包括相对设置的阵列基板和彩膜基板以及设置在二者之间的液晶层。图1-图4中未示出液晶层。
阵列基板的透明基板10上设置有多条平行分布的栅极线11和多条平行分布的数据线12。栅极线11和数据线12交叉形成多个像素区13,像素区13内具有像素单元。像素单元包括像素电极14和薄膜晶体管15。每个像素区设置一个像素单元,像素单元阵列排布。同一行像素单元的薄膜晶体管15的栅极连接同一栅极线11,不同行像素单元的薄膜晶体管15的栅极连接不同栅极线11。同一列像素单元的薄膜晶体管15的源极连接同一条数据线12,不同列像素单元的薄膜晶体管15的源极连接不同数据线12。所述像素单元中,薄膜晶体管15的漏极与像素电极14连接。
彩膜基板上设置有黑色矩阵16,黑色矩阵具有多个与所述像素区13一一对应的开口。黑色矩阵16用于遮挡栅极线11、数据线12以及薄膜晶体管15。在阵列基板上还具有公共电极,图1-图4中未示出公共电极。
设定任意相邻的两条栅极线11分别为栅极线111和栅极线112。对于栅极线111和栅极线112之间的像素单元:薄膜晶体管15位于所属像素单元的下端,其栅极与栅极线111连接,像素单元的上部区域具有多条依次排布的像素子电极141,像素单元的下部区域具有多条依次排布的像素子电极142。
基于栅极线11的扫描信号,控制薄膜晶体管15的开关状态,数据线12中的数据信号通过薄膜晶体管15的沟道,传输至像素电极14,以控制像素电极和公共电极之间压差,实现图像显示。
在现有液晶显示面板中,如大尺寸车载显示屏,栅极线11的负载较重。栅极线11不仅需要驱动像素单元,实现图像显示,还需要有约25%的负载驱动能力用于克服像素电极14与栅极线11之间的耦合电容Cpg1,并需要有约25%的负载驱动能力用于克服栅极线11与公共电极之间的耦合电容Cgc。耦合电容Cpg1和耦合电容Cgc的存在严重浪费了栅极线11的驱动能力。如图2和图3中虚线椭圆所示,在像素单元靠近栅极线111的一端,最上方的像素子电极141与栅极线11之间的交叠部分形成耦合电容Cpg1。
如图4所示,阵列基板的透明基板10上设置有遮光层17;遮光层17上覆盖有缓冲层101;缓冲层101上设置有薄膜晶体管15的沟道层a;沟道层a上覆盖有栅氧化层102;栅氧化层102上设置有栅极层,栅极层用于制备栅极线11以及薄膜晶体管15的栅极;栅极层上覆盖有电极间绝缘层103;电极间绝缘层103上设置有源漏电极层104,用于制备薄膜晶体管15的源漏极和数据线12;源漏电极层104上覆盖有平坦化层105;平坦化层105上设置有像素电极层,用于制备像素电极14。公共电极位于像素电极层和栅极层之间。
目前液晶显示面板中集成有触控功能,可以复用公共电极作为触控电极。需要在公共电极对应栅极线位置设置开缝,以将其分为多个电极块,用于实现触控功能。虽然通过增大所述开缝,能够减小耦合电容Cgc,但是由于公共电极设置在栅极线11与像素电极14之间,增大开缝会减弱公共电极的对下方栅极线11的电磁屏蔽功能,从而导致耦合电容Cpg1增大,导致出现像素电极14充电不均的问题,最终导致图像显示异常,影响图像显示质量。
为了解决上述问题,本发明实施例提供了一种液晶显示面板的阵列基板,通过改进像素电极结构,能够降低像素电极与栅极线的交叠面积,从而降低像素电极与栅极线之间的耦合电容,进而可以避免由于所述耦合电容过大导致的像素电极充电不均问题,避免图像显示异常问题,提高显示质量。故所述阵列基板可以有效降低像素电极与栅极线之间的耦合电容,降低栅极线负载。而且本发明技术方案实现改变的仅是处于黑色矩阵下方与栅极线相邻的部分向电极结构,不改变黑色矩阵以及像素电极对一个黑色矩阵开口位置的结构,不影响液晶显示面板的开口率。
为使本申请的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本申请作进一步详细的说明。
如图5-图8所示,图5为本发明实施例提供的一种液晶显示面板的结构示意图,图6为图5所示液晶显示面板中阵列基板的结构示意图,图7为图6的局部放大图,图8为图7在B-B’方向的切面图。所述液晶显示面板具有相对设置阵列基板以及彩膜基板,彩膜基板具有黑色矩阵26。
所述阵列基板包括:透明基板20;设置在所述透明基板20上的多条栅极线21和多条数据线22,所述栅极线21和所述数据线22交叉限定多个像素区23;设置在所述像素区内的像素单元,所述像素单元具有像素电极24和薄膜晶体管25,所述薄膜晶体管25位于所述透明基板20与所述像素电极24之间。
其中,所述像素电极24包括:一条第一像素子电极241和多条依次排布的第二像素子电极242,该多条第二像素子电极242位于所述第一像素子电极241的同一侧;所述第一像素子电极241的延伸方向与所述第二像素子电极242的延伸方向不同。
本发明实施例所述阵列基板中,设置像素单元的像素电极24的第一像素子电极241的延伸方向与所述第二像素子电极242的延伸方向不同,通过调节所述第一像素子电极241的延伸方向,可以减少像素电极24与栅极线21之间的交叠面积,从而降低像素电极24与栅极线21之间的耦合电容Cpg2,进而可以避免由于所述耦合电容Cpg2过大导致的像素电极24充电不均问题,避免图像显示异常问题,提高显示质量。
本发明实施例中,如图8所示,阵列基板的透明基板20上设置有遮光层27;遮光层27上覆盖有缓冲层201;缓冲层201上设置有薄膜晶体管25的沟道层a;沟道层a上覆盖有栅氧化层202;栅氧化层202上设置有栅极层,栅极层用于制备栅极线21以及薄膜晶体管25的栅极;栅极层上覆盖有电极间绝缘层203;电极间绝缘层203上设置有源漏电极层204,用于制备薄膜晶体管25的源漏极和数据线22;源漏电极层204上覆盖有平坦化层205;平坦化层205上设置有像素电极层,用于制备像素电极24。公共电极位于像素电极层和栅极层之间。
如图7和图8所示,由于改变了像素单元上端第一像素子电极241的结构,使得像素电极24上端与相邻栅极线21具有较小的交叠面积S2,故耦合电容Cpg2较小。现有实施方式中,如图3和图4所示,像素单元上端各个像素子电极相同,故像素电极14上端与相邻栅极线11具有较大的交叠面积S1,耦合电容Cpg1较大。其中,由图3和图7对比可知,图3所示方式中,各个像素子电极141的左右两端均是齐平的,最上方像素子电极141由左端相邻数据线12延伸至右端相连的数据线12,该像素子电极141几乎横跨整个栅极线11,故交叠面积S1较大,图7所示方式中,第一像素子电极241与相邻的第二像素子电极242的端部不齐平,其左端由相邻的第二像素子电极242两端之间的部分延伸至相邻栅极线21,并向右侧相邻数据线22延伸,故交叠面积S2较小,所以S1大于S2。
对于同一所述像素单元,所述第一像素子电极241与所述薄膜晶体管分别设置在所述像素单元在第一方向上相对的两端,所述第一方向平行于所述数据线22的延伸方向,且垂直于所述栅极线21的延伸方向。所述薄膜晶体管25的栅极与所在像素单元相邻的一条栅极线21连接,所述第一像素电子212与所在像素单元相邻的另一条栅极线21连接。
本发明实施例所述阵列基板中,如上述,所述液晶显示面板具有与所述阵列基板相对设置的彩膜基板,所述彩膜基板具有黑色矩阵26,所述黑色矩阵26具有与所述像素电极24一一对应的开口,所述第一像素子电极241完全位于所述黑色矩阵26的下方。也就是说,对于同一类型液晶显示面板,所述第一像素子电极421完全被所述彩膜基板上的黑色矩阵遮挡,这样在保证所述像素单元对应所述第一像素子电极241的边缘区域对液晶分子驱动效果的同时,还可以避免由于第一像素子电极241结构的改进导致的光穿透率的影响;不改变所述黑色矩阵开口区域所对应像素电极24的结构,不改变液晶显示面板的光穿透率。可见,本发明实施例所述阵列基板中,像素电极24具有多个像素子电极,通过改变像素电极24最上端的第一像素子电极241,不改变其他像素子电极结构,也不改变阵列基板上其他结构与彩膜基板中黑色矩阵结构,设置黑色矩阵完全遮挡第一像素子电极241,在降低栅极线21与像素电极24的耦合电容Cpg2的同时,不会改变像素单元的透光率(TR%)。而且由于无需改变黑色矩阵,也不会液晶显示面板的开口率(AR%)。
设定两条相邻的所述栅极线21为第一栅极线211和第二栅极线212;对于位于所述第一栅极线211与所述第二栅极线212之间的像素单元,所述薄膜晶体管25与所述第一栅极线211连接,所述第二像素子电极242均位于所述第一像素子电极241与所述第一栅极线211之间,所述第一像素子电极241由与所述第二栅极线212相邻的所述第二像素子电极242延伸至所述第二栅极线212的上方,与所述第二栅极线212形成交叠部分。如图5-图7所示,在一像素单元中,薄膜晶体管25位于像素单元的下端,与下端相邻的栅极线21连接,第一像素子电极241位于像素单元的上端,与上端相邻的栅极线21具有交叠部分,以避免像素电极24与相邻且不电连接的栅极线具有较大的留白区域,以充分驱动所属像素单元上方的液晶分子偏转。
如图6-图8所示,所述栅极线21位于所述透明基板20与所述像素电极24之间;对于位于所述第一栅极线211与所述第二栅极线212之间的像素单元,所述第一像素子电极241的一端位于与之相邻的所述第二像素子电极242两端之间,且部分所述第一像素子电极241伸至相邻所述第二栅极线212的上方。设置第一像素子电极241延伸至第二栅极线212上方,与第二栅极线212具有交叠部分,可以避免第二栅极线212和相邻第二像素子电极242之间具有较大的留白区域,以保证像素区边缘区域液晶分子的驱动效果。
所述薄膜晶体管25与所述透明基板20之间具有遮光层27,所述薄膜晶体管25的沟道层a在所述透明基板20上的投影完全位于所述遮光层27在所述透明基板的投影内,以避免沟道层a产生光生电流,保证图像显示质量。
所述第一像素子电极241具有第一部分31,所述述第一像素子电极241的第一部分31由与之相邻的所述第二像素子电极242延伸至与之相邻的所述第二栅极线212上方。这样,相对于第一像素子电极241和所述第二像素子电极242端部齐平连接的方式,能够减低第一像素电极241和第二栅极线212的交叠面积,降低耦合电容Cpg2。
如图7所示,所述第二栅极线212及其相邻的所述第二像素子电极242之间具有空隙区域;所述第一像素子电极241还具有第二部分32,所述第一像素子电极241的第二部分32的一端与所述第一像素子电极241的第一部分31一体连接,所述第一像素子电极241的第二部分32的另一端延伸至所述空隙区域,避免具有较大间隙区域影响边缘液晶分子驱动效果。
如图7所示,所述第一像素子电极241为第一折线电极;所述第二像素子电极242为第二折线电极,具有依次连接的第一部分41、第二部分42和第三部分43;其中,所述第一像素子电极241的第一部分31与所述第二像素子电极242的第二部分42连接,也就是第一像素子电极241由第二像素素子电极242的中间部分延伸至相邻的栅极线21上方,相对于像素子电极端部齐平连接的方式,降低了与栅极线21的交叠面积,从而降低了耦合电容Cpg2;所述第一像素子电极241的第二部分32与所述第二像素子电极242的第二部分42平行,即二者具有相同的延伸方向,以避免影响像素单元的光学效果。
如图7所示,所述像素电极24具有多条依次排布的第三像素子电极243;所述像素区23具有上半部分和下半部分,所述第一像素子电极241和所述第二像素子电极242位于所述上半部分,所述三像素子电极243位于所述下半部分;其中,所述第三像素子电极243为第三折线电极,具有依次连接的第一部分51、第二部分52和第三部分53;所述第三折线电极与所述第二折线电极镜像对称;所述第一像素子电极241的第一部分31与所述第三像素子电极243的第一部分51平行,即二者具有相同的延伸方向,以避免影响像素单元的光学效果。
所述像素电极24与所述栅极线21之间具有公共电极层(本发明实施例附图中未示出),所述公共电极层至少具有一条第一刻缝,所述第一刻缝与所述栅极线21相对设置,至少露出部分对应的所述栅极线21,从而可以降低公共电极与栅极线21的耦合电容,降低栅极线的负载。可以设置所述第一刻缝完全露出下方所对应的栅极线21,以最大程度降低公共电极与栅极线21的耦合电容。所述第一刻缝与所述栅极线平行。可以设置所述公共电极层具有与所述数据线22平行的第二刻缝,以将所述公共电极层分为多个阵列排布的电极块,复用为触控电极。所述公共电极层至少具有一个所述第二刻缝,所述第二刻缝与所述数据线22相对设置,至少露出部分对应的所述数据线22。
本发明实施例中,与所述第一像素子电极连241接的所述第二像素子电极242与所述第二栅极线212无交叠部分。在所述像素单元中,第一像素子电极241与相邻的第二栅极线212具有交叠部分,所述第二像素子电极242与所述第二栅极线212无交叠部分,如上述,可以将第一像素子电极241设置在黑色矩阵26下方,不改变开口率以及透过率,不影响液晶显示面板的光学效果。
如图9所示,图9为本发明实施例提供的一种像素电极的结构示意图,所述像素电极包括第一像素子电极241、多条依次设置的第二像素子电极242以及多条依次设置的第三像素子电极243。第二像素子电极242在第一方向上依次排布设置。第三像素子电极243在第一方向上依次排布设置。
第一像素子电极241为第一折线电极,具有依次设置的第一部分31和第二部分32。第二像素子电极242为第二折线电极,具有依次设置的第一部分41、第二部分42和第三部分43。第三像素子电极243为第三折线电极,具有依次设置的第一部分51、第二部分52和第三部分53。第二像素子电极242与第三像素子电极243的端部齐平。
如图9所示,所述像素电极24还具有连接部61;对于任意所述像素电极24,所述连接61部位于所述像素电极24相邻的一条所述数据线22的上方,且与所述数据线22至少部分交叠;所述第二像素子电极242的一端与所述连接部61连接,另一端延伸至所属像素区23背离所述连接部61的一边。第三像素子电极243的一端与所述连接部61连接,另一端延伸至所属像素区23背离所述连接部61的一边。
通过上述描述可知,本发明实施例所述的阵列基板中,通过调节所述第一像素子电极241的延伸方向,可以减少像素电极24与栅极线21之间的交叠面积,从而降低像素电极24与栅极线21之间的耦合电容Cpg2,进而可以避免由于所述耦合电容Cpg2过大导致的像素电极24充电不均问题,避免图像显示异常问题,提高显示质量。
基于上述实施例,本发明另一实施例还提供了一种液晶显示面板,所述液晶显示面板如图10所示,图10为本发明实施例提供的一种液晶显示面板的结构示意图,所述液晶显示面板包括:
相对设置的彩膜基板100以及阵列基板200,所述阵列基板200为上述实施例所述的阵列面板,其具体结构可以参考上述实施例描述,在此不再赘述;
位于所述彩膜基板100与所述阵列基板200之间的液晶层300。
本发明实施例所述液晶显示面板采用上述实施例所述阵列基板,通过调节所述阵列基板200中第一像素子电极的延伸方向,可以减少像素电极与栅极线之间的交叠面积,从而降低像素电极与栅极线之间的耦合电容,进而可以避免由于所述耦合电容过大导致的像素电极充电不均问题,避免图像显示异常问题,提高显示质量。无需改变其他像素电极结构,不影响透光率,而且无需改变彩膜基板100中黑色矩阵,不影响开口率,不会液晶显示面板的光学性能造成不良影响。
本说明书中各个实施例采用递进、或并列、或递进和并列结合的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的液晶显示面板而言,由于其与实施例公开的阵列基板相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
需要说明的是,在本发明的描述中,需要理解的是,术语“上”、“下”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。当一个组件被认为是“连接”另一个组件,它可以是直接连接到另一个组件或者可能同时存在居中设置的组件。
还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下,在其它实施例中实现。因此,本申请将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (14)
1.一种液晶显示面板的阵列基板,其特征在于,所述阵列基板包括:
透明基板;
设置在所述透明基板上的多条栅极线和多条数据线,所述栅极线和所述数据线交叉限定多个像素区;
设置在所述像素区内的像素单元,所述像素单元具有像素电极和薄膜晶体管,所述薄膜晶体管位于所述透明基板与所述像素电极之间;
其中,所述像素电极包括:一条第一像素子电极和多条依次排布的第二像素子电极,该多条第二像素子电极位于所述第一像素子电极的同一侧;所述第一像素子电极的延伸方向与所述第二像素子电极的延伸方向不同。
2.根据权利要求1所述的阵列基板,其特征在于,设定两条相邻的所述栅极线为第一栅极线和第二栅极线;
对于位于所述第一栅极线与所述第二栅极线之间的像素单元,所述薄膜晶体管与所述第一栅极线连接,所述第二像素子电极均位于所述第一像素子电极与所述第一栅极线之间,所述第一像素子电极由与所述第二栅极线相邻的所述第二像素子电极延伸至所述第二栅极线的上方,与所述第二栅极线形成交叠部分。
3.根据权利要求2所述的阵列基板,其特征在于,所述栅极线位于所述透明基板与所述像素电极之间;
对于位于所述第一栅极线与所述第二栅极线之间的像素单元,所述第一像素子电极的一端位于与之相邻的所述第二像素子电极两端之间,且部分所述第一像素子电极伸至相邻所述第二栅极线的上方。
4.根据权利要求2所述的阵列基板,其特征在于,所述薄膜晶体管与所述透明基板之间具有遮光层,所述薄膜晶体管的沟道层在所述透明基板上的投影完全位于所述遮光层在所述透明基板的投影内。
5.根据权利要求2所述的阵列基板,其特征在于,所述液晶显示面板具有与所述阵列基板相对设置的彩膜基板,所述彩膜基板具有黑色矩阵,所述黑色矩阵具有与所述像素电极一一对应的开口,所述第一像素子电极完全位于所述黑色矩阵的下方。
6.根据权利要求2所述的阵列基板,其特征在于,所述第一像素子电极具有第一部分,所述述第一像素子电极的第一部分由与之相邻的所述第二像素子电极延伸至与之相邻的所述第二栅极线上方。
7.根据权利要求6所述的阵列基板,其特征在于,所述第二栅极线及其相邻的所述第二像素子电极之间具有空隙区域;所述第一像素子电极还具有第二部分,所述述第一像素子电极的第二部分的一端与所述第一像素子电极的第一部分一体连接,另一端延伸至所述空隙区域。
8.根据权利要求7所述的阵列基板,其特征在于,所述第一像素子电极为第一折线电极;
所述第二像素子电极为第二折线电极,具有依次连接的第一部分、第二部分和第三部分;
其中,所述第一像素子电极的第一部分与所述第二像素子电极的第二部分连接;所述第一像素子电极的第二部分与所述第二像素子电极的第二部分平行。
9.根据权利要求8所述的阵列基板,其特征在于,所述像素电极具有多条依次排布的第三像素子电极;所述像素区具有上半部分和下半部分,所述第一像素子电极和所述第二像素子电极位于所述上半部分,所述三像素子电极位于所述下半部分;
其中,所述第三像素子电极为第三折线电极,具有依次连接的第一部分、第二部分和第三部分;所述第三折线电极与所述第二折线电极镜像对称;所述第一像素子电极的第一部分与所述第三像素子电极的第一部分平行。
10.根据权利要求1所述的阵列基板,其特征在于,所述像素电极与所述栅极线之间具有公共电极层,所述公共电极层至少具有一条第一刻缝,所述第一刻缝与所述栅极线相对设置,至少露出部分对应的所述栅极线。
11.根据权利要求10所述的阵列基板,其特征在于,所述第一刻缝完全露出所对应的栅极线。
12.根据权利要求2-11任一项所述的阵列基板,其特征在于,与所述第一像素子电极连接的所述第二像素子电极与所述第二栅极线无交叠部分。
13.根据权利要求12所述的阵列基板,其特征在于,所述像素电极还具有连接部;
对于任意所述像素电极,所述连接部位于所述像素电极相邻的一条所述数据线的上方,且与所述数据线至少部分交叠;所述第二像素子电极的一端与所述连接部连接,另一端延伸至所属像素区背离所述连接部的一边。
14.一种液晶显示面板,其特征在于,包括:
相对设置的彩膜基板以及阵列基板,所述阵列基板为如权利要求1-13任一项所述的阵列面板;
位于所述彩膜基板与所述阵列基板之间的液晶层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010475162.6A CN111522182B (zh) | 2020-05-29 | 2020-05-29 | 液晶显示面板及其阵列基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010475162.6A CN111522182B (zh) | 2020-05-29 | 2020-05-29 | 液晶显示面板及其阵列基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111522182A true CN111522182A (zh) | 2020-08-11 |
CN111522182B CN111522182B (zh) | 2022-08-12 |
Family
ID=71911517
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010475162.6A Active CN111522182B (zh) | 2020-05-29 | 2020-05-29 | 液晶显示面板及其阵列基板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111522182B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111965906A (zh) * | 2020-09-16 | 2020-11-20 | 厦门天马微电子有限公司 | 显示面板及电子设备 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101140394A (zh) * | 2006-09-07 | 2008-03-12 | 瀚宇彩晶股份有限公司 | 液晶显示器装置 |
KR20080076466A (ko) * | 2007-02-16 | 2008-08-20 | 삼성전자주식회사 | 어레이 기판 및 이를 갖는 표시패널 |
CN101441369A (zh) * | 2007-11-21 | 2009-05-27 | 爱普生映像元器件有限公司 | 液晶显示装置 |
CN104516159A (zh) * | 2013-09-29 | 2015-04-15 | 友达光电股份有限公司 | 液晶显示面板 |
CN105489617A (zh) * | 2016-01-21 | 2016-04-13 | 重庆京东方光电科技有限公司 | 一种阵列基板、显示面板及显示装置 |
-
2020
- 2020-05-29 CN CN202010475162.6A patent/CN111522182B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101140394A (zh) * | 2006-09-07 | 2008-03-12 | 瀚宇彩晶股份有限公司 | 液晶显示器装置 |
KR20080076466A (ko) * | 2007-02-16 | 2008-08-20 | 삼성전자주식회사 | 어레이 기판 및 이를 갖는 표시패널 |
CN101441369A (zh) * | 2007-11-21 | 2009-05-27 | 爱普生映像元器件有限公司 | 液晶显示装置 |
CN104516159A (zh) * | 2013-09-29 | 2015-04-15 | 友达光电股份有限公司 | 液晶显示面板 |
CN105489617A (zh) * | 2016-01-21 | 2016-04-13 | 重庆京东方光电科技有限公司 | 一种阵列基板、显示面板及显示装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111965906A (zh) * | 2020-09-16 | 2020-11-20 | 厦门天马微电子有限公司 | 显示面板及电子设备 |
CN111965906B (zh) * | 2020-09-16 | 2022-09-06 | 厦门天马微电子有限公司 | 显示面板及电子设备 |
Also Published As
Publication number | Publication date |
---|---|
CN111522182B (zh) | 2022-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6956633B2 (en) | Active matrix type liquid crystal display apparatus | |
KR101293950B1 (ko) | 표시기판 및 이를 갖는 표시패널 | |
US6259200B1 (en) | Active-matrix display apparatus | |
US5946058A (en) | Transistor matrix device including features for minimizing the effect of parasitic capacitances | |
JP3164489B2 (ja) | 液晶表示パネル | |
KR100250093B1 (ko) | 액티브 매트릭스 기판 및 그 제조 방법 | |
US7251007B2 (en) | Liquid crystal display device having particular semiconductor layer | |
JP4316381B2 (ja) | 高開口率の液晶表示装置 | |
KR101965304B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
EP0803078B1 (en) | Liquid crystal display with high capacitance pixel | |
KR0123445B1 (ko) | 액정표시장치 | |
US20040246409A1 (en) | Array substrate, method of manufacturing the same and liquid crystal display apparatus having the same | |
JP2005055897A (ja) | 多重ドメイン液晶表示装置 | |
TW550431B (en) | TFT-LCD device having a reduced feed-through voltage | |
CN109100895B (zh) | 像素结构 | |
KR100235475B1 (ko) | 액정표시장치 | |
US5936685A (en) | Liquid crystal display device with pixel electrode overlapping drain wiring | |
US8017947B2 (en) | Thin film transistor array panel, display device including the same, and method thereof | |
KR20030019199A (ko) | 액정 표시 장치 | |
JP3935246B2 (ja) | 液晶表示装置 | |
CN111522182B (zh) | 液晶显示面板及其阵列基板 | |
JPH10319428A (ja) | アクティブマトリクス型液晶表示装置 | |
JP2000193978A (ja) | 液晶表示装置 | |
US20050094082A1 (en) | Liquid crystal display and thin film transistor array panel | |
JP2777545B2 (ja) | アクティブマトリクス液晶表示素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |