JP2000193978A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2000193978A JP2000193978A JP10371420A JP37142098A JP2000193978A JP 2000193978 A JP2000193978 A JP 2000193978A JP 10371420 A JP10371420 A JP 10371420A JP 37142098 A JP37142098 A JP 37142098A JP 2000193978 A JP2000193978 A JP 2000193978A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- substrate
- bus line
- pixel electrode
- projection pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
- G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
- G02F1/133742—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers for homeotropic alignment
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
Abstract
(57)【要約】
【課題】 中間調表示状態における視角特性を改善する
ことができるホメオトロピック型液晶表示装置を提供す
る。 【解決手段】 一対の基板が対向配置される。この基板
間に負の誘電率異方性を有する液晶材料が挟持される。
液晶分子はホメオトロピック配向する。一方の基板の対
向面上に、行列状に画素電極が配置、データバスライン
と、ゲートバスラインが配置される。ゲートバスライン
は、画素電極の内部を通過する。その基板の対向面上に
スイッチング素子が配置される。スイッチング素子は、
他の行のゲートバスラインにより制御される。一方の対
向面上に突起パターンが形成されている。突起パターン
は画素電極内の領域を複数の領域に分割し、ゲートバス
ライン上で折れ曲がっている。一方の基板の対向面上に
ドメイン境界規制手段が配置されている。突起パターン
とドメイン境界規制手段がドメインの境界を画定する。
ことができるホメオトロピック型液晶表示装置を提供す
る。 【解決手段】 一対の基板が対向配置される。この基板
間に負の誘電率異方性を有する液晶材料が挟持される。
液晶分子はホメオトロピック配向する。一方の基板の対
向面上に、行列状に画素電極が配置、データバスライン
と、ゲートバスラインが配置される。ゲートバスライン
は、画素電極の内部を通過する。その基板の対向面上に
スイッチング素子が配置される。スイッチング素子は、
他の行のゲートバスラインにより制御される。一方の対
向面上に突起パターンが形成されている。突起パターン
は画素電極内の領域を複数の領域に分割し、ゲートバス
ライン上で折れ曲がっている。一方の基板の対向面上に
ドメイン境界規制手段が配置されている。突起パターン
とドメイン境界規制手段がドメインの境界を画定する。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置に関
し、特に電界無印加時に液晶分子が両基板間で垂直配向
（ホメオトロピック配向）し、かつ１画素内を複数のド
メインに分割した液晶表示装置に関する。
し、特に電界無印加時に液晶分子が両基板間で垂直配向
（ホメオトロピック配向）し、かつ１画素内を複数のド
メインに分割した液晶表示装置に関する。
【０００２】
【従来の技術】図１４（Ａ）〜（Ｃ）は、それぞれ従来
のホメオトロピック配向の液晶表示装置の黒表示状態、
中間調表示状態、及び白表示状態における断面図を示
す。１対の基板１００、１０１の間に、誘電率異方性が
負の液晶分子１０２を含む液晶材料が挟持されている。
基板１００と１０１の外側に、偏光板が偏光軸を相互に
直交させる向きに配置されている。
のホメオトロピック配向の液晶表示装置の黒表示状態、
中間調表示状態、及び白表示状態における断面図を示
す。１対の基板１００、１０１の間に、誘電率異方性が
負の液晶分子１０２を含む液晶材料が挟持されている。
基板１００と１０１の外側に、偏光板が偏光軸を相互に
直交させる向きに配置されている。
【０００３】図１４（Ａ）に示すように、電圧無印加時
には、液晶分子１０２が基板１００及び１０２に対して
垂直に配列し、黒表示となる。基板間に電圧を印加し、
図１４（Ｃ）に示すように液晶分子１０２を基板に平行
に配列させると、液晶層を通過する光の偏光方向が旋回
し、白表示になる。
には、液晶分子１０２が基板１００及び１０２に対して
垂直に配列し、黒表示となる。基板間に電圧を印加し、
図１４（Ｃ）に示すように液晶分子１０２を基板に平行
に配列させると、液晶層を通過する光の偏光方向が旋回
し、白表示になる。
【０００４】図１４（Ｂ）に示すように、白表示状態の
電圧よりも低い電圧を印加すると、液晶分子１０２は、
基板に対して斜めに配列する。基板に垂直な方向に進む
光Ｌ１により、中間色が得られる。図の右下から左上に
向かう光Ｌ２に対しては、液晶層がほとんど複屈折効果
を発揮しない。このため、左上から表示画面を見ると、
黒く見える。逆に、図の左下から右上に向かう光Ｌ３に
対しては、液晶層が大きな複屈折効果を発揮する。この
ため、右上から表示画面を見ると、白に近い色に見え
る。このように、通常のホメオトロピック型液晶表示装
置においては、中間調表示状態のときの視角特性が悪
い。
電圧よりも低い電圧を印加すると、液晶分子１０２は、
基板に対して斜めに配列する。基板に垂直な方向に進む
光Ｌ１により、中間色が得られる。図の右下から左上に
向かう光Ｌ２に対しては、液晶層がほとんど複屈折効果
を発揮しない。このため、左上から表示画面を見ると、
黒く見える。逆に、図の左下から右上に向かう光Ｌ３に
対しては、液晶層が大きな複屈折効果を発揮する。この
ため、右上から表示画面を見ると、白に近い色に見え
る。このように、通常のホメオトロピック型液晶表示装
置においては、中間調表示状態のときの視角特性が悪
い。
【０００５】
【発明が解決しようとする課題】上述のように、従来の
ホメオトロピック型液晶表示装置では、中間調表示状態
における視角特性が悪い。
ホメオトロピック型液晶表示装置では、中間調表示状態
における視角特性が悪い。
【０００６】本発明の目的は、中間調表示状態における
視角特性を改善することができるホメオトロピック型液
晶表示装置を提供することである。
視角特性を改善することができるホメオトロピック型液
晶表示装置を提供することである。
【０００７】
【課題を解決するための手段】本発明の一観点による
と、ある間隔を隔てて相互に平行に配置された第１及び
第２の基板と、前記第１及び第２の基板の間に挟持さ
れ、負の誘電率異方性を有する液晶分子を含む液晶材料
と、前記液晶分子を、無電界状態の時にホメオトロピッ
ク配向させる配向手段と、前記第１の基板の対向面上
に、行方向と列方向に規則的に配置された画素電極と、
前記第２の基板の対向面上に形成された共通電極と、前
記第１の基板の対向面上に、前記画素電極の各列に対応
して配置されたデータバスラインと、前記第１の基板の
対向面上に、前記画素電極の各行に対応して配置された
ゲートバスラインであって、基板法線方向から見たと
き、該ゲートバスラインが、対応する行の画素電極の内
部を通過するように配置されている前記ゲートバスライ
ンと、前記第１の基板の対向面上に、前記画素電極に対
応して配置され、画素電極とそれに対応するデータバス
ラインとを接続し、外部から印加される制御信号によっ
て導通状態と非導通状態とが切り換えられるスイッチン
グ素子と、前記スイッチング素子の各々に対応して設け
られたゲート接続線であって、前記ゲートバスラインの
うち当該スイッチング素子が接続された画素電極の行と
は異なる行の画素電極に対応するゲートバスラインに印
加された制御信号を当該スイッチング素子に伝達する前
記ゲート接続線と、前記第１及び第２の基板のいずれか
一方の対向面上に形成された突起パターンであって、基
板法線方向から見たとき、該突起パターンが前記画素電
極内の領域を複数の領域に分割し、前記ゲートバスライ
ン上で折れ曲がっている前記突起パターンと、前記第１
及び第２の基板のいずれか一方の対向面上に配置され、
基板法線方向から見たとき、前記突起パターンに、ある
間隔を隔てて配置されたドメイン境界規制手段であっ
て、前記画素電極と共通電極との間に電圧を印加したと
き、前記突起パターンと共に、前記液晶分子の傾く方向
が一様になるドメインの境界を画定する前記ドメイン境
界規制手段とを有する液晶表示装置が提供される。
と、ある間隔を隔てて相互に平行に配置された第１及び
第２の基板と、前記第１及び第２の基板の間に挟持さ
れ、負の誘電率異方性を有する液晶分子を含む液晶材料
と、前記液晶分子を、無電界状態の時にホメオトロピッ
ク配向させる配向手段と、前記第１の基板の対向面上
に、行方向と列方向に規則的に配置された画素電極と、
前記第２の基板の対向面上に形成された共通電極と、前
記第１の基板の対向面上に、前記画素電極の各列に対応
して配置されたデータバスラインと、前記第１の基板の
対向面上に、前記画素電極の各行に対応して配置された
ゲートバスラインであって、基板法線方向から見たと
き、該ゲートバスラインが、対応する行の画素電極の内
部を通過するように配置されている前記ゲートバスライ
ンと、前記第１の基板の対向面上に、前記画素電極に対
応して配置され、画素電極とそれに対応するデータバス
ラインとを接続し、外部から印加される制御信号によっ
て導通状態と非導通状態とが切り換えられるスイッチン
グ素子と、前記スイッチング素子の各々に対応して設け
られたゲート接続線であって、前記ゲートバスラインの
うち当該スイッチング素子が接続された画素電極の行と
は異なる行の画素電極に対応するゲートバスラインに印
加された制御信号を当該スイッチング素子に伝達する前
記ゲート接続線と、前記第１及び第２の基板のいずれか
一方の対向面上に形成された突起パターンであって、基
板法線方向から見たとき、該突起パターンが前記画素電
極内の領域を複数の領域に分割し、前記ゲートバスライ
ン上で折れ曲がっている前記突起パターンと、前記第１
及び第２の基板のいずれか一方の対向面上に配置され、
基板法線方向から見たとき、前記突起パターンに、ある
間隔を隔てて配置されたドメイン境界規制手段であっ
て、前記画素電極と共通電極との間に電圧を印加したと
き、前記突起パターンと共に、前記液晶分子の傾く方向
が一様になるドメインの境界を画定する前記ドメイン境
界規制手段とを有する液晶表示装置が提供される。
【０００８】突起パターンとドメイン境界規定手段とに
よって、画素内の領域が複数のドメインに分割される。
各ドメイン内においては、電圧印加時の液晶分子の傾斜
方向が揃う。種々の傾斜方向を呈する複数のドメインが
形成されるため、視角特性を改善することができる。ゲ
ートバスラインが、突起パターンの折れ曲がり点近傍の
液晶分子の配列の乱れに起因する光漏れを防止する。さ
らに、ゲートバスラインと画素電極との間に補助容量が
形成され、データバスラインの電圧変動に起因する画素
電極の電圧変動を抑制することができる。
よって、画素内の領域が複数のドメインに分割される。
各ドメイン内においては、電圧印加時の液晶分子の傾斜
方向が揃う。種々の傾斜方向を呈する複数のドメインが
形成されるため、視角特性を改善することができる。ゲ
ートバスラインが、突起パターンの折れ曲がり点近傍の
液晶分子の配列の乱れに起因する光漏れを防止する。さ
らに、ゲートバスラインと画素電極との間に補助容量が
形成され、データバスラインの電圧変動に起因する画素
電極の電圧変動を抑制することができる。
【０００９】本発明の他の観点によると、ある間隔を隔
てて相互に平行に配置された第１及び第２の基板と、前
記第１及び第２の基板の間に挟持され、負の誘電率異方
性を有する液晶分子を含む液晶材料と、前記液晶分子
を、無電界状態の時にホメオトロピック配向させる配向
手段と、前記第１の基板の対向面上に、行方向と列方向
に規則的に配置された画素電極と、前記第２の基板の対
向面上に形成された共通電極と、前記第１の基板の対向
面上に、前記画素電極の各列に対応して配置されたデー
タバスラインと、前記第１の基板の対向面上に、前記画
素電極の各行に対応して配置されたゲートバスライン
と、前記第１の基板の対向面上に、前記画素電極に対応
して配置され、画素電極とそれに対応するデータバスラ
インとを接続し、ゲートバスラインに印加される制御信
号によって導通状態と非導通状態とが切り換えられるス
イッチング素子と、前記第１の基板の対向面上に形成さ
れた第１の突起パターンであって、基板法線方向から見
たとき、該第１の突起パターンが前記画素電極内の領域
を複数の領域に分割している前記第１の突起パターン
と、前記第２の基板の対向面上に形成された第２の突起
パターンであって、基板法線方向から見たとき、前記第
１の突起パターンに、ある間隔を隔てて配置された前記
第２の突起パターンと、前記画素電極に設けられ、前記
第１の突起パターンの長さ方向の一部分を内包するよう
に配置されているスリットとを有する液晶表示装置が提
供される。
てて相互に平行に配置された第１及び第２の基板と、前
記第１及び第２の基板の間に挟持され、負の誘電率異方
性を有する液晶分子を含む液晶材料と、前記液晶分子
を、無電界状態の時にホメオトロピック配向させる配向
手段と、前記第１の基板の対向面上に、行方向と列方向
に規則的に配置された画素電極と、前記第２の基板の対
向面上に形成された共通電極と、前記第１の基板の対向
面上に、前記画素電極の各列に対応して配置されたデー
タバスラインと、前記第１の基板の対向面上に、前記画
素電極の各行に対応して配置されたゲートバスライン
と、前記第１の基板の対向面上に、前記画素電極に対応
して配置され、画素電極とそれに対応するデータバスラ
インとを接続し、ゲートバスラインに印加される制御信
号によって導通状態と非導通状態とが切り換えられるス
イッチング素子と、前記第１の基板の対向面上に形成さ
れた第１の突起パターンであって、基板法線方向から見
たとき、該第１の突起パターンが前記画素電極内の領域
を複数の領域に分割している前記第１の突起パターン
と、前記第２の基板の対向面上に形成された第２の突起
パターンであって、基板法線方向から見たとき、前記第
１の突起パターンに、ある間隔を隔てて配置された前記
第２の突起パターンと、前記画素電極に設けられ、前記
第１の突起パターンの長さ方向の一部分を内包するよう
に配置されているスリットとを有する液晶表示装置が提
供される。
【００１０】第１の突起パターンがスリット内に配置さ
れるため、第１の突起パターンに起因する電界の乱れを
軽減することができる。
れるため、第１の突起パターンに起因する電界の乱れを
軽減することができる。
【００１１】
【発明の実施の形態】本発明の実施例を説明する前に、
本出願人が特願平９−２３０９９１号で提案したホメオ
トロピック型（本明細書においては、垂直配向方式（Ｖ
Ａ（vertically aligned）方式という）の液晶表示装置
について説明する。
本出願人が特願平９−２３０９９１号で提案したホメオ
トロピック型（本明細書においては、垂直配向方式（Ｖ
Ａ（vertically aligned）方式という）の液晶表示装置
について説明する。
【００１２】図１５は、先の提案によるＶＡ方式の液晶
表示装置の１画素部分の平面図を示す。複数のゲートバ
スライン１３１が図の行方向（横方向）に延在する。相
互に隣り合う２本のゲートバスライン１３１の間に、行
方向に延在する容量バスライン１３５が配置されてい
る。ゲートバスライン１３１と容量バスライン１３５を
絶縁膜が覆う。この絶縁膜の上に、図の列方向（縦方
向）に延在する複数のデータバスライン１３２が配置さ
れている。
表示装置の１画素部分の平面図を示す。複数のゲートバ
スライン１３１が図の行方向（横方向）に延在する。相
互に隣り合う２本のゲートバスライン１３１の間に、行
方向に延在する容量バスライン１３５が配置されてい
る。ゲートバスライン１３１と容量バスライン１３５を
絶縁膜が覆う。この絶縁膜の上に、図の列方向（縦方
向）に延在する複数のデータバスライン１３２が配置さ
れている。
【００１３】ゲートバスライン１３１とデータバスライ
ン１３２との交差箇所に対応して、薄膜トランジスタ
（ＴＦＴ）１３３が設けられている。ＴＦＴ１３３のド
レイン領域は、対応するデータバスライン１３２に接続
されている。ゲートバスライン１３１が、対応するＴＦ
Ｔ１３３のゲート電極を兼ねる。
ン１３２との交差箇所に対応して、薄膜トランジスタ
（ＴＦＴ）１３３が設けられている。ＴＦＴ１３３のド
レイン領域は、対応するデータバスライン１３２に接続
されている。ゲートバスライン１３１が、対応するＴＦ
Ｔ１３３のゲート電極を兼ねる。
【００１４】データバスライン１３２とＴＦＴ１３３と
を層間絶縁膜が覆う。２本のゲートバスライン１３１と
２本のデータバスライン１３２とに囲まれた領域内に、
画素電極１３６が配置されている。画素電極１３６は、
対応するＴＦＴ１３３のソース領域に接続されている。
を層間絶縁膜が覆う。２本のゲートバスライン１３１と
２本のデータバスライン１３２とに囲まれた領域内に、
画素電極１３６が配置されている。画素電極１３６は、
対応するＴＦＴ１３３のソース領域に接続されている。
【００１５】容量バスライン１３５から分岐した補助容
量支線１３７が、画素電極１３６の縁に沿って延在して
いる。容量バスライン１３５及び補助容量支線１３７
は、画素電極１３６との間で補助容量を形成する。容量
バスライン１３５の電位は任意の電位に固定されてい
る。
量支線１３７が、画素電極１３６の縁に沿って延在して
いる。容量バスライン１３５及び補助容量支線１３７
は、画素電極１３６との間で補助容量を形成する。容量
バスライン１３５の電位は任意の電位に固定されてい
る。
【００１６】データバスライン１３２の電位が変動する
と、浮遊容量に起因する容量結合により画素電極１３６
の電位が変動する。図１５の構成では、画素電極１３６
が補助容量を介して容量バスライン１３５に接続されて
いるため、画素電極１３６の電位変動を低減することが
できる。
と、浮遊容量に起因する容量結合により画素電極１３６
の電位が変動する。図１５の構成では、画素電極１３６
が補助容量を介して容量バスライン１３５に接続されて
いるため、画素電極１３６の電位変動を低減することが
できる。
【００１７】ＴＦＴ基板及び対向基板の対向面上に、そ
れぞれ列方向に延在するジグザグパターンに沿って第１
の突起パターン１３８及び第２の突起パターン１３９が
形成されている。図１５では、第１の突起パターン１３
８と第２の突起パターン１３９とを区別するために、第
１の突起パターン１３８にハッチを付している。第１の
突起パターン１３８は行方向に等間隔で配列し、その折
れ曲がり点は、ゲートバスライン１３１及び容量バスラ
イン１３５の上に位置する。ＴＦＴ基板に対向する対向
基板の対向面上にも、列方向に延在するジグザグパター
ンに沿って第２の突起パターン１３９が形成されてい
る。第２の突起パターン１３９は、第１の突起パターン
１３８とほぼ同様のパターンを有し、相互に隣り合う２
本の第１の突起パターン１３８のほぼ中央に配置されて
いる。
れぞれ列方向に延在するジグザグパターンに沿って第１
の突起パターン１３８及び第２の突起パターン１３９が
形成されている。図１５では、第１の突起パターン１３
８と第２の突起パターン１３９とを区別するために、第
１の突起パターン１３８にハッチを付している。第１の
突起パターン１３８は行方向に等間隔で配列し、その折
れ曲がり点は、ゲートバスライン１３１及び容量バスラ
イン１３５の上に位置する。ＴＦＴ基板に対向する対向
基板の対向面上にも、列方向に延在するジグザグパター
ンに沿って第２の突起パターン１３９が形成されてい
る。第２の突起パターン１３９は、第１の突起パターン
１３８とほぼ同様のパターンを有し、相互に隣り合う２
本の第１の突起パターン１３８のほぼ中央に配置されて
いる。
【００１８】図１６（Ａ）は、図１５の一点鎖線Ａ１６
−Ａ１６における断面図を示す。ＴＦＴ基板１１１の対
向面上に、第１の突起パターン１３８が形成され、対向
基板１１０の対向面上に第２の突起パターン１３９が形
成されている。ＴＦＴ基板１１１及び対向基板１１０の
対向面上に、突起パターン１３８及び１３９を覆うよう
に、垂直配向膜１１２が形成されている。ＴＦＴ基板１
１１と対向基板１１０の間に、液晶分子１１３を含む液
晶材料が挟持されている。液晶分子１１３は、負の誘電
率異方性を有する。
−Ａ１６における断面図を示す。ＴＦＴ基板１１１の対
向面上に、第１の突起パターン１３８が形成され、対向
基板１１０の対向面上に第２の突起パターン１３９が形
成されている。ＴＦＴ基板１１１及び対向基板１１０の
対向面上に、突起パターン１３８及び１３９を覆うよう
に、垂直配向膜１１２が形成されている。ＴＦＴ基板１
１１と対向基板１１０の間に、液晶分子１１３を含む液
晶材料が挟持されている。液晶分子１１３は、負の誘電
率異方性を有する。
【００１９】電圧無印加時には、液晶分子１１３は基板
表面に対して垂直に配向する。第１及び第２の突起パタ
ーン１３８及び１３９の斜面上の液晶分子１１３ａは、
その斜面に対して垂直に配向しようとする。このため、
第１及び第２の突起パターン１３８及び１３９の斜面上
の液晶分子１１３ａは、基板表面に対して斜めに配向す
る。しかし、画素内の広い領域で液晶分子１１３が垂直
に配向するため、良好な黒表示状態が得られる。
表面に対して垂直に配向する。第１及び第２の突起パタ
ーン１３８及び１３９の斜面上の液晶分子１１３ａは、
その斜面に対して垂直に配向しようとする。このため、
第１及び第２の突起パターン１３８及び１３９の斜面上
の液晶分子１１３ａは、基板表面に対して斜めに配向す
る。しかし、画素内の広い領域で液晶分子１１３が垂直
に配向するため、良好な黒表示状態が得られる。
【００２０】図１６（Ｂ）は、液晶分子１１３が斜めに
なる程度の電圧を印加した状態における断面図を示す。
図１６（Ａ）に示すように、予め傾斜している液晶分子
１１３ａは、その傾斜方向により大きく傾く。その周囲
の液晶分子１１３も、液晶分子１１３ａの傾斜に影響を
受けて同一方向に傾斜する。このため、第１の突起パタ
ーン１３８と第２の突起パターン１３９との間の液晶分
子１１３は、その長軸（ディレクタ）が図の左下から右
上に向かう直線に沿うように配列する。第１の突起パタ
ーン１３８よりも左側の液晶分子１１３及び第２の突起
パターン１３９よりも右側の液晶分子１１３は、その長
軸が図の右下から左上に向かう直線に沿うように配列す
る。
なる程度の電圧を印加した状態における断面図を示す。
図１６（Ａ）に示すように、予め傾斜している液晶分子
１１３ａは、その傾斜方向により大きく傾く。その周囲
の液晶分子１１３も、液晶分子１１３ａの傾斜に影響を
受けて同一方向に傾斜する。このため、第１の突起パタ
ーン１３８と第２の突起パターン１３９との間の液晶分
子１１３は、その長軸（ディレクタ）が図の左下から右
上に向かう直線に沿うように配列する。第１の突起パタ
ーン１３８よりも左側の液晶分子１１３及び第２の突起
パターン１３９よりも右側の液晶分子１１３は、その長
軸が図の右下から左上に向かう直線に沿うように配列す
る。
【００２１】このように、１画素内に、液晶分子の傾斜
方向の揃ったドメインが、複数個画定される。第１及び
第２の突起パターン１３８及び１３９が、ドメインの境
界を画定する。第１及び第２の突起パターン１３８及び
１３９を、基板面内に関して相互に平行に配置すること
により、２種類のドメインを形成することができる。図
１５では、第１及び第２の突起パターン１３８及び１３
９が折れ曲がっているため、合計４種類のドメインが形
成される。１画素内に複数のドメインが形成されること
により、中間調表示状態における視角特性を改善するこ
とができる。
方向の揃ったドメインが、複数個画定される。第１及び
第２の突起パターン１３８及び１３９が、ドメインの境
界を画定する。第１及び第２の突起パターン１３８及び
１３９を、基板面内に関して相互に平行に配置すること
により、２種類のドメインを形成することができる。図
１５では、第１及び第２の突起パターン１３８及び１３
９が折れ曲がっているため、合計４種類のドメインが形
成される。１画素内に複数のドメインが形成されること
により、中間調表示状態における視角特性を改善するこ
とができる。
【００２２】視角特性改善の効果を高めるためには、４
種類のドメインの大きさを揃えることが好ましい。図１
５では、第１及び第２の突起パターン１３８及び１３９
の折れ曲がり点を、各画素の列方向のほぼ中央に配置さ
せることにより、ドメインの大きさをほぼ揃えている。
種類のドメインの大きさを揃えることが好ましい。図１
５では、第１及び第２の突起パターン１３８及び１３９
の折れ曲がり点を、各画素の列方向のほぼ中央に配置さ
せることにより、ドメインの大きさをほぼ揃えている。
【００２３】折れ曲がり点近傍の内側の領域は、２つの
突起に挟まれていない。このため、この領域内の液晶分
子の配列に乱れが生じやすい。液晶分子の配列の乱れ
は、漏れ光の原因になり、表示品質を低下させる。図１
５の液晶表示装置では、この折れ曲がり部近傍を容量バ
スライン１３５で遮光することにより、漏れ光の発生を
防止している。
突起に挟まれていない。このため、この領域内の液晶分
子の配列に乱れが生じやすい。液晶分子の配列の乱れ
は、漏れ光の原因になり、表示品質を低下させる。図１
５の液晶表示装置では、この折れ曲がり部近傍を容量バ
スライン１３５で遮光することにより、漏れ光の発生を
防止している。
【００２４】図１５に示すように、列方向に配列した画
素の間をゲートバスライン１３１が通過し、各画素のほ
ぼ中央を容量バスライン１３５が通過している。このた
め、図１５に示す液晶表示装置の開口率が、複数のドメ
インに分割しない液晶表示装置の開口率に比べて低下す
る。以下に説明する本発明の実施例は、開口率の低下を
抑制するものである。
素の間をゲートバスライン１３１が通過し、各画素のほ
ぼ中央を容量バスライン１３５が通過している。このた
め、図１５に示す液晶表示装置の開口率が、複数のドメ
インに分割しない液晶表示装置の開口率に比べて低下す
る。以下に説明する本発明の実施例は、開口率の低下を
抑制するものである。
【００２５】図１は、本発明の第１の実施例による液晶
表示装置の平面図を示す。ＴＦＴ基板上に、複数の画素
電極１が、行方向及び列方向に規則的に配置されてい
る。画素電極１の各列に対応して、データバスライン２
が配置されている。データバスライン２は、行方向に隣
り合う２つの画素電極１の間を列方向に通過する。画素
電極１の各行に対応して、ゲートバスライン３が配置さ
れている。ゲートバスライン３は、基板法線方向から見
たとき、対応する行の画素電極１の内部、好ましくは列
方向のほぼ中央を通過するように配置されている。
表示装置の平面図を示す。ＴＦＴ基板上に、複数の画素
電極１が、行方向及び列方向に規則的に配置されてい
る。画素電極１の各列に対応して、データバスライン２
が配置されている。データバスライン２は、行方向に隣
り合う２つの画素電極１の間を列方向に通過する。画素
電極１の各行に対応して、ゲートバスライン３が配置さ
れている。ゲートバスライン３は、基板法線方向から見
たとき、対応する行の画素電極１の内部、好ましくは列
方向のほぼ中央を通過するように配置されている。
【００２６】各画素電極１に対応して、ＴＦＴ４が配置
されている。ＴＦＴ４は、画素電極１とそれに対応する
データバスライン２とを接続する。ＴＦＴ４のゲート電
極は、当該ＴＦＴ４が接続された画素電極１の行に隣接
する行に対応するゲートバスライン３に、ゲート接続線
５を介して接続されている。ゲートバスライン３に印加
された制御信号が、ゲート接続線５を通ってＴＦＴ４の
ゲート電極に印加される。この制御信号によって、ＴＦ
Ｔ４の導通、非導通状態が切り換えられる。
されている。ＴＦＴ４は、画素電極１とそれに対応する
データバスライン２とを接続する。ＴＦＴ４のゲート電
極は、当該ＴＦＴ４が接続された画素電極１の行に隣接
する行に対応するゲートバスライン３に、ゲート接続線
５を介して接続されている。ゲートバスライン３に印加
された制御信号が、ゲート接続線５を通ってＴＦＴ４の
ゲート電極に印加される。この制御信号によって、ＴＦ
Ｔ４の導通、非導通状態が切り換えられる。
【００２７】ゲート接続線５は、ゲートバスライン３か
ら分岐し、当該ゲートバスライン３に対応する画素電極
１の縁に沿って、ＴＦＴ４まで延在する。図１では、デ
ータバスライン２の両側に、当該データバスライン２に
沿って配置された２本のゲート接続線５が、１つのＴＦ
Ｔ４のゲート電極に接続されている場合を示している
が、ゲート接続線５を１本で構成してもよい。
ら分岐し、当該ゲートバスライン３に対応する画素電極
１の縁に沿って、ＴＦＴ４まで延在する。図１では、デ
ータバスライン２の両側に、当該データバスライン２に
沿って配置された２本のゲート接続線５が、１つのＴＦ
Ｔ４のゲート電極に接続されている場合を示している
が、ゲート接続線５を１本で構成してもよい。
【００２８】ＴＦＴ基板の対向面上に、第１の突起パタ
ーン１０が形成されている。第１の突起パターン１０
は、列方向に延在するジグザグパターンに沿って配置さ
れている。ジグザグパターンの折れ曲がり角は９０°で
あり、周期は、画素の列方向のピッチに等しい。折れ曲
がり点は、列方向に関して、相互に隣り合う２つの画素
電極１の間、及びゲートバスライン３の内部に位置す
る。
ーン１０が形成されている。第１の突起パターン１０
は、列方向に延在するジグザグパターンに沿って配置さ
れている。ジグザグパターンの折れ曲がり角は９０°で
あり、周期は、画素の列方向のピッチに等しい。折れ曲
がり点は、列方向に関して、相互に隣り合う２つの画素
電極１の間、及びゲートバスライン３の内部に位置す
る。
【００２９】ジグザグパターンの振幅は、画素の行方向
のピッチの約１．５倍である。各第１の突起パターン１
０は行方向に等間隔に配列し、そのピッチは、画素の行
方向のピッチに等しい。ジグザグパターンの偶数番目及
び奇数番目の折れ曲がり点のうち一方がほぼデータバス
ライン２に重なり、他方が画素電極１の行方向のほぼ中
央に位置する。第１の突起パターン１０は、１つの画素
電極内の領域を、複数の領域に分割する。
のピッチの約１．５倍である。各第１の突起パターン１
０は行方向に等間隔に配列し、そのピッチは、画素の行
方向のピッチに等しい。ジグザグパターンの偶数番目及
び奇数番目の折れ曲がり点のうち一方がほぼデータバス
ライン２に重なり、他方が画素電極１の行方向のほぼ中
央に位置する。第１の突起パターン１０は、１つの画素
電極内の領域を、複数の領域に分割する。
【００３０】対向基板の対向面上に、第２の突起パター
ン１１が形成されている。第２の突起パターン１１は、
第１の突起パターン１０と同一のジグザグパターンを有
し、第１の突起パターン１０を、行方向に、そのピッチ
の１／２だけずらした位置に配置されている。
ン１１が形成されている。第２の突起パターン１１は、
第１の突起パターン１０と同一のジグザグパターンを有
し、第１の突起パターン１０を、行方向に、そのピッチ
の１／２だけずらした位置に配置されている。
【００３１】１つの画素電極１内の領域が、第１の突起
パターン１０と第２の突起パターン１１により、複数の
ドメインに分割される。
パターン１０と第２の突起パターン１１により、複数の
ドメインに分割される。
【００３２】ゲート支線６が、ゲートバスライン３から
分岐し、画素電極１の縁に沿って延在している。ゲート
バスライン３、ゲート接続線５、及びゲート支線６が、
画素電極１に対向し、補助容量を形成する。
分岐し、画素電極１の縁に沿って延在している。ゲート
バスライン３、ゲート接続線５、及びゲート支線６が、
画素電極１に対向し、補助容量を形成する。
【００３３】図２は、ＴＦＴ４の詳細な平面図を示す。
最下層に、ゲート接続線５が配置されている。その上
に、ゲート絶縁膜を介してデータバスライン２及び画素
電極接続部７が配置されている。画素電極接続部７は、
データバスライン２に向かって突き出た凸部４Ｓを有す
る。データバスライン２は、凸部４Ｓに整合する凹部４
Ｄを有する。凸部４Ｓと凹部４Ｄとの間には、間隙部が
画定されている。この間隙部の下のゲート接続部５がゲ
ート電極４Ｇとして機能し、凹部４Ｄがドレイン電極、
凸部４Ｓがソース電極となる。画素電極接続部７は、コ
ンタクトホール８を介して画素電極１に接続されてい
る。
最下層に、ゲート接続線５が配置されている。その上
に、ゲート絶縁膜を介してデータバスライン２及び画素
電極接続部７が配置されている。画素電極接続部７は、
データバスライン２に向かって突き出た凸部４Ｓを有す
る。データバスライン２は、凸部４Ｓに整合する凹部４
Ｄを有する。凸部４Ｓと凹部４Ｄとの間には、間隙部が
画定されている。この間隙部の下のゲート接続部５がゲ
ート電極４Ｇとして機能し、凹部４Ｄがドレイン電極、
凸部４Ｓがソース電極となる。画素電極接続部７は、コ
ンタクトホール８を介して画素電極１に接続されてい
る。
【００３４】図３は、図１の一点鎖線Ａ３−Ａ３におけ
る画素部の断面図を示し、図４は、図２の一点鎖線Ａ４
−Ａ４におけるＴＦＴ部の断面図を示す。以下、図３と
図４を参照しつつ、第１の実施例による液晶表示装置の
構成及び製造方法を説明する。
る画素部の断面図を示し、図４は、図２の一点鎖線Ａ４
−Ａ４におけるＴＦＴ部の断面図を示す。以下、図３と
図４を参照しつつ、第１の実施例による液晶表示装置の
構成及び製造方法を説明する。
【００３５】ガラスからなるＴＦＴ基板２０と対向基板
２１が、ある間隙を隔てて対向している。ＴＦＴ基板２
０と対向基板２１との間に、液晶材料２２が挟持されて
いる。液晶材料２２は、負の誘電率異方性を有する。す
なわち、この液晶分子の長軸方向に対して垂直な方向の
誘電率が、長軸方向の誘電率よりも大きい。
２１が、ある間隙を隔てて対向している。ＴＦＴ基板２
０と対向基板２１との間に、液晶材料２２が挟持されて
いる。液晶材料２２は、負の誘電率異方性を有する。す
なわち、この液晶分子の長軸方向に対して垂直な方向の
誘電率が、長軸方向の誘電率よりも大きい。
【００３６】ＴＦＴ基板２０の対向面上に、ゲートバス
ライン３及びゲート電極４Ｇが形成されている。ゲート
電極４Ｇは、図２のゲート接続線５の一部である。ゲー
トバスライン３及びゲート電極４Ｇは、金属膜、例えば
クロム（Ｃｒ）膜の成膜、及びフォトリソグラフィを用
いたパターニングにより形成される。ゲートバスライン
３と同時に、図１に示すゲート接続線５及びゲート支線
６が形成される。
ライン３及びゲート電極４Ｇが形成されている。ゲート
電極４Ｇは、図２のゲート接続線５の一部である。ゲー
トバスライン３及びゲート電極４Ｇは、金属膜、例えば
クロム（Ｃｒ）膜の成膜、及びフォトリソグラフィを用
いたパターニングにより形成される。ゲートバスライン
３と同時に、図１に示すゲート接続線５及びゲート支線
６が形成される。
【００３７】ゲートバスライン３及びゲート電極４Ｇを
覆うように、ＴＦＴ基板１の対向面上に、ＳｉＮからな
るゲート絶縁膜２３が形成されている。ゲート絶縁膜２
３は、例えばプラズマ励起型化学気相成長（ＰＥ−ＣＶ
Ｄ）により形成される。
覆うように、ＴＦＴ基板１の対向面上に、ＳｉＮからな
るゲート絶縁膜２３が形成されている。ゲート絶縁膜２
３は、例えばプラズマ励起型化学気相成長（ＰＥ−ＣＶ
Ｄ）により形成される。
【００３８】図４に示すＴＦＴ部において、ゲート絶縁
膜２３の表面のうち、ゲート電極４Ｇの上方に、アモル
ファスシリコンからなるチャネル層４Ｃが形成されてい
る。アモルファスシリコン膜の堆積は、原料ガスとして
ＳｉＨ4を用いたＰＥ−ＣＶＤにより行う。アモルファ
スシリコン膜のパターニングは、レジストパターンをマ
スクとし、プラズマアッシャを用いたエッチングにより
行う。
膜２３の表面のうち、ゲート電極４Ｇの上方に、アモル
ファスシリコンからなるチャネル層４Ｃが形成されてい
る。アモルファスシリコン膜の堆積は、原料ガスとして
ＳｉＨ4を用いたＰＥ−ＣＶＤにより行う。アモルファ
スシリコン膜のパターニングは、レジストパターンをマ
スクとし、プラズマアッシャを用いたエッチングにより
行う。
【００３９】ゲート絶縁膜２３の上に、データバスライ
ン２及び画素電極接続部７が形成されている。これら
は、Ｔｉ／Ａｌ／Ｔｉの３層構造を有する。Ｔｉ膜とＡ
ｌ膜の成膜はスパッタリングにより行い、パターニング
はウェットエッチングにより行う。データバスライン２
は、ドレイン電極４Ｄ部分でチャネル層４Ｇに接続さ
れ、画素電極接続部７は、ソース電極４Ｓ部分でチャネ
ル層４Ｃに接続されている。
ン２及び画素電極接続部７が形成されている。これら
は、Ｔｉ／Ａｌ／Ｔｉの３層構造を有する。Ｔｉ膜とＡ
ｌ膜の成膜はスパッタリングにより行い、パターニング
はウェットエッチングにより行う。データバスライン２
は、ドレイン電極４Ｄ部分でチャネル層４Ｇに接続さ
れ、画素電極接続部７は、ソース電極４Ｓ部分でチャネ
ル層４Ｃに接続されている。
【００４０】図３の画素部及び図４のＴＦＴ部におい
て、ゲート絶縁膜２３の上に、チャネル層４Ｃ、データ
バスライン２、及び画素電極接続部７を覆うように、Ｓ
ｉＮからなる保護膜２４が形成されている。保護膜２４
の上に、インジウム錫オキサイド（ＩＴＯ）からなる画
素電極１が形成されている。画素電極１は、スパッタリ
ングによりＩＴＯ膜を堆積した後、このＩＴＯ膜をパタ
ーニングして形成される。画素電極１は、保護膜２４に
設けられたコンタクトホール８を介して画素電極接続部
７に接続されている。
て、ゲート絶縁膜２３の上に、チャネル層４Ｃ、データ
バスライン２、及び画素電極接続部７を覆うように、Ｓ
ｉＮからなる保護膜２４が形成されている。保護膜２４
の上に、インジウム錫オキサイド（ＩＴＯ）からなる画
素電極１が形成されている。画素電極１は、スパッタリ
ングによりＩＴＯ膜を堆積した後、このＩＴＯ膜をパタ
ーニングして形成される。画素電極１は、保護膜２４に
設けられたコンタクトホール８を介して画素電極接続部
７に接続されている。
【００４１】図３の画素電極１の上に、第１の突起パタ
ーン１０が形成されている。第１の突起パターン１０
は、ポジ型フォトレジスト等の絶縁材料で形成される。
画素電極１及び第１の突起パターン１０を覆うように、
基板全面に垂直配向膜２５が形成されている。
ーン１０が形成されている。第１の突起パターン１０
は、ポジ型フォトレジスト等の絶縁材料で形成される。
画素電極１及び第１の突起パターン１０を覆うように、
基板全面に垂直配向膜２５が形成されている。
【００４２】対向基板２１の対向面の、ＴＦＴ４に対応
する領域上、及びゲートバスライン３に対応する領域上
に、Ｃｒからなる遮光膜２８が形成されている。なお、
遮光膜２８は、必要に応じてその他の領域にも形成され
る。遮光膜２８を覆うように、全面にＩＴＯからなる共
通電極２６が形成されている。
する領域上、及びゲートバスライン３に対応する領域上
に、Ｃｒからなる遮光膜２８が形成されている。なお、
遮光膜２８は、必要に応じてその他の領域にも形成され
る。遮光膜２８を覆うように、全面にＩＴＯからなる共
通電極２６が形成されている。
【００４３】共通電極２６の表面上に、第２の突起パタ
ーン１１が形成されている。第２の突起パターン１１
も、第１の突起パターン１０と同様に、ポジ型フォトレ
ジスト等の絶縁材料で形成される。第２の突起パターン
１１を覆うように、基板全面に垂直配向膜２７が形成さ
れている。
ーン１１が形成されている。第２の突起パターン１１
も、第１の突起パターン１０と同様に、ポジ型フォトレ
ジスト等の絶縁材料で形成される。第２の突起パターン
１１を覆うように、基板全面に垂直配向膜２７が形成さ
れている。
【００４４】上記第１の実施例による液晶表示装置は、
図１５で説明した先の提案による液晶表示装置と同様の
突起パターンを有する。このため、各画素内に複数のド
メインが形成され、視角特性が改善される。
図１５で説明した先の提案による液晶表示装置と同様の
突起パターンを有する。このため、各画素内に複数のド
メインが形成され、視角特性が改善される。
【００４５】さらに、第１の実施例による液晶表示装置
においては、図１５に示す液晶表示装置の容量バスライ
ン１３５に相当する位置に、ゲートバスライン３が配置
されている。すなわち、ゲートバスライン３は、突起パ
ターンの折れ曲がり点近傍を遮光する遮光膜としての機
能、及び画素電極を一方の電極とする補助容量の他方の
電極としての機能を併せ持つ。列方向に隣り合う２つの
画素電極１の間には、バスラインが配置されていない。
このため、２つの画素電極１の間の遮光すべき領域を小
さくし、開口率を高めることが可能になる。
においては、図１５に示す液晶表示装置の容量バスライ
ン１３５に相当する位置に、ゲートバスライン３が配置
されている。すなわち、ゲートバスライン３は、突起パ
ターンの折れ曲がり点近傍を遮光する遮光膜としての機
能、及び画素電極を一方の電極とする補助容量の他方の
電極としての機能を併せ持つ。列方向に隣り合う２つの
画素電極１の間には、バスラインが配置されていない。
このため、２つの画素電極１の間の遮光すべき領域を小
さくし、開口率を高めることが可能になる。
【００４６】ゲート接続線５は、ＴＦＴ４に制御信号を
伝達するのみならず、画素電極１とともに補助容量を形
成するための一方の電極としての機能を有する。さら
に、画素電極１の縁の近傍に生ずる配向乱れに起因する
光漏れを防止する遮光膜としての機能を併せ持つ。ゲー
ト支線６も、補助容量形成のための電極としての機能、
及び遮光膜としての機能を有する。
伝達するのみならず、画素電極１とともに補助容量を形
成するための一方の電極としての機能を有する。さら
に、画素電極１の縁の近傍に生ずる配向乱れに起因する
光漏れを防止する遮光膜としての機能を併せ持つ。ゲー
ト支線６も、補助容量形成のための電極としての機能、
及び遮光膜としての機能を有する。
【００４７】図１では、基板法線方向から見たとき、ゲ
ート接続線５とデータバスライン２との間、及びゲート
支線６とデータバスライン２との間に、隙間が形成され
ている場合を示した。その他の構成として、これらの配
線を、隙間が形成されないように配置してもよい。ま
た、データバスライン２の両側に配置された２本のゲー
ト接続線５同士または２本のゲート支線６同士を接触さ
せ、太い１本の配線パターンとしてもよい。
ート接続線５とデータバスライン２との間、及びゲート
支線６とデータバスライン２との間に、隙間が形成され
ている場合を示した。その他の構成として、これらの配
線を、隙間が形成されないように配置してもよい。ま
た、データバスライン２の両側に配置された２本のゲー
ト接続線５同士または２本のゲート支線６同士を接触さ
せ、太い１本の配線パターンとしてもよい。
【００４８】図５は、第２の実施例による液晶表示装置
の断面図を示す。第２の実施例による液晶表示装置の平
面図は、図１に示す第１の実施例の場合と同様であり、
図５は、図１の一点鎖線Ａ３−Ａ３における断面図に相
当する。
の断面図を示す。第２の実施例による液晶表示装置の平
面図は、図１に示す第１の実施例の場合と同様であり、
図５は、図１の一点鎖線Ａ３−Ａ３における断面図に相
当する。
【００４９】第１の実施例では、図３に示すように第１
の突起パターン１０が画素電極１の上に配置されてい
る。第２の実施例では、図５に示すように、画素電極１
に第１の突起パターン１０に整合するスリット１ａが形
成されている。これを基板法線方向から見た場合には、
スリット１ａが第１の突起パターン１０の長さ方向の一
部分を内包する。その他の構成は、第１の実施例の場合
と同様である。スリット１ａは、画素電極１を形成する
ためのＩＴＯ膜のパターニング工程で同時に形成され
る。
の突起パターン１０が画素電極１の上に配置されてい
る。第２の実施例では、図５に示すように、画素電極１
に第１の突起パターン１０に整合するスリット１ａが形
成されている。これを基板法線方向から見た場合には、
スリット１ａが第１の突起パターン１０の長さ方向の一
部分を内包する。その他の構成は、第１の実施例の場合
と同様である。スリット１ａは、画素電極１を形成する
ためのＩＴＯ膜のパターニング工程で同時に形成され
る。
【００５０】なお、図１において、第１の突起パターン
１０が画素電極１と重なっている部分の全体にわたって
スリットを形成すると、画素電極１が複数の領域に分断
されてしまう。画素電極１の分断を回避するために、第
１の突起パターン１０の一部分においては、その下にＩ
ＴＯ膜を残す。例えば、第１の突起パターン１０と画素
電極１の縁とが交差する箇所の近傍にＩＴＯ膜を残す。
１０が画素電極１と重なっている部分の全体にわたって
スリットを形成すると、画素電極１が複数の領域に分断
されてしまう。画素電極１の分断を回避するために、第
１の突起パターン１０の一部分においては、その下にＩ
ＴＯ膜を残す。例えば、第１の突起パターン１０と画素
電極１の縁とが交差する箇所の近傍にＩＴＯ膜を残す。
【００５１】図３に示すように、第１の突起パターン１
０の下に画素電極１が配置されていると、第１の突起パ
ターン１０の近傍の電気力線に乱れが生ずる。電気力線
の乱れは、液晶分子の配列の乱れの要因になる。液晶分
子の配列の乱れた領域では、光の透過率を所望の値に制
御することができない。このため、第１の突起パターン
１０の周辺の配列の乱れた領域を遮光する必要がある。
これは、開口率の低下につながる。
０の下に画素電極１が配置されていると、第１の突起パ
ターン１０の近傍の電気力線に乱れが生ずる。電気力線
の乱れは、液晶分子の配列の乱れの要因になる。液晶分
子の配列の乱れた領域では、光の透過率を所望の値に制
御することができない。このため、第１の突起パターン
１０の周辺の配列の乱れた領域を遮光する必要がある。
これは、開口率の低下につながる。
【００５２】第２の実施例のように、第１の突起パター
ン１０の下に画素電極１を配置しないことにより、電気
力線の乱れを軽減することができる。液晶分子の配列の
乱れた領域が、第１の突起パターン１０の近傍に局在化
されるため、遮光すべき領域を小さくすることができ
る。
ン１０の下に画素電極１を配置しないことにより、電気
力線の乱れを軽減することができる。液晶分子の配列の
乱れた領域が、第１の突起パターン１０の近傍に局在化
されるため、遮光すべき領域を小さくすることができ
る。
【００５３】なお、第１の突起パターン１０に整合する
スリット１ａを設ける構成は、図１５に示す先の提案に
よる液晶表示装置にも適用することができる。この場合
にも、液晶分子の配列の乱れを軽減するという効果を得
ることができる。
スリット１ａを設ける構成は、図１５に示す先の提案に
よる液晶表示装置にも適用することができる。この場合
にも、液晶分子の配列の乱れを軽減するという効果を得
ることができる。
【００５４】図６は、第３の実施例による液晶表示装置
の平面図を示す。第１の実施例では、図１に示す第１の
突起パターン１０と第２の突起パターン１１とにより、
ドメインの境界を画定していた。第３の実施例では、対
向基板側に第２の突起パターン１１を形成しない。第２
の突起パターン１１の代わりに、画素電極１にスリット
２０が形成されている。
の平面図を示す。第１の実施例では、図１に示す第１の
突起パターン１０と第２の突起パターン１１とにより、
ドメインの境界を画定していた。第３の実施例では、対
向基板側に第２の突起パターン１１を形成しない。第２
の突起パターン１１の代わりに、画素電極１にスリット
２０が形成されている。
【００５５】スリット２０は、基板法線方向から見たと
き、図１の第２の突起パターン１１に沿うように配置さ
れる。ただし、画素電極１のうち、スリット２０によっ
て区画された複数の部分が電気的に分断されないよう
に、各スリット２０の長さが決められている。
き、図１の第２の突起パターン１１に沿うように配置さ
れる。ただし、画素電極１のうち、スリット２０によっ
て区画された複数の部分が電気的に分断されないよう
に、各スリット２０の長さが決められている。
【００５６】ある第１の突起パターン１０から一方の側
に広がるドメインと、それに対向する他の第１の突起パ
ターン１０から近づくドメインとは、液晶分子の傾斜方
向を異にする。このため、２本の第１の突起パターン１
０の間にドメインの境界が形成される。２本の第１の突
起パターン１０の間にドメイン境界を画定する手段が配
置されていない場合には、ドメインの境界が固定されず
不安定になる。
に広がるドメインと、それに対向する他の第１の突起パ
ターン１０から近づくドメインとは、液晶分子の傾斜方
向を異にする。このため、２本の第１の突起パターン１
０の間にドメインの境界が形成される。２本の第１の突
起パターン１０の間にドメイン境界を画定する手段が配
置されていない場合には、ドメインの境界が固定されず
不安定になる。
【００５７】第３の実施例のように、画素電極１にスリ
ット２０を形成しておくと、スリット２０の位置にある
液晶分子への配向規制力が弱くなる。このため、ドメイ
ン境界がスリット２０の位置に固定される。
ット２０を形成しておくと、スリット２０の位置にある
液晶分子への配向規制力が弱くなる。このため、ドメイ
ン境界がスリット２０の位置に固定される。
【００５８】スリット２０は、画素電極１のパターニン
グと同時に形成されるため、工程増を伴うことがない。
さらに、対向電極に第１の実施例で形成した第２の突起
パターン１１を形成する必要がない。このため、全体と
して工程数の低減を図ることが可能になる。
グと同時に形成されるため、工程増を伴うことがない。
さらに、対向電極に第１の実施例で形成した第２の突起
パターン１１を形成する必要がない。このため、全体と
して工程数の低減を図ることが可能になる。
【００５９】図７は、第４の実施例による液晶表示装置
の平面図を示す。以下、図６に示す第３の実施例による
液晶表示装置との相違点について説明する。
の平面図を示す。以下、図６に示す第３の実施例による
液晶表示装置との相違点について説明する。
【００６０】第３の実施例では、ゲート接続線５が、画
素電極１の縁に沿って配置されていた。これは、ゲート
接続線５と画素電極１との間に積極的に補助容量を形成
するためである。第４の実施例では、ゲート接続線２１
が、スリット２０に沿って配置されている。このため、
ゲート接続線２１と画素電極１との間の補助容量が小さ
くなる。
素電極１の縁に沿って配置されていた。これは、ゲート
接続線５と画素電極１との間に積極的に補助容量を形成
するためである。第４の実施例では、ゲート接続線２１
が、スリット２０に沿って配置されている。このため、
ゲート接続線２１と画素電極１との間の補助容量が小さ
くなる。
【００６１】適切な補助容量の大きさは、画素電極１と
データバスライン２との間の浮遊容量、画素電極１と共
通電極との間の画素容量等の大きさにより決定される。
図６に示す構成では補助容量が過剰になる場合、図７に
示す第４の実施例の構成とすることにより、補助容量を
小さくすることができる。さらに、ゲート接続線２１
は、遮光膜としても働く。
データバスライン２との間の浮遊容量、画素電極１と共
通電極との間の画素容量等の大きさにより決定される。
図６に示す構成では補助容量が過剰になる場合、図７に
示す第４の実施例の構成とすることにより、補助容量を
小さくすることができる。さらに、ゲート接続線２１
は、遮光膜としても働く。
【００６２】また、複数のスリット２０のうちゲート接
続線２１により遮光されていないものに対応して、第１
のゲート支線１５が配置されている。図６に示すゲート
支線６は配置されていない。
続線２１により遮光されていないものに対応して、第１
のゲート支線１５が配置されている。図６に示すゲート
支線６は配置されていない。
【００６３】図６に示すゲート接続線５と図７に示すゲ
ート接続線２１との双方を配置してもよい。さらに、図
６に示すゲート支線６と図７に示す第１のゲート支線１
５との双方を配置してもよい。ゲート接続線及びゲート
支線をどのように配置するかは、必要とされる補助容量
の大きさによって決定すればよい。
ート接続線２１との双方を配置してもよい。さらに、図
６に示すゲート支線６と図７に示す第１のゲート支線１
５との双方を配置してもよい。ゲート接続線及びゲート
支線をどのように配置するかは、必要とされる補助容量
の大きさによって決定すればよい。
【００６４】ゲートバスライン３から、第１の突起パタ
ーン１０に沿って第２のゲート支線１６を延在させても
よい。第２のゲート支線１６は、第１の突起パターン１
０が配置されている領域を遮光する。第２のゲート支線
１６を設けるか否かは、必要な補助容量と所望の開口率
等の関係から判断される。
ーン１０に沿って第２のゲート支線１６を延在させても
よい。第２のゲート支線１６は、第１の突起パターン１
０が配置されている領域を遮光する。第２のゲート支線
１６を設けるか否かは、必要な補助容量と所望の開口率
等の関係から判断される。
【００６５】図８は、第５の実施例による液晶表示装置
の平面図を示す。図８においては、図１のＴＦＴ４、ゲ
ート接続線５、ゲート支線６の表示を省略している。図
９〜図１３に示す第６〜第１０の実施例においても同様
に、これらの表示を省略する。第５〜第１０の実施例に
おいて、ゲート接続線及びゲート支線は、図１に示す第
１の実施例のように、画素電極１の縁に沿って配置して
もよいし、図７に示す第４の実施例のように、画素電極
１に設けられたスリット及び第１の突起パターンに沿っ
て配置してもよい。
の平面図を示す。図８においては、図１のＴＦＴ４、ゲ
ート接続線５、ゲート支線６の表示を省略している。図
９〜図１３に示す第６〜第１０の実施例においても同様
に、これらの表示を省略する。第５〜第１０の実施例に
おいて、ゲート接続線及びゲート支線は、図１に示す第
１の実施例のように、画素電極１の縁に沿って配置して
もよいし、図７に示す第４の実施例のように、画素電極
１に設けられたスリット及び第１の突起パターンに沿っ
て配置してもよい。
【００６６】画素電極１、データバスライン２、及びゲ
ートバスライン３の配置は、図１に示す第１の実施例の
場合と同様である。第１の実施例の場合には、第１及び
第２の突起パターン１０及び１１が、列方向に隣り合う
２つの画素電極１の間、及びゲートバスライン３の領域
内に、折れ曲がり点を有していた。第５の実施例の場合
には、第１及び第２の突起パターン３１及び３２が、ゲ
ートバスライン３の領域内にのみ折れ曲がり点を有して
いる。画素電極１の境界領域においては、第１及び第２
の突起パターン３１及び３２が折れ曲がっていない。
ートバスライン３の配置は、図１に示す第１の実施例の
場合と同様である。第１の実施例の場合には、第１及び
第２の突起パターン１０及び１１が、列方向に隣り合う
２つの画素電極１の間、及びゲートバスライン３の領域
内に、折れ曲がり点を有していた。第５の実施例の場合
には、第１及び第２の突起パターン３１及び３２が、ゲ
ートバスライン３の領域内にのみ折れ曲がり点を有して
いる。画素電極１の境界領域においては、第１及び第２
の突起パターン３１及び３２が折れ曲がっていない。
【００６７】第１の実施例では、画素電極１の境界領域
で第１及び第２の突起パターン１０及び１１が折れ曲が
っているため、この近傍の液晶分子の配列に乱れが生じ
る。第５の実施例の場合には、第１及び第２の突起パタ
ーン３１及び３２の折れ曲がりに起因する液晶分子の配
列の乱れが生じない。このため、画素電極１の境界近傍
の遮光すべき領域を小さくすることができる。
で第１及び第２の突起パターン１０及び１１が折れ曲が
っているため、この近傍の液晶分子の配列に乱れが生じ
る。第５の実施例の場合には、第１及び第２の突起パタ
ーン３１及び３２の折れ曲がりに起因する液晶分子の配
列の乱れが生じない。このため、画素電極１の境界近傍
の遮光すべき領域を小さくすることができる。
【００６８】図９は、第６の実施例による液晶表示装置
の平面図を示す。第６の実施例では、図８に示す第５の
実施例の第２の突起パターン３２の代わりに、画素電極
１にスリット３３が形成されている。スリット３３がド
メイン境界を画定するため、第５の実施例と同様の効果
が得られる。
の平面図を示す。第６の実施例では、図８に示す第５の
実施例の第２の突起パターン３２の代わりに、画素電極
１にスリット３３が形成されている。スリット３３がド
メイン境界を画定するため、第５の実施例と同様の効果
が得られる。
【００６９】図１０は、第７の実施例による液晶表示装
置の平面図を示す。第１及び第２の突起パターン３１及
び３２は、第５の実施例の場合と同様に、ゲートバスラ
イン３の領域内にのみ折れ曲がり点を有する。画素電極
１は、隣り合う辺が約４５°で交わる平行四辺形に近い
形状を有する。画素電極１の列方向に延在する辺（列間
を区画する辺）は、データバスライン２にほぼ平行に配
置されている。
置の平面図を示す。第１及び第２の突起パターン３１及
び３２は、第５の実施例の場合と同様に、ゲートバスラ
イン３の領域内にのみ折れ曲がり点を有する。画素電極
１は、隣り合う辺が約４５°で交わる平行四辺形に近い
形状を有する。画素電極１の列方向に延在する辺（列間
を区画する辺）は、データバスライン２にほぼ平行に配
置されている。
【００７０】列方向に隣り合わせた画素電極に対向する
２つの辺（行間を区画する辺）のうち、一方は第２の突
起パターン３２に沿って配置されている。他方の辺は、
第１及び第２の突起パターン３１及び３２にほぼ直交す
る。
２つの辺（行間を区画する辺）のうち、一方は第２の突
起パターン３２に沿って配置されている。他方の辺は、
第１及び第２の突起パターン３１及び３２にほぼ直交す
る。
【００７１】第２の突起パターン３２に沿って配置され
た辺の近傍においては、画素電極１の縁と突起パターン
とが交差することによる液晶分子の配列の乱れを防止す
ることができる。従って、遮光すべき領域を小さくする
ことが可能になる。第１及び第２の突起パターン３１及
び３２にほぼ直交する辺の近傍においては、両者が交差
することによる配列の乱れが残るため、やや広い領域を
遮光する。行間を区画する２つの辺のうち一方の辺の近
傍の遮光領域を小さくすることができるため、開口率を
高めることが可能になる。
た辺の近傍においては、画素電極１の縁と突起パターン
とが交差することによる液晶分子の配列の乱れを防止す
ることができる。従って、遮光すべき領域を小さくする
ことが可能になる。第１及び第２の突起パターン３１及
び３２にほぼ直交する辺の近傍においては、両者が交差
することによる配列の乱れが残るため、やや広い領域を
遮光する。行間を区画する２つの辺のうち一方の辺の近
傍の遮光領域を小さくすることができるため、開口率を
高めることが可能になる。
【００７２】図１１は、第８の実施例による液晶表示装
置の平面図を示す。第８の実施例では、図１０に示す第
７の実施例の第２の突起パターン３２の代わりに、画素
電極１にスリット３４が形成されている。スリット３４
がドメイン境界を画定するため、第７の実施例と同様の
効果が得られる。
置の平面図を示す。第８の実施例では、図１０に示す第
７の実施例の第２の突起パターン３２の代わりに、画素
電極１にスリット３４が形成されている。スリット３４
がドメイン境界を画定するため、第７の実施例と同様の
効果が得られる。
【００７３】図１２は、第９の実施例による液晶表示装
置の平面図を示す。第１及び第２の突起パターン３１及
び３２は、第５の実施例の場合と同様に、ゲートバスラ
イン３の領域内にのみ折れ曲がり点を有する。画素電極
１は、下底と斜辺とが約４５°で交わる等脚台形に近い
形状を有する。台形の上底及び下底（列間を区画する
辺）が、データバスライン２に沿って配置されている。
他の２つの辺（行間を区画する辺）は、第２の突起パタ
ーン３２に沿って配置されている。
置の平面図を示す。第１及び第２の突起パターン３１及
び３２は、第５の実施例の場合と同様に、ゲートバスラ
イン３の領域内にのみ折れ曲がり点を有する。画素電極
１は、下底と斜辺とが約４５°で交わる等脚台形に近い
形状を有する。台形の上底及び下底（列間を区画する
辺）が、データバスライン２に沿って配置されている。
他の２つの辺（行間を区画する辺）は、第２の突起パタ
ーン３２に沿って配置されている。
【００７４】第７の実施例では、平行四辺形状の画素電
極１の行間を区画する辺のうち１つの辺のみが、第２の
突起パターン３２に沿って配置されている。第９の実施
例では、行間を区画する２つの辺が、共に第２の突起パ
ターン３２に沿って配置されている。このため、この辺
の近傍の遮光すべき領域を小さくすることができ、開口
率をより高めることが可能になる。なお、第２の突起パ
ターン３２の代わりに、画素電極１にスリットを形成し
てもよい。
極１の行間を区画する辺のうち１つの辺のみが、第２の
突起パターン３２に沿って配置されている。第９の実施
例では、行間を区画する２つの辺が、共に第２の突起パ
ターン３２に沿って配置されている。このため、この辺
の近傍の遮光すべき領域を小さくすることができ、開口
率をより高めることが可能になる。なお、第２の突起パ
ターン３２の代わりに、画素電極１にスリットを形成し
てもよい。
【００７５】図１３は、第１０の実施例による液晶表示
装置の平面図を示す。図１２に示す第９の実施例では、
画素電極１の形状を台形にすることにより、その２つの
辺を第２の突起パターン３２に沿わせた。第１０の実施
例では、画素電極１の形状を図１０に示す画素電極１と
同様の平行四辺形としたまま、第１及び第２の突起パタ
ーンの形状を変えることにより、行間を区画する２つの
辺を第２の突起パターンに沿わせている。
装置の平面図を示す。図１２に示す第９の実施例では、
画素電極１の形状を台形にすることにより、その２つの
辺を第２の突起パターン３２に沿わせた。第１０の実施
例では、画素電極１の形状を図１０に示す画素電極１と
同様の平行四辺形としたまま、第１及び第２の突起パタ
ーンの形状を変えることにより、行間を区画する２つの
辺を第２の突起パターンに沿わせている。
【００７６】１つの画素電極１の行間を区画する２つの
辺に沿って配置された２本の第２の突起パターン３６の
うち、１本は、画素電極１の鈍角の頂点近傍で、当該画
素電極１の内部に向かって直角に折れ曲がっている。内
部に折れ曲がった第２の突起パターン３６は、当該画素
電極１の縁に到達した点で、再度当該画素電極１の内部
に向かって直角に折れ曲がり、画素電極１の行間を区画
する辺に平行に延在する。
辺に沿って配置された２本の第２の突起パターン３６の
うち、１本は、画素電極１の鈍角の頂点近傍で、当該画
素電極１の内部に向かって直角に折れ曲がっている。内
部に折れ曲がった第２の突起パターン３６は、当該画素
電極１の縁に到達した点で、再度当該画素電極１の内部
に向かって直角に折れ曲がり、画素電極１の行間を区画
する辺に平行に延在する。
【００７７】第１０の実施例においても、第９の実施例
の場合と同様に、画素電極１の行間を区画する辺の近傍
における液晶分子の配向の乱れを低減することができ
る。なお、画素電極１の鈍角の頂点近傍の折れ曲がり点
３７を通過し行方向に延びる仮想直線に沿って、第１及
び第２の突起パターン３５及び３６の折れ曲がり点が配
列する。この部分の液晶分子の配列の乱れによる漏れ光
を防止するために、この仮想直線に沿った領域を遮光す
ることが好ましい。
の場合と同様に、画素電極１の行間を区画する辺の近傍
における液晶分子の配向の乱れを低減することができ
る。なお、画素電極１の鈍角の頂点近傍の折れ曲がり点
３７を通過し行方向に延びる仮想直線に沿って、第１及
び第２の突起パターン３５及び３６の折れ曲がり点が配
列する。この部分の液晶分子の配列の乱れによる漏れ光
を防止するために、この仮想直線に沿った領域を遮光す
ることが好ましい。
【００７８】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
【００７９】
【発明の効果】以上説明したように、本発明によれば、
相互に隣り合う２つの画素電極の間にゲートバスライン
が配置されない。ゲートバスラインは、基板法線方向か
ら見たとき、画素電極内を通過する。このゲートバスラ
インは、画素電極と補助容量を形成すると共に、突起パ
ターンの折れ曲がり点における液晶分子の配列の乱れに
起因する光漏れを防止している。画素電極間にゲートバ
スラインが配置されないため、遮光すべき領域を小さく
し、開口率を高めることが可能になる。
相互に隣り合う２つの画素電極の間にゲートバスライン
が配置されない。ゲートバスラインは、基板法線方向か
ら見たとき、画素電極内を通過する。このゲートバスラ
インは、画素電極と補助容量を形成すると共に、突起パ
ターンの折れ曲がり点における液晶分子の配列の乱れに
起因する光漏れを防止している。画素電極間にゲートバ
スラインが配置されないため、遮光すべき領域を小さく
し、開口率を高めることが可能になる。
【図１】第１の実施例による液晶表示装置の平面図であ
る。
る。
【図２】第１の実施例による液晶表示装置のＴＦＴの平
面図である。
面図である。
【図３】第１の実施例による液晶表示装置の画素部分の
断面図である。
断面図である。
【図４】第１の実施例による液晶表示装置のＴＦＴ部分
の断面図である。
の断面図である。
【図５】第２の実施例による液晶表示装置の断面図であ
る。
る。
【図６】第３の実施例による液晶表示装置の平面図であ
る。
る。
【図７】第４の実施例による液晶表示装置の平面図であ
る。
る。
【図８】第５の実施例による液晶表示装置の平面図であ
る。
る。
【図９】第６の実施例による液晶表示装置の平面図であ
る。
る。
【図１０】第７の実施例による液晶表示装置の平面図で
ある。
ある。
【図１１】第８の実施例による液晶表示装置の平面図で
ある。
ある。
【図１２】第９の実施例による液晶表示装置の平面図で
ある。
ある。
【図１３】第１０の実施例による液晶表示装置の平面図
である。
である。
【図１４】従来のホメオトロピック型液晶表示装置を視
角特性を説明するための液晶表示装置の概略断面図であ
る。
角特性を説明するための液晶表示装置の概略断面図であ
る。
【図１５】先の提案による液晶表示装置の平面図であ
る。
る。
【図１６】先の提案による液晶表示装置の断面図であ
る。
る。
１、１３６ 画素電極 １ａ、２０、３３、３４ スリット ２、１３２ データバスライン ３、１３１ ゲートバスライン ４、１３３ ＴＦＴ ５、２１ ゲート接続線 ６ ゲート支線 ７ 画素電極接続部 ８ コンタクトホール １０、３１、３５、１３８ 第１の突起パターン １１、３２、３６、１３９ 第２の突起パターン １５ 第１のゲート支線 １６ 第２のゲート支線 ２０、１１１ ＴＦＴ基板 ２１、１１０ 対向基板 ２２ 液晶材料 ２３ ゲート絶縁膜 ２４ 保護膜 ２５、２７、１１２ 配向膜 ２６ 共通電極 ２８ 遮光膜 １１３ 液晶分子 １３５ 容量バスライン １３７ 補助容量支線
Claims (8)
- 【請求項１】 ある間隔を隔てて相互に平行に配置され
た第１及び第２の基板と、 前記第１及び第２の基板の間に挟持され、負の誘電率異
方性を有する液晶分子を含む液晶材料と、 前記液晶分子を、無電界状態の時にホメオトロピック配
向させる配向手段と、前記第１の基板の対向面上に、行
方向と列方向に規則的に配置された画素電極と、 前記第２の基板の対向面上に形成された共通電極と、 前記第１の基板の対向面上に、前記画素電極の各列に対
応して配置されたデータバスラインと、 前記第１の基板の対向面上に、前記画素電極の各行に対
応して配置されたゲートバスラインであって、基板法線
方向から見たとき、該ゲートバスラインが、対応する行
の画素電極の内部を通過するように配置されている前記
ゲートバスラインと、 前記第１の基板の対向面上に、前記画素電極に対応して
配置され、画素電極とそれに対応するデータバスライン
とを接続し、外部から印加される制御信号によって導通
状態と非導通状態とが切り換えられるスイッチング素子
と、 前記スイッチング素子の各々に対応して設けられたゲー
ト接続線であって、前記ゲートバスラインのうち当該ス
イッチング素子が接続された画素電極の行とは異なる行
の画素電極に対応するゲートバスラインに印加された制
御信号を当該スイッチング素子に伝達する前記ゲート接
続線と、 前記第１及び第２の基板のいずれか一方の対向面上に形
成された突起パターンであって、基板法線方向から見た
とき、該突起パターンが前記画素電極内の領域を複数の
領域に分割し、前記ゲートバスライン上で折れ曲がって
いる前記突起パターンと、 前記第１及び第２の基板のいずれか一方の対向面上に配
置され、基板法線方向から見たとき、前記突起パターン
に、ある間隔を隔てて配置されたドメイン境界規制手段
であって、前記画素電極と共通電極との間に電圧を印加
したとき、前記突起パターンと共に、前記液晶分子の傾
く方向が一様になるドメインの境界を画定する前記ドメ
イン境界規制手段とを有する液晶表示装置。 - 【請求項２】 前記ドメイン境界規制手段が、前記第１
及び第２の基板のうち前記突起パターンの形成されてい
ない方の基板の対向面上に形成された他の突起パターン
である請求項１に記載の液晶表示装置。 - 【請求項３】 前記ドメイン境界規制手段が、前記画素
電極に設けられたスリットである請求項１に記載の液晶
表示装置。 - 【請求項４】 前記ゲート接続線が、前記ゲートバスラ
インから分岐し、当該ゲートバスラインに対応する行の
画素電極の縁に沿って延在し、当該ゲートバスラインに
対応する行に隣接する行の画素電極に接続された前記ス
イッチング素子に制御信号を伝達する請求項１〜３のい
ずれかに記載の液晶表示装置。 - 【請求項５】 基板法線方向から見たとき、前記ゲート
接続線が、前記スリットと重なるように配置されている
請求項３に記載の液晶表示装置。 - 【請求項６】 基板法線方向から見たとき、前記突起パ
ターンが、前記複数のゲートバスラインの間の領域では
ゲートバスラインに斜めに交わる直線に沿って配置さ
れ、ゲートバスライン上で折れ曲がっている請求項１〜
５のいずれかに記載の液晶表示装置。 - 【請求項７】 さらに、前記画素電極に形成された他の
スリットを有し、該他のスリットが、前記突起パターン
の長さ方向の一部分を内包するように配置されている請
求項１〜６のいずれかに記載の液晶表示装置。 - 【請求項８】 ある間隔を隔てて相互に平行に配置され
た第１及び第２の基板と、 前記第１及び第２の基板の間に挟持され、負の誘電率異
方性を有する液晶分子を含む液晶材料と、 前記液晶分子を、無電界状態の時にホメオトロピック配
向させる配向手段と、 前記第１の基板の対向面上に、行方向と列方向に規則的
に配置された画素電極と、 前記第２の基板の対向面上に形成された共通電極と、 前記第１の基板の対向面上に、前記画素電極の各列に対
応して配置されたデータバスラインと、 前記第１の基板の対向面上に、前記画素電極の各行に対
応して配置されたゲートバスラインと、 前記第１の基板の対向面上に、前記画素電極に対応して
配置され、画素電極とそれに対応するデータバスライン
とを接続し、ゲートバスラインに印加される制御信号に
よって導通状態と非導通状態とが切り換えられるスイッ
チング素子と、 前記第１の基板の対向面上に形成された第１の突起パタ
ーンであって、基板法線方向から見たとき、該第１の突
起パターンが前記画素電極内の領域を複数の領域に分割
している前記第１の突起パターンと、 前記第２の基板の対向面上に形成された第２の突起パタ
ーンであって、基板法線方向から見たとき、前記第１の
突起パターンに、ある間隔を隔てて配置された前記第２
の突起パターンと、 前記画素電極に設けられ、前記第１の突起パターンの長
さ方向の一部分を内包するように配置されているスリッ
トとを有する液晶表示装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37142098A JP4136146B2 (ja) | 1998-12-25 | 1998-12-25 | 液晶表示装置 |
| US09/472,328 US6573964B1 (en) | 1998-12-25 | 1999-12-23 | Multidomain vertically aligned liquid crystal display device |
| TW088122928A TWI234039B (en) | 1998-12-25 | 1999-12-24 | Multidomain vertically aligned liquid crystal display device |
| KR1019990061695A KR100620877B1 (ko) | 1998-12-25 | 1999-12-24 | 복수의 도메인이 수직 배향된 액정 표시 장치 및 그 제조 방법 |
| TW092136192A TWI270726B (en) | 1998-12-25 | 1999-12-24 | Multidomain vertically aligned liquid crystal display device |
| US10/412,351 US6882393B2 (en) | 1998-12-25 | 2003-04-11 | Multidomain vertically aligned liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37142098A JP4136146B2 (ja) | 1998-12-25 | 1998-12-25 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000193978A true JP2000193978A (ja) | 2000-07-14 |
| JP4136146B2 JP4136146B2 (ja) | 2008-08-20 |
Family
ID=18498688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP37142098A Expired - Fee Related JP4136146B2 (ja) | 1998-12-25 | 1998-12-25 | 液晶表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP4136146B2 (ja) |
| KR (1) | KR100620877B1 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004258652A (ja) * | 2003-02-27 | 2004-09-16 | Samsung Electronics Co Ltd | 液晶表示装置 |
| WO2006095473A1 (ja) * | 2005-03-11 | 2006-09-14 | Sharp Kabushiki Kaisha | 液晶表示装置 |
| JP2007249244A (ja) * | 2001-10-12 | 2007-09-27 | Sharp Corp | 液晶表示装置 |
| JP2007264673A (ja) * | 2007-07-19 | 2007-10-11 | Seiko Epson Corp | 液晶表示装置 |
| WO2009130819A1 (ja) * | 2008-04-22 | 2009-10-29 | シャープ株式会社 | 液晶表示装置 |
| EP2287658A1 (en) * | 2008-06-20 | 2011-02-23 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| JP2012083795A (ja) * | 2004-02-24 | 2012-04-26 | Chi Mei Electronics Corp | 液晶表示装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100311210B1 (ko) * | 1998-12-29 | 2002-09-17 | 주식회사 하이닉스반도체 | 액정 표시 장치 |
| KR100480814B1 (ko) * | 1999-12-31 | 2005-04-06 | 엘지.필립스 엘시디 주식회사 | 멀티도메인 액정표시소자 |
| KR100859524B1 (ko) * | 2002-07-11 | 2008-09-22 | 삼성전자주식회사 | 박막 트랜지스터 기판 |
| KR100983577B1 (ko) * | 2003-09-05 | 2010-09-27 | 엘지디스플레이 주식회사 | 액정표시소자 |
| KR101382480B1 (ko) * | 2007-09-12 | 2014-04-09 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
-
1998
- 1998-12-25 JP JP37142098A patent/JP4136146B2/ja not_active Expired - Fee Related
-
1999
- 1999-12-24 KR KR1019990061695A patent/KR100620877B1/ko not_active IP Right Cessation
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007249244A (ja) * | 2001-10-12 | 2007-09-27 | Sharp Corp | 液晶表示装置 |
| JP2004258652A (ja) * | 2003-02-27 | 2004-09-16 | Samsung Electronics Co Ltd | 液晶表示装置 |
| JP2012083795A (ja) * | 2004-02-24 | 2012-04-26 | Chi Mei Electronics Corp | 液晶表示装置 |
| WO2006095473A1 (ja) * | 2005-03-11 | 2006-09-14 | Sharp Kabushiki Kaisha | 液晶表示装置 |
| JP2007264673A (ja) * | 2007-07-19 | 2007-10-11 | Seiko Epson Corp | 液晶表示装置 |
| JP4613935B2 (ja) * | 2007-07-19 | 2011-01-19 | ソニー株式会社 | 液晶表示装置 |
| US20100328558A1 (en) * | 2008-04-22 | 2010-12-30 | Katsushige Asada | Liquid crystal display device |
| WO2009130819A1 (ja) * | 2008-04-22 | 2009-10-29 | シャープ株式会社 | 液晶表示装置 |
| JP5384480B2 (ja) * | 2008-04-22 | 2014-01-08 | シャープ株式会社 | 液晶表示装置 |
| US9268183B2 (en) | 2008-04-22 | 2016-02-23 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| EP2287658A1 (en) * | 2008-06-20 | 2011-02-23 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| EP2287658A4 (en) * | 2008-06-20 | 2011-11-02 | Sharp Kk | LIQUID CRYSTAL DISPLAY DEVICE |
| US8400597B2 (en) | 2008-06-20 | 2013-03-19 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| CN102037400B (zh) * | 2008-06-20 | 2013-04-24 | 夏普株式会社 | 液晶显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100620877B1 (ko) | 2006-09-06 |
| KR20000048395A (ko) | 2000-07-25 |
| JP4136146B2 (ja) | 2008-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6573964B1 (en) | Multidomain vertically aligned liquid crystal display device | |
| JP4316381B2 (ja) | 高開口率の液晶表示装置 | |
| US8711311B2 (en) | Fringe field switching mode liquid crystal display panel | |
| KR100470759B1 (ko) | 인-플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치및 그 제조 방법 | |
| US7978296B2 (en) | Liquid crystal display and thin film transistor substrate therefor | |
| KR100304004B1 (ko) | 액정표시장치 | |
| JP3926056B2 (ja) | 液晶表示装置 | |
| US7292303B2 (en) | Liquid crystal display and panel therefor including regular and successive regular domain defining members | |
| US8125584B2 (en) | Liquid crystal display panel and liquid crystal display device | |
| US20040233343A1 (en) | Liquid crystal display and thin film transistor array panel therefor | |
| KR20030072859A (ko) | 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 기판 | |
| JP2005055897A (ja) | 多重ドメイン液晶表示装置 | |
| JP4136146B2 (ja) | 液晶表示装置 | |
| KR100517345B1 (ko) | 액정 표시 장치 | |
| JP4731869B2 (ja) | 薄膜トランジスタ表示板 | |
| US7345730B2 (en) | Liquid crystal display and thin film transistor array panel therefor comprising bent data lines | |
| CN111610667A (zh) | 显示装置 | |
| US8081279B2 (en) | Liquid crystal display apparatus | |
| US7633589B2 (en) | Liquid crystal display | |
| KR100983577B1 (ko) | 액정표시소자 | |
| KR20060018121A (ko) | 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치 | |
| KR100607145B1 (ko) | 횡전계방식 액정표시장치 | |
| US11003031B2 (en) | Display apparatus | |
| KR910003071Y1 (ko) | 액정표시소자 | |
| KR100750925B1 (ko) | 액정 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050809 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050907 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070510 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080229 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080527 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080603 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |