CN111510411A - 载波相位同步处理方法、装置、终端及存储介质 - Google Patents
载波相位同步处理方法、装置、终端及存储介质 Download PDFInfo
- Publication number
- CN111510411A CN111510411A CN201911162560.6A CN201911162560A CN111510411A CN 111510411 A CN111510411 A CN 111510411A CN 201911162560 A CN201911162560 A CN 201911162560A CN 111510411 A CN111510411 A CN 111510411A
- Authority
- CN
- China
- Prior art keywords
- received signal
- phase
- compensation
- frame
- pilot frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0024—Carrier regulation at the receiver end
- H04L2027/0026—Correction of carrier offset
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
本申请实施例提供了一种本申请实施例公开了一种载波相位同步处理方法、装置、接收终端及介质。其中方法包括:确定接收信号对应的帧头、各个导频及帧尾;基于量化处理的训练序列对接收信号进行相位估计,确定接收信号中的帧头、各个导频、帧尾分别对应的相位值;依据接收信号中的帧头、各个导频、帧尾分别对应的相位值,确定接收信号各个补偿区域分别对应的多个线性内插值;将接收信号各个补偿区域分别对应的多个线性内插值,转换为对应的补偿IQ信号;依据补偿IQ信号,对接收信号进行相位补偿处理,得到补偿处理后的输出IQ信号。本申请实施例不仅降低了训练序列数据的位宽,还节省了ROM表的存储资源,解决了现有技术中依赖查找表结构导致的相位补偿精度差,处理速度慢的问题。
Description
技术领域
本申请涉及载波同步技术领域,具体涉及一种载波相位同步处理方法、装置、终端及系 统。
背景技术
载波同步是指在接收设备中产生一个和接收信号的载波同频同相的本地振荡(local oscillation),以供给解调器作相干解调用。DVB_S2作为实现载波同步的技术被广泛应用,尤 其是在地面广播、卫星广播、有线电视广播领域。DVB_S2技术一般是利用连续的导频段完成 相位估计,再使用线性内插对数据做补偿处理,从而实现相位同步。然而,这种载波同步方 式存在内存占用率高、时间复杂度大的技术问题。
发明内容
为了解决上述任一技术问题,本申请提供一种载波相位同步处理方法、装置、终端及系 统。
第一方面,本申请提供了一种载波相位同步处理方法,该方法包括:
确定接收信号对应的帧头、各个导频及帧尾;
基于预存的训练序列对接收信号进行相位估计,确定接收信号中的帧头、各个导频、帧 尾分别对应的相位值,训练序列为经量化和归一化处理后的符号序列;
依据接收信号中的帧头、各个导频、帧尾分别对应的相位值,确定接收信号各个补偿区 域分别对应的多个线性内插值;
将接收信号各个补偿区域分别对应的多个线性内插值,转换为对应的补偿IQ信号;
依据补偿IQ信号,对接收信号进行相位补偿处理,得到补偿处理后的输出IQ信号。
第二方面,本申请提供了一种载波相位同步处理装置,该装置包括:
关键信息确定模块,用于确定接收信号对应的帧头、各个导频及帧尾;
相位值估计模块,用于基于预存的训练序列对接收信号进行相位估计,确定接收信号中 的帧头、各个导频、帧尾分别对应的相位值,训练序列为经量化和归一化处理后的符号序列;
内插值确定模块,用于依据接收信号中的帧头、各个导频、帧尾分别对应的相位值,确 定接收信号各个补偿区域分别对应的多个线性内插值;
信号转换模块,用于将接收信号各个补偿区域分别对应的多个线性内插值,转换为对应 的补偿IQ信号;
相位补偿模块,用于依据补偿IQ信号,对接收信号进行相位补偿处理,得到补偿处理后 的输出IQ信号。
第三方面,本申请提供了一种终端,包括:
存储器、处理器及存储在存储器上并可在处理器上运行的计算机序,其特征在于,处理 器执行计算机程序时实现上述的载波相位同步处理方法。
第四方面,本申请提供了一种计算机可读存储介质,存储有计算机可执行指令,计算机 可执行指令用于执行上述的载波相位同步处理方法。
本申请的有益效果;通过训练序列的设置,缩短了训练序列数据的位宽,起到了节省存 储资源的作用;同时,通过对训练序列分别对接收信号中帧头、各个导频及帧尾的进行相位 估计,为后续依据估计得到的相位计算相应的线性内插值提供计算基础,进而根据计算得到 的线性内插值来转换相应的补偿IQ信号,再对接收信号中补偿区域的相位偏差进行补偿,这 种相位补偿方式不仅无需设置与线性内插值对应的补偿表,节省了存储资源,还解决了现有 技术中通过查找补偿表导致的相位补偿精度差的问题,提高了相位补偿的处理效率;同时, 训练序列的设置还缩短了训练序列数据的位宽,节省了用于存储训练序列的ROM表的存储资 源。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对本申请实施例描述中所需要使 用的附图作简单地介绍。
图1为本申请实施例提供的载波相位同步处理方法的流程示意图;
图2为本申请实施例提供的载波相位同步处理方法中接收信号的一个实施例的结构示意 图;
图3为本申请实施例提供的载波相位同步处理方法中对训练序列进行处理的一个实施例 的流程示意图;
图4为本申请实施例提供的载波相位同步处理装置的框图结构示意图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本申 请进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本申请,并不用于 限定本申请。
需要说明的是,虽然在装置示意图中进行了功能模块划分,在流程图中示出了逻辑顺序, 但是在某些情况下,可以以不同于装置中的模块划分,或流程图中的顺序执行所示出或描述 的步骤。说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对 象,而不必用于描述特定的顺序或先后次序。
为了使本申请的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本申 请进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本申请,并不用于 限定本申请。
需要说明的是,虽然在装置示意图中进行了功能模块划分,在流程图中示出了逻辑顺序, 但是在某些情况下,可以以不同于装置中的模块划分,或流程图中的顺序执行所示出或描述 的步骤。说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对 象,而不必用于描述特定的顺序或先后次序。
实施例一
本申请提供的一种载波相位同步处理方法,如图1所示,该方法包括步骤S101至步骤 S105。
步骤S101、确定接收信号对应的帧头、各个导频及帧尾。
具体应用时,通过确定接收信号的帧结构,确定接收信号中帧头对应的、各个导频及帧 尾分别对应的符号数。例如,假设接收信号为如图2所示的DVB_S2协议的帧结构,该帧结 构中90个符号的帧头为特殊的BPSK调制过的符号,导频是72个连续0序列按照QPSK调制的符号,也就是36个符号,帧尾是132个连续的0序列按照QPSK调制的符号,也就是66 个符号。
步骤S102、基于训练序列对接收信号进行相位估计,确定接收信号中的帧头、各个导频、 帧尾分别对应的相位值,训练序列为经量化和归一化处理后的符号序列。
本申请实施例中,训练序列是依据发送端(即发射机)的发射参数(如帧头、导频及帧 尾)确定的。具体应用时,可以在对符号序列进行量化及归一化处理,以得到训练序列,利 用matlab把处理后序列存储在ROM中,以得到;更具体地,可以将量化处理后的训练序列存在ROM表中。具体地,符号序列与训练序列关系可以如图3所示,这种量化处理降低了数据的位宽,因此能够节省ROM表的存储资源。
步骤S103、依据接收信号中的帧头、各个导频、帧尾分别对应的相位值,确定接收信号 各个补偿区域分别对应的多个线性内插值。
具体应用时,可以利用预设的线性函数确定接收信号各个补偿区域分别对应的多个线性 内插值。具体地,各个补偿区域对应线性内插值的数量由补偿区域的符号数来确定。
具体地,对任一补偿区域,可以利用确定出的各个相位值中后一个相位值减去前一个相 位值,来对两个相位值中间的相位值进行线内插计算,也就是导频之间的相位差值,计算公 式如下:
该公式中,这里的θ为该补偿区域的第一个线性内插值,φ1表示帧头的相位值,φ2 表示第一个导频的相位值,1440表示为补偿区域的符号数,45表示帧头部分中位数至补偿区 域的符号数,18表示第一个导频的中位数至该导频的符号数。
步骤S104、将接收信号各个补偿区域分别对应的多个线性内插值,转换为对应的补偿IQ 信号。
步骤S105、依据补偿IQ信号,对接收信号进行相位补偿处理,得到补偿处理后的输出 IQ信号。
本申请实施例,通过训练序列的设置,缩短了训练序列数据的位宽,起到了节省存储资 源的作用;同时,通过训练序列分别对接收信号中帧头、各个导频及帧尾的进行相位估计, 为后续依据估计得到的相位计算相应的线性内插值提供计算基础,进而根据计算得到的线性 内插值来转换相应的补偿IQ信号,再对接收信号中补偿区域的相位偏差进行补偿,这种相位 补偿方式不仅无需设置与线性内插值对应的补偿表,节省了存储资源,还解决了现有技术中 通过查找补偿表导致的相位补偿精度差的问题,提高了相位补偿的处理效率;同时,训练序 列的设置还缩短了训练序列数据的位宽,节省了用于存储训练序列的ROM表的存储资源。
在一个实现方式中,步骤S101基于预存的训练序列对接收信号进行相位估计,确定接收 信号中的帧头、各个导频、帧尾分别对应的相位值,包括:
基于接收信号中帧头的编码值序列以及训练序列中帧头的编码值序列,并利用预定的复 数乘法累加器进行运算,得到针对接收信号中的帧头对应的第一相位值;
基于接收信号中各个导频分别对应的编码值序列以及训练序列中各个导频分别对应的编 码值序列,并利用预定的复数乘法累加器进行运算,得到针对接收信号中各个导频分别对应 的第二相位值;
基于接收信号中帧尾的编码值序列以及训练序列中帧尾的编码值序列,并利用预定的复 数乘法累加器进行运算,得到针对接收信号中的帧尾对应的第三相位值。
具体地,由于接收信号(a+b*i)和本地的训练序列(c+d*i)的共轭(c-d*i)相乘,采用 的是复数的乘法得到结果为(ac+bd)+(bc-ad)*i,FPGA模块一般采用复数乘法器IP核,通过对 符号序列进行量化、归一化操作c和d的值变为1或-1,对于导频和帧尾部分c和d的值都 是1,它和接收信号相乘得到结果为(a+b)+(b-a)*i,这样直接简化了复数乘法的运算量,得 到的结果为I路信号为(a+b),Q路信号为(b-a),节省了乘法器资源,再对得到的结果进行 转换,从而得到相应的相位值。
在上述实现方式中,步骤S103依据接收信号中的帧头、各个导频、帧尾分别对应的相位 值,确定接收信号各个补偿区域分别对应的多个线性内插值,包括:
依据确定接收信号各个补偿区域分别对应的两个相邻区域;
若任一补偿区域对应的两个相邻区域为帧头和导频,则利用帧头对应第一相位值和该导 频对应的第二相位值,确定该任一补偿区域对应的多个线性内插值;
若任一补偿区域对应的两个相邻区域为帧尾和导频,则利用该导频对应的第二相位值和 帧尾对应的第三相位值,确定该任一补偿区域对应的多个线性内插值;
若任一补偿区域对应的两个相邻区域均为导频,则利用该两个导频分别对应的第二相位 值,确定该任一补偿区域对应的多个线性内插值。
例如,对如图2所示的接收信号中第一个补偿区域(即第一个1440)进行计算,计算方 法如下:
依次类推,直至计算出用于补偿该区域的所有线性内插值,共计1440个。
上述公式中,为利用帧头的编码序列与训练序列的帧头的编码序列进行复数乘 法运算得到的结果,并将该结果进行转换得到的相位值(即第一相位值);为利用导频的编码序列与训练序列的导频的编码序列进行复数乘法运算得到的结果,并将该结果进行 转换得到的相位值(即第二相位值)。因此,利用第一相位值和第二相位值,能够确定第一个 补偿区域各个符号对应线性内插值。
在另一个实现方式中,如图1所示,步骤S105依据补偿IQ信号,对接收信号进行补偿 处理之前,该方法还包括:
步骤S100、将接收信号各个补偿区域分别对应的信号存储至预定区域;
步骤S105依据补偿IQ信号,对接收信号进行补偿处理,包括:
将补偿IQ信号与预定区域的信号进行复数乘法运算,以完成对接收信号的补偿处理。
本申请实施例通过将接收信号各个补偿区域分别对应的信号存储至预定区域,为后续相 位补偿提供转换基础,避免了现有技术中将依据线性内插值进行查表后,再依据查表结果进 行补偿导致的相位补偿精度差的问题,起到了依据现行内插值实时进行相位处理的作用。
在又一个实现方式中,步骤S105依据补偿IQ信号,对接收信号进行补偿处理之前,该 方法还包括:
确定接收信号对应帧尾的编码序列,并依据接收信号对应帧尾的编码序列确定执行相位 补偿处理的时间。
例如,假设如图2所示,该接收信号的帧尾为66个符号,相位估计阶段只用到36个符 号,可以将剩下30个符号的时间作为线性内插值计算和缓存时间,从而使各个处理步骤更紧 凑,易于不同场景对模块的复用。
实施例二
本申请提供了一种载波相位同步处理装置,如图4所示,该装置包括:关键信息确定模 块301、相位值估计模块302、内插值确定模块303、信号转换模块304及相位补偿处理模块 305,其中,
关键信息确定模块301,用于确定接收信号对应的帧头、各个导频及帧尾;
相位值估计模块302,用于基于预存的训练序列对接收信号进行相位估计,确定接收信 号中的帧头、各个导频、帧尾分别对应的相位值,训练序列为经量化和归一化处理后的符号 序列;
内插值确定模块303,用于依据接收信号中的帧头、各个导频、帧尾分别对应的相位值, 确定接收信号各个补偿区域分别对应的多个线性内插值;
信号转换模块304,用于将接收信号各个补偿区域分别对应的多个线性内插值,转换为 对应的补偿IQ信号;
相位补偿模块305,用于依据补偿IQ信号,对接收信号进行相位补偿处理,得到补偿处 理后的输出IQ信号。
本申请实施例,通过训练序列的设置,缩短了训练序列数据的位宽,起到了节省存储资 源的作用;同时,通过训练序列分别对接收信号中帧头、各个导频及帧尾的进行相位估计, 为后续依据估计得到的相位计算相应的线性内插值提供计算基础,进而根据计算得到的线性 内插值来转换相应的补偿IQ信号,再对接收信号中补偿区域的相位偏差进行补偿,这种相位 补偿方式不仅无需设置与线性内插值对应的补偿表,节省了存储资源,还解决了现有技术中 通过查找补偿表导致的相位补偿精度差的问题,提高了相位补偿的处理效率;同时,训练序 列的设置还缩短了训练序列数据的位宽,节省了用于存储训练序列的ROM表的存储资源导致 的相位补偿精度差,处理速度慢的问题,提高了相位补偿的处理效率。
进一步地,相位估计模块用于:
基于接收信号中帧头的编码值序列以及训练序列中帧头的编码值序列,并利用预定的复 数乘法累加器进行运算,得到针对接收信号中的帧头对应的第一相位值;
基于接收信号中各个导频分别对应的编码值序列以及训练序列中各个导频分别对应的编 码值序列,并利用预定的复数乘法累加器进行运算,得到针对接收信号中各个导频分别对应 的第二相位值;
基于接收信号中帧尾的编码值序列以及训练序列中帧尾的编码值序列,并利用预定的复 数乘法累加器进行运算,得到针对接收信号中的帧尾对应的第三相位值。
进一步地,内插值确定模块用于:
依据确定接收信号各个补偿区域分别对应的两个相邻区域;
若任一补偿区域对应的两个相邻区域为帧头和导频,则利用帧头对应的第一相位值和该 导频对应的第二相位值,确定该任一补偿区域对应的多个线性内插值;
若任一补偿区域对应的两个相邻区域为帧尾和导频,则利用该导频对应第二相位值和帧 尾对应第三相位值,确定该任一补偿区域对应的多个线性内插值;
若任一补偿区域对应的两个相邻区域均为导频,则利用该两个导频分别对应的第二相位 值,确定该任一补偿区域对应的多个线性内插值。
进一步地,依据补偿IQ信号,对接收信号进行补偿处理之前,相位补偿模块还用于:
将接收信号各个补偿区域分别对应的信号存储至预定区域;
相位补偿模块用于:
将补偿IQ信号与预定区域的信号进行复数乘法运算,以完成对接收信号的补偿处理。
进一步地,依据IQ信号,对接收信号进行补偿处理之前,相位补偿模块用于:
确定接收信号中帧尾的编码序列,以依据接收信号对应帧尾的编码序列确定执行相位补 偿处理的时间。
需要说明的是,本申请实施例提供的载波相位同步处理装置用于执行上述实施例提供的 载波相位同步处理方法,此处不再赘述。
实施例三
本申请实施例提供了一种终端,包括:存储器、处理器及存储在存储器上并可在处理器 上运行的计算机程序,处理器执行计算机程序时实现上述载波相位同步处理方法。
本申请实施例提供的接收终端,通过训练序列的设置缩短了训练序列数据的位宽,起到 了节省存储资源的作用;同时,通过训练序列分别对接收信号中帧头、各个导频及帧尾的进 行相位估计,为后续依据估计得到的相位计算相应的线性内插值提供计算基础,进而根据计 算得到的线性内插值来转换相应的补偿IQ信号,再对接收信号中补偿区域的相位偏差进行补 偿,这种相位补偿方式不仅无需设置与线性内插值对应的补偿表,节省了存储资源,还解决 了现有技术中通过查找补偿表导致的相位补偿精度差的问题,提高了相位补偿的处理效率; 同时,训练序列的设置还缩短了训练序列数据的位宽,节省了用于存储训练序列的ROM表的 存储资源。
实施例五
本申请实施例提供了一种计算机可读存储介质,存储有计算机可执行指令,计算机可执 行指令用于执行上述载波相位同步处理方法。
本申请实施例提供的计算机可读存储介质,相比较现有技术,通过训练序列的设置,缩 短了训练序列数据的位宽,起到了节省存储资源的作用;同时,通过训练序列分别对接收信 号中帧头、各个导频及帧尾的进行相位估计,为后续依据估计得到的相位计算相应的线性内 插值提供计算基础,进而根据计算得到的线性内插值来转换相应的补偿IQ信号,再对接收信 号中补偿区域的相位偏差进行补偿,这种相位补偿方式不仅无需设置与线性内插值对应的补 偿表,节省了存储资源,还解决了现有技术中通过查找补偿表导致的相位补偿精度差的问题, 提高了相位补偿的处理效率;同时,训练序列的设置还缩短了训练序列数据的位宽,节省了 用于存储训练序列的ROM表的存储资源。
以上所描述的装置实施例仅仅是示意性的,其中作为分离部件说明的单元可以是或者也 可以不是物理上分开的,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根 据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
本领域普通技术人员可以理解,上文中所公开方法中的全部或某些步骤、系统可以被实 施为软件、固件、硬件及其适当的组合。某些物理组件或所有物理组件可以被实施为由处理 器,如中央处理器、数字信号处理器或微处理器执行的软件,或者被实施为硬件,或者被实 施为集成电路,如专用集成电路。这样的软件可以分布在计算机可读介质上,计算机可读介 质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通 技术人员公知的,术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结 构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移 除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、 CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、 或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外,本领域普通 技术人员公知的是,通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波 或其他传输机制之类的调制数据信号中的其他数据,并且可包括任何信息递送介质。
以上是对本申请的较佳实施进行了具体说明,但本申请并不局限于上述实施方式,熟悉 本领域的技术人员在不违背本申请精神的前提下还可作出种种的等同变形或替换,这些等同 的变形或替换均包含在本申请权利要求所限定的范围内。
Claims (10)
1.一种载波相位同步处理方法,包括:
确定接收信号对应的帧头、各个导频及帧尾;
基于预存的训练序列对接收信号进行相位估计,确定所述接收信号中的帧头、各个导频、帧尾分别对应的相位值,所述训练序列为经量化和归一化处理后的符号序列;
依据所述接收信号中的帧头、各个导频、帧尾分别对应的相位值,确定所述接收信号各个补偿区域分别对应的多个线性内插值;
将所述接收信号各个补偿区域分别对应的多个线性内插值,转换为对应的补偿IQ信号;
依据所述补偿IQ信号,对所述接收信号进行相位补偿处理,得到补偿处理后的输出IQ信号。
2.根据权利要求1所述的方法,其特征在于,所述基于预存的训练序列对接收信号进行相位估计,确定所述接收信号中的帧头、各个导频、帧尾分别对应的相位值,包括:
基于所述接收信号中帧头的编码值序列以及所述训练序列中帧头的编码值序列,并利用预定的复数乘法累加器进行运算,得到针对所述接收信号中帧头对应的第一相位值;
基于所述接收信号中各个导频分别对应的编码值序列以及所述训练序列中各个导频分别对应的编码值序列,利用预定的复数乘法累加器进行运算,得到所述接收信号中各个导频分别对应的第二相位值;
基于接收信号中帧尾的编码值序列以及所述训练序列中帧尾的编码值序列,利用预定的复数乘法累加器进行运算,得到针对所述接收信号中的帧尾对应的第三相位值。
3.根据权利要求2所述的方法,其特征在于,所述依据所述接收信号中的帧头、各个导频、帧尾分别对应的相位值,确定所述接收信号各个补偿区域分别对应的多个线性内插值,包括:
依据确定所述接收信号各个补偿区域分别对应的两个相邻区域;
若任一补偿区域对应的两个相邻区域为帧头和导频,则利用所述帧头对应第一相位值和该导频对应的所述第二相位值,确定该任一补偿区域对应的多个线性内插值;
若任一补偿区域对应的两个相邻区域为帧尾和导频,则利用该导频对应的所述第二相位值和所述帧尾对应的第三相位值,确定该任一补偿区域对应的多个线性内插值;
若任一补偿区域对应的两个相邻区域均为导频,则利用该两个导频分别对应的第二相位值,确定该任一补偿区域对应的多个线性内插值。
4.根据权利要求1所述的方法,其特征在于,
所述依据所述补偿IQ信号,对所述接收信号进行补偿处理之前,所述方法还包括:
将所述接收信号各个补偿区域分别对应的信号存储至预定区域;
所述依据所述补偿IQ信号,对所述接收信号进行补偿处理,包括:
将所述补偿IQ信号与所述预定区域的信号进行复数乘法运算,以完成对所述接收信号的补偿处理。
5.根据权利要求1所述的方法,其特征在于,所述依据所述补偿IQ信号,对所述接收信号进行补偿处理之前,所述方法还包括:
确定所述接收信号中帧尾的编码序列,以依据所述接收信号对应帧尾的编码序列确定执行相位补偿处理的时间。
6.一种载波相位同步处理装置,包括:
关键信息确定模块,用于确定接收信号对应的帧头、各个导频及帧尾;
相位值估计模块,用于基于预存的训练序列对接收信号进行相位估计,确定所述接收信号中的帧头、各个导频、帧尾分别对应的相位值,所述训练序列为经量化和归一化处理后的符号序列;
内插值确定模块,用于依据所述接收信号中的帧头、各个导频、帧尾分别对应的相位值,确定所述接收信号各个补偿区域分别对应的多个线性内插值;
信号转换模块,用于将所述接收信号各个补偿区域分别对应的多个线性内插值,转换为对应的补偿IQ信号;
相位补偿模块,用于依据所述补偿IQ信号,对所述接收信号进行相位补偿处理,得到补偿处理后的输出IQ信号。
7.根据权利要求6所述的装置,其特征在于,所述相位估计模块用于:
基于所述接收信号中帧头的编码值序列以及所述训练序列对应帧头的编码值序列,并利用预定的复数乘法累加器进行运算,得到针对所述接收信号中帧头对应的第一相位值;
基于所述接收信号中各个导频分别对应的编码值序列以及所述训练序列对应各个导频分别对应的编码值序列,并利用预定的复数乘法累加器进行运算,得到针对所述接收信号中各个导频分别对应的第二相位值;
基于接收信号中帧尾的编码值序列以及所述训练序列对应帧尾的编码值序列,并利用预定的复数乘法累加器进行运算,得到针对所述接收信号中的帧尾对应的第三相位值。
8.根据权利要求7所述的装置,其特征在于,所述内插值确定模块用于:
依据确定所述接收信号各个补偿区域分别对应的两个相邻区域;
若任一补偿区域对应的两个相邻区域为帧头和导频,则利用所述帧头对应第一相位值和该导频对应的所述第二相位值,确定该任一补偿区域对应的多个线性内插值;
若任一补偿区域对应的两个相邻区域为帧尾和导频,则利用该导频对应的所述第二相位值和所述帧尾对应的第三相位值,确定该任一补偿区域对应的多个线性内插值;
若任一补偿区域对应的两个相邻区域均为导频,则利用该两个导频分别对应的第二相位值,确定该任一补偿区域对应的多个线性内插值。
9.一种接收终端,包括:存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序,其特征在于,所述处理器执行所述计算机程序时实现如权利要求1至5中任意一项所述的载波相位同步处理方法。
10.一种计算机可读存储介质,存储有计算机可执行指令,所述计算机可执行指令用于执行权利要求1至5中任意一项所述的载波相位同步处理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911162560.6A CN111510411B (zh) | 2019-11-25 | 2019-11-25 | 载波相位同步处理方法、装置、终端及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911162560.6A CN111510411B (zh) | 2019-11-25 | 2019-11-25 | 载波相位同步处理方法、装置、终端及存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111510411A true CN111510411A (zh) | 2020-08-07 |
CN111510411B CN111510411B (zh) | 2023-05-30 |
Family
ID=71863805
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911162560.6A Active CN111510411B (zh) | 2019-11-25 | 2019-11-25 | 载波相位同步处理方法、装置、终端及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111510411B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111953381A (zh) * | 2020-08-20 | 2020-11-17 | 北京中科晶上科技股份有限公司 | 跟踪载波相位的方法及装置、存储介质、处理器 |
CN113872910A (zh) * | 2021-10-11 | 2021-12-31 | 中科南京移动通信与计算创新研究院 | 基于fpga的载波同步方法、装置及设备 |
CN114285709A (zh) * | 2021-12-31 | 2022-04-05 | 北京中科晶上科技股份有限公司 | 接收信号的相位跟踪方法、装置和信号处理系统 |
CN114546905A (zh) * | 2022-01-20 | 2022-05-27 | 广州广电五舟科技股份有限公司 | 一种多路cpu的通道同步控制方法及装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1311579A (zh) * | 2000-02-29 | 2001-09-05 | 深圳市华为技术有限公司 | 一种快速帧同步和均衡系数校正方法 |
CN104243130A (zh) * | 2014-09-26 | 2014-12-24 | 南京芯度电子科技有限公司 | 一种plc物理层时钟同步方法 |
US20150358106A1 (en) * | 2014-06-09 | 2015-12-10 | Allen LeRoy Limberg | Conveying metadata by modulation of pilot carriers in COFDM broadcasting |
CN105245303A (zh) * | 2015-08-28 | 2016-01-13 | 北京理工大学 | 一种高速突发解调同步系统 |
CN109274620A (zh) * | 2017-07-18 | 2019-01-25 | 电信科学技术研究院 | 一种频率偏移确定方法及装置 |
CN109617844A (zh) * | 2019-01-09 | 2019-04-12 | 西安电子科技大学 | 一种载波同步的方法及系统 |
-
2019
- 2019-11-25 CN CN201911162560.6A patent/CN111510411B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1311579A (zh) * | 2000-02-29 | 2001-09-05 | 深圳市华为技术有限公司 | 一种快速帧同步和均衡系数校正方法 |
US20150358106A1 (en) * | 2014-06-09 | 2015-12-10 | Allen LeRoy Limberg | Conveying metadata by modulation of pilot carriers in COFDM broadcasting |
CN104243130A (zh) * | 2014-09-26 | 2014-12-24 | 南京芯度电子科技有限公司 | 一种plc物理层时钟同步方法 |
CN105245303A (zh) * | 2015-08-28 | 2016-01-13 | 北京理工大学 | 一种高速突发解调同步系统 |
CN109274620A (zh) * | 2017-07-18 | 2019-01-25 | 电信科学技术研究院 | 一种频率偏移确定方法及装置 |
CN109617844A (zh) * | 2019-01-09 | 2019-04-12 | 西安电子科技大学 | 一种载波同步的方法及系统 |
Non-Patent Citations (2)
Title |
---|
赵博等: "基于ROPC的CO-OFDM系统相位噪声补偿方法研究", 《光电子·激光》 * |
陈志星等: ""卫星移动通信信号处理同步技术研究"", 《计算机测量与控制》 * |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111953381A (zh) * | 2020-08-20 | 2020-11-17 | 北京中科晶上科技股份有限公司 | 跟踪载波相位的方法及装置、存储介质、处理器 |
CN113872910A (zh) * | 2021-10-11 | 2021-12-31 | 中科南京移动通信与计算创新研究院 | 基于fpga的载波同步方法、装置及设备 |
CN113872910B (zh) * | 2021-10-11 | 2024-05-28 | 南京中科晶上通信技术有限公司 | 基于fpga的载波同步方法、装置及设备 |
CN114285709A (zh) * | 2021-12-31 | 2022-04-05 | 北京中科晶上科技股份有限公司 | 接收信号的相位跟踪方法、装置和信号处理系统 |
CN114285709B (zh) * | 2021-12-31 | 2023-04-25 | 北京中科晶上科技股份有限公司 | 接收信号的相位跟踪方法、装置和信号处理系统 |
CN114546905A (zh) * | 2022-01-20 | 2022-05-27 | 广州广电五舟科技股份有限公司 | 一种多路cpu的通道同步控制方法及装置 |
CN114546905B (zh) * | 2022-01-20 | 2024-05-14 | 广州广电五舟科技股份有限公司 | 一种多路cpu的通道同步控制方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
CN111510411B (zh) | 2023-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111510411B (zh) | 载波相位同步处理方法、装置、终端及存储介质 | |
US9020029B2 (en) | Arbitrary precision multiple description coding | |
CN102449968A (zh) | 改进的前馈载波恢复系统和方法 | |
JPH06326624A (ja) | フェージング歪補償方式及びその回路 | |
CN107612860B (zh) | 适用于802.11ac接收机的同步与下采样估计方法 | |
WO2023232116A1 (zh) | 移动卫星通信系统上下行同步方法及装置 | |
CN101022438B (zh) | 兼容dab的数字广播接收机载波同步系统 | |
KR102314426B1 (ko) | 파일럿 신호 생성 장치 및 그 방법, 송신 장치 | |
EP0940761A2 (en) | Detection of a unique pattern | |
CN111355539A (zh) | 获取信道估计值的方法和终端及计算机可读存储介质 | |
CN112039613B (zh) | 一种非对称pcma混合信号的处理方法及装置 | |
US8355479B2 (en) | Signal processing apparatus and signal processing method | |
CN109962875B (zh) | 信号处理方法、装置及存储介质 | |
CN104883329B (zh) | 卫星通信中接收端的信道估计与均衡方法和装置 | |
CN114826858A (zh) | 载波同步方法和装置、计算机设备、存储介质 | |
EP3605883B1 (en) | Method and apparatus for correcting phase jump | |
CN112804583B (zh) | 基于dvb-s2标准的物理层信令码plsc解调方法 | |
JPH08279832A (ja) | 信号復元方法 | |
CN101267417B (zh) | 数字通信系统整数频偏的估计方法 | |
JP2002208905A (ja) | 無線信号のコヒーレント復調方法 | |
CN107277566A (zh) | 基于叠加编码的信令编码调制方法及解调译码方法 | |
KR100313860B1 (ko) | Ofdm 전송 방식에서 미세 주파수 복원장치 및 그 방법 | |
CN113872910B (zh) | 基于fpga的载波同步方法、装置及设备 | |
WO2024067598A1 (zh) | 调制、解调方法、装置、设备、系统及存储介质 | |
EP2828997B1 (en) | Method for generating a vcm or acm signal having an improved frame |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |