CN111510140B - 一种时钟本振组件 - Google Patents

Abstract

本发明公开了一种时钟本振组件，包括本振单元和时钟单元，本振单元配置有一个信号输入端口，以及配置至少两个本振信号输出端口，信号输入端口用于接收输入信号，时钟单元配置有一个差频信号输入端口，以及配置至少两个时钟信号输出端口，两个本振信号输出端口输出本振信号的频率不同，两个本振信号混频后的差频信号为输入到差频信号输入端口的基频信号，本振单元和时钟单元中均配置有驻波调整模块，驻波调整模块用于调节输入到驻波调整模块内的第一信号，以及从驻波调整模块输出的第二信号的幅度。

Description

一种时钟本振组件

技术领域

本发明实施例涉及通信技术，尤其涉及一种时钟本振组件。

背景技术

电子设备、系统中常需要参考信号才能工作，参考信号一般通过信号源产生。

目前，产生信号源的主要方法有基于锁相环的频率合成器、直接数字频率合成器、倍频方法等；基于锁相环的频率合成器是利用反馈控制原理实现频率输出，该方法简单，控制灵活，但锁相环芯片对参考信号频率一般存在限制；直接数字频率合成器能够产生相位噪声较小的信号，但输出信号的最高频率受到时钟信号频率的限制；倍频器通过若干次倍频得到所需频点信号，该方法简单，但输出频点只能是输入参考信号的整数倍。

发明内容

本发明提供一种时钟本振组件，以达到使输出信号频率可变、低杂散、低相噪的目的。

本发明实施例提供了一种时钟本振组件，包括本振单元和时钟单元，

所述本振单元配置有一个信号输入端口，以及配置至少两个本振信号输出端口，所述信号输入端口用于接收输入信号，

所述时钟单元配置有一个差频信号输入端口，以及配置至少两个时钟信号输出端口，

两个所述本振信号输出端口输出本振信号的频率不同，两个所述本振信号混频后的差频信号为输入到所述差频信号输入端口的基频信号，

所述本振单元和所述时钟单元中均配置有驻波调整模块，所述驻波调整模块用于调节输入到所述驻波调整模块内的第一信号，以及从所述驻波调整模块输出的第二信号的幅度。

进一步的，用于混频的两个所述本振信号中，一个本振信号的频率为所述输入信号的整数倍，另一个本振信号的频率为所述输入信号的非整数倍，且所述输入信号的频率为所述差频信号频率的整数倍。

进一步的，所述驻波调整模块包括第一信号衰减器、第一信号放大器和第二信号衰减器，

所述第一信号衰减器与所述第一信号放大器相连接，所述第一信号放大器与所述第二信号衰减器相连接，

所述第一信号衰减器作为所述驻波调整模块的输入端，所述第二信号衰减器作为所述驻波调整模块的输出端，

所述第一信号衰减器用于调节输入到所述第一信号放大器的信号的幅度，所述第二信号衰减器用于调节所述第一信号放大器输出信号的幅度。

进一步的，所述本振单元包括第一本振信号支路和第二本振信号支路，

所述输入信号经过第一功率分配器分别输入到所述第一本振信号支路和第二本振信号支路中，

所述第一本振信号支路配置有第一本振信号输出端口，所述第一本振信号输出端口输出本振信号的频率与所述输入信号的频率相同，

所述第二本振信号支路配置有第二本振信号输出端口，所述第二本振信号输出端口输出本振信号的频率为所述输入信号的非整数倍。

进一步的，所述第一本振信号支路包括第一滤波器、驻波调整模块和第二滤波器，

所述输入信号依次通过所述第一功率分配器、第一滤波器，驻波调整模块、第二滤波器后经所述第一本振信号输出端口输出。

进一步的，所述第二本振信号支路包括第一分频器，第三滤波器、第一锁相环、第四滤波器、驻波调整模块和第五滤波器，

所述输入信号依次通过所述第一功率分配器、第一分频器、第三滤波器、第一锁相环、第四滤波器、驻波调整模块、第五滤波器后经所述第二本振信号输出端口输出。

进一步的，所述第二本振信号支路还包括控制器，所述控制器与所述第一锁相环相连接，用于配置所述第一锁相环的锁相参数。

进一步的，所述时钟单元包括第一时钟信号支路和第二时钟信号支路，

所述基频信号经过第二功率分配器分别输入到所述第一时钟信号支路和第二时钟信号支路中，

所述第一时钟信号支路配置有第一时钟信号输出端口，所述第一时钟信号输出端口输出时钟信号的频率与所述基频信号的频率相同，

所述第二时钟信号支路配置有第二时钟信号输出端口，所述第二时钟信号输出端口输出时钟信号的频率为所述基频信号的非整数倍。

进一步的，所述第一时钟信号支路包括第一衰减器、驻波调整模块和第六滤波器，

所述基频信号依次经过所述第二功率分配器、第一衰减器、驻波调整模块、第六滤波器后经所述第一时钟信号输出端口输出。

进一步的，所述第二时钟信号支路包括第一放大器、梳状谱发生器、第七滤波器、第二分频器、第八滤波器、驻波调整模块和第九滤波器，

所述基频信号依次经过所述第二功率分配器、第一放大器、梳状谱发生器、第七滤波器、第二分频器、第八滤波器、驻波调整模块和第九滤波器后经所述第二时钟信号输出端口输出。

与现有技术相比，本发明的有益效果在于：本发明提出的时钟本振组件包括多个输出端口，输出端口输出的信号可以作为系统所需的上变频本振信号和下变频本振信号，输出端口输出的信号经过混频后本振信号同时作为时钟单元的基频信号，简化了时钟本振组件的结构，同时基频信号的频率可随混频信号频率的变化为变化，提高了时钟本振组件的灵活性。

附图说明

图1是实施例中的时钟本振组件结构图；

图2是实施例中的驻波调整模块结构图；

图3是实施例中的本振单元结构图；

图4是实施例中的第一本振信号支路结构图；

图5是实施例中的第二本振信号支路结构图；

图6是实施例中的时钟单元结构图；

图7是实施例中的第一时钟信号支路结构图；

图8是实施例中的第二时钟信号支路结构图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

实施例一

图1是实施例中的时钟本振组件结构图，参考图1，时钟本振组件包括本振单元2和时钟单元5。

本振单元2配置有一个信号输入端口1，以及配置至少两个本振信号输出端口3，信号输入端口1用于接收输入信号。时钟单元5配置有一个差频信号输入端口4，以及配置至少两个时钟信号输出端口6。本实施例中，两个本振信号输出端口3输出本振信号的频率不同，两个本振信号混频后的差频信号为输入到差频信号输入端口4的基频信号。

其中，用于混频的两个本振信号中，一个本振信号的频率为输入信号的整数倍，另一个本振信号的频率为输入信号的非整数倍，且输入信号的频率为差频信号频率的整数倍。

本实施例中，时钟本振组件用于为数字低电平控制系统提供本振信号和时钟信号，时钟本振组件包括多个信号输出端口，分别为数字低电平控制系统中不同的信号处理电路提供参考信号。

示例性的，时钟本振组件输入信号的频率根据数字低电平控制系统的实际需求而定，可选的，时钟本振组件输入信号的频率为2856MHz，两个本振信号输出端口输出信号的频率分别为2856MHz和2945.25MHz，相应的，时钟单元5接收的基频信号的频率为89.25MHz。

本实施例中，本振信号输出端口3的输出信号可以作为系统所需的上变频本振信号和下变频本振信号，同时经过混频后本振信号同时作为时钟单元5的基频信号，简化了时钟本振组件的结构，同时基频信号的频率可随混频信号频率的变化为变化，提高了时钟本振组件的灵活性。

本实施例中，本振单元2和时钟单元5中均配置有驻波调整模块，驻波调整模块用于调节输入到驻波调整模块内的第一信号，以及从驻波调整模块输出的第二信号的幅度。采用驻波调整模块可以对本振时钟组件内的信号在输入后和输出前进行两次信号幅度调节，可以精确的控制本振以及时钟信号的幅度，同时提高针对信号幅度调节的灵活性。

图2是实施例中的驻波调整模块结构图，参考图2，作为一种可实施方案，驻波调整模块包括第一信号衰减器U11、第一信号放大器U22和第二信号衰减器U13。驻波调整模块主要用于避免信号处理过程中引入杂散信号。

第一信号衰减器U11与第一信号放大器U12相连接，第一信号放大器U12与第二信号衰减器U13相连接，第一信号衰减器U11作为驻波调整模块的输入端，第二信号衰减器U13作为驻波调整模块的输出端，第一信号衰减器U11用于调节输入到第一信号放大器U12的信号的幅度，第二信号衰减器U13用于调节第一信号放大器U12输出信号的幅度。

示例性的，驻波调整模块输入信号的幅值为3dBm，配置时，可以通过第一信号衰减器U11调整3dB，第一信号放大器U12增益10dB，第二信号衰减器U13调整3dB，使从驻波调整模块输出信号幅值为7dBm。通过调整第一信号衰减器U11或者第二信号衰减器U13的衰减参数，可以灵活的配置驻波调整模块输出信号的幅值，同时，通过两个衰减器可以减小第一信号放大器U12输入端及输出端回波信号的强度，从而改善时钟本振组件中的驻波。

实施例二

图3是实施例中的本振单元结构图，图4是实施例中的第一本振信号支路结构图，图5是实施例中的第二本振信号支路结构图，参考图3至图5，在实施例一的基础上，作为一种可实施方案，本振单元2包括第一本振信号支路22和第二本振信号支路23。

输入信号经过第一功率分配器21分别输入到第一本振信号支路22和第二本振信号支路23中。

第一本振信号支路22配置有第一本振信号输出端口3-1，第一本振信号输出端口3-1输出本振信号的频率与输入信号的频率相同，第二本振信号支路23配置有第二本振信号输出端口3-2，第二本振信号输出端口3-2输出本振信号的频率为输入信号的非整数倍。

具体的，第一本振信号支路22包括第一滤波器221、驻波调整模块U1和第二滤波器222，输入信号依次通过第一功率分配器21、第一滤波器221，驻波调整模块U1、第二滤波器222后经第一本振信号输出端口3-1输出。

示例性的，第一功率分配器21为功分器，输入信号经过第一功率分配器21处理后得到输出所需功率，经过驻波调整模块U1处理后得到所需幅值的本振信号。经过第一本振信号支路22处理后的本振信号的频率与输入信号的频率相同，如输入信号的频率为2856MHz，则第一本振信号支路22输出信号的频率同样为2856MHz。

第二本振信号支路23包括第一分频器231，第三滤波器232、第一锁相环233、第四滤波器234、驻波调整模块U2和第五滤波器235，输入信号依次通过第一功率分配器21、第一分频器231、第三滤波器232、第一锁相环233、第四滤波器234、驻波调整模块U2、第五滤波器235后经第二本振信号输出端口3-2输出。第二本振信号支路23还包括控制器1000，控制器1000与第一锁相环233相连接，用于配置第一锁相环233的锁相参数。

示例性的，第一锁相环233采用的型号为ADF4356。

示例性的，输入信号的频率为2856MHz，经过功分器处理后的输入信号进入第一分频器231中进行八分频，产生375MHz信号，第一锁相环233将375MHz信号作为参考信号对由第二本振信号输出端口3-2输出的信号进行锁相，使经第一本振信号输出端口3-1、第二本振信号输出端口3-2输出的两路信号相参。

示例性的，通过控制器1000配置第一锁相环233的锁相参数，进而控制由第二本振信号输出端口3-2输出信号的频率，锁相稳定时参考信号和反馈信号满足下式：

式中，f_i为参考信号的频率，f₁为由第二本振信号输出端口3-2输出信号的频率，可以通过控制器1000配置参考信号分频次数R，或者配置第二本振信号输出端口3-2输出信号的分频次数N，进而改变第二本振信号输出端口3-2输出信号的频率。

示例性的，第二本振信号输出端口3-2输出信号的频率为输入信号频率的33/32，即频率为2945.25MHz。

图6是实施例中的时钟单元结构图，图7是实施例中的第一时钟信号支路结构图，图8是实施例中的第二时钟信号支路结构图，参考图6至图8，作为一种可实施方案，时钟单元5包括第一时钟信号支路52和第二时钟信号支路53。

基频信号经过第二功率分配器51分别输入到第一时钟信号支路52和第二时钟信号支路53中，第一时钟信号支路52配置有第一时钟信号输出端口6-1，第一时钟信号输出端口6-1输出时钟信号的频率与基频信号的频率相同。第二时钟信号支路53配置有第二时钟信号输出端口6-2，第二时钟信号输出端口6-2输出时钟信号的频率为基频信号的非整数倍。

具体的，第一时钟信号支路52包括第一衰减器521、驻波调整模块U3和第六滤波器522。基频信号依次经过第二功率分配器51、第一衰减器521、驻波调整模块U3、第六滤波器522后经第一时钟信号输出端口6-1输出。

示例性的，第二功率分配器51为功分器，基频信号经过第二功率分配器51处理后得到输出所需功率，经过功分器的信号首先经过第一衰减器521，通过第一衰减器521控制经过第一时钟信号支路52信号的衰减量，随后进入驻波调整模块U3，经处理后得到第一时钟信号支路52所需幅值的时钟信号。经过第一时钟信号支路52处理后的时钟信号的频率与基频信号的频率相同，如基频信号的频率为89.25MHz，则第一时钟信号支路52输出信号的频率也为89.25MHz。

作为一种可实施方案，时钟单元5可以配置多个第一时钟信号输出端口6-1，配置多个第一时钟信号输出端口6-1时，时钟单元5中配置多个驻波调整模块U3和多个第六滤波器522，同时增加一个功分器，第二功率分配器51与第一衰减器521相连接，第一衰减器521与功分器相连接，功分器分别与每个驻波调整模块U3相连接，一个驻波调整模块U3通过一个第六滤波器522与一个第一时钟信号输出端口6-1相连接。其中，每个第一时钟信号输出端口6-1输出信号的频率以及幅相特征相同。

第二时钟信号支路53包括第一放大器531、梳状谱发生器532、第七滤波器533、第二分频器534、第八滤波器535、驻波调整模块U4和第九滤波器536。基频信号依次经过第二功率分配器534、第一放大器531、梳状谱发生器532、第七滤波器533、第二分频器534、第八滤波器535、驻波调整模块U4和第九滤波器536后经第二时钟信号输出端口6-2输出。

示例性的，第二时钟信号输出端口6-2输出信号的频率为基频信号频率的11/8，即频率为122.71875MHz。

示例性的，经过第二功率分配器51后的基频信号首先进入第一放大器531中，通过第一放大器531处理后得到第二时钟信号支路53所需的信号功率，经过第一放大器531处理后的信号进入梳状谱发生器532，由梳状谱发生器532对信号进行11倍频，产生981.75MHz信号，981.75MHz信号经过第二分频器534时，由第二分频器534进行八分频产生122.71875MHz信号，随后进入驻波调整模块U4，经处理后得到第二时钟信号支路53所需幅值的时钟信号。

其中，第七滤波器533用于将梳状谱发生器532倍频后的11次谐波分离出来，第八滤波器535用于将第二分频器534的分频信号分离出来，第九滤波器536用于去除信号杂散。

第二时钟信号支路53中，122.71875MHz信号依次通过梳状谱发生器532倍频、第二分频器534分频产生，相噪仅按倍频系数恶化，而不会引入其他相噪恶化因素，从而能够获得理想的相位噪声指标。

作为一种可实施方案，时钟单元5可以配置多个第二时钟信号输出端口6-2，配置多个第二时钟信号输出端口6-2时，时钟单元5中配置多个驻波调整模块U4和多个第九滤波器536，同时增加一个功分器，第八滤波器535与功分器相连接，功分器分别与每个驻波调整模块U4相连接，一个驻波调整模块U4通过一个第九滤波器536与一个第二时钟信号输出端口6-2相连接。其中，每个第二时钟信号输出端口6-2输出信号的频率以及幅相特征相同。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种时钟本振组件，其特征在于，包括本振单元和时钟单元，

所述本振单元配置有一个信号输入端口，以及配置至少两个本振信号输出端口，所述信号输入端口用于接收输入信号，

所述时钟单元配置有一个差频信号输入端口，以及配置至少两个时钟信号输出端口，

两个所述本振信号输出端口输出本振信号的频率不同，两个所述本振信号混频后的差频信号为输入到所述差频信号输入端口的基频信号，所述本振信号输出端口的输出信号混频后作为所述时钟单元的基频信号；

所述本振单元和所述时钟单元中均配置有驻波调整模块，所述驻波调整模块用于调节输入到所述驻波调整模块内的第一信号，以及从所述驻波调整模块输出的第二信号的幅度。

2.如权利要求1所述的时钟本振组件，其特征在于，用于混频的两个所述本振信号中，一个本振信号的频率为所述输入信号的整数倍，另一个本振信号的频率为所述输入信号的非整数倍，且所述输入信号的频率为所述差频信号频率的整数倍。

3.如权利要求1所述的时钟本振组件，其特征在于，所述驻波调整模块包括第一信号衰减器、第一信号放大器和第二信号衰减器，

所述第一信号衰减器与所述第一信号放大器相连接，所述第一信号放大器与所述第二信号衰减器相连接，

所述第一信号衰减器作为所述驻波调整模块的输入端，所述第二信号衰减器作为所述驻波调整模块的输出端，

所述第一信号衰减器用于调节输入到所述第一信号放大器的信号的幅度，所述第二信号衰减器用于调节所述第一信号放大器输出信号的幅度。

4.如权利要求2所述的时钟本振组件，其特征在于，所述本振单元包括第一本振信号支路和第二本振信号支路，

所述输入信号经过第一功率分配器分别输入到所述第一本振信号支路和第二本振信号支路中，

所述第一本振信号支路配置有第一本振信号输出端口，所述第一本振信号输出端口输出本振信号的频率与所述输入信号的频率相同，

所述第二本振信号支路配置有第二本振信号输出端口，所述第二本振信号输出端口输出本振信号的频率为所述输入信号的非整数倍。

5.如权利要求4所述的时钟本振组件，其特征在于，所述第一本振信号支路包括第一滤波器、驻波调整模块和第二滤波器，

所述输入信号依次通过所述第一功率分配器、第一滤波器，驻波调整模块、第二滤波器后经所述第一本振信号输出端口输出。

6.如权利要求4所述的时钟本振组件，其特征在于，所述第二本振信号支路包括第一分频器，第三滤波器、第一锁相环、第四滤波器、驻波调整模块和第五滤波器，

所述输入信号依次通过所述第一功率分配器、第一分频器、第三滤波器、第一锁相环、第四滤波器、驻波调整模块、第五滤波器后经所述第二本振信号输出端口输出。

7.如权利要求6所述的时钟本振组件，其特征在于，所述第二本振信号支路还包括控制器，所述控制器与所述第一锁相环相连接，用于配置所述第一锁相环的锁相参数。

8.如权利要求2所述的时钟本振组件，其特征在于，所述时钟单元包括第一时钟信号支路和第二时钟信号支路，

所述基频信号经过第二功率分配器分别输入到所述第一时钟信号支路和第二时钟信号支路中，

所述第一时钟信号支路配置有第一时钟信号输出端口，所述第一时钟信号输出端口输出时钟信号的频率与所述基频信号的频率相同，

所述第二时钟信号支路配置有第二时钟信号输出端口，所述第二时钟信号输出端口输出时钟信号的频率为所述基频信号的非整数倍。

9.如权利要求8所述的时钟本振组件，其特征在于，所述第一时钟信号支路包括第一衰减器、驻波调整模块和第六滤波器，

所述基频信号依次经过所述第二功率分配器、第一衰减器、驻波调整模块、第六滤波器后经所述第一时钟信号输出端口输出。

10.如权利要求8所述的时钟本振组件，其特征在于，所述第二时钟信号支路包括第一放大器、梳状谱发生器、第七滤波器、第二分频器、第八滤波器、驻波调整模块和第九滤波器，

所述基频信号依次经过所述第二功率分配器、第一放大器、梳状谱发生器、第七滤波器、第二分频器、第八滤波器、驻波调整模块和第九滤波器后经所述第二时钟信号输出端口输出。