CN111509003A - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN111509003A
CN111509003A CN202010006531.7A CN202010006531A CN111509003A CN 111509003 A CN111509003 A CN 111509003A CN 202010006531 A CN202010006531 A CN 202010006531A CN 111509003 A CN111509003 A CN 111509003A
Authority
CN
China
Prior art keywords
conductive pattern
layer
pattern layer
disposed
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010006531.7A
Other languages
English (en)
Inventor
朴埈贤
金瞳祐
文盛载
赵康文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN111509003A publication Critical patent/CN111509003A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本公开涉及一种显示设备，所述显示设备包括：基体基底，所述基体基底包括其中形成有像素的显示区域以及作为围绕所述显示区域的非显示区域的周边区域；在所述基体基底上设置的第一导电图案层；在所述第一导电图案层上设置的第一绝缘层；在所述第一绝缘层上设置的第二导电图案层；在所述第二导电图案层上设置的第二绝缘层；以及在所述第二绝缘层上设置的第三导电图案层。所述周边区域包括第一布线区域和电路区域。

Description

显示设备
技术领域
本发明构思的示例性实施例涉及显示设备。更具体地，本发明构思的示例性实施例涉及具有改善的显示质量的显示设备。
背景技术
近来，已经制造了轻质且小型的显示设备。阴极射线管(CRT)显示设备由于性能和有竞争力的价格已经在过去被使用。然而，CRT显示设备大并且缺乏便携性。因此，诸如等离子体显示设备、液晶显示设备或有机发光显示设备的显示设备由于其小尺寸、轻质和低功耗而受到青睐。
显示设备包括显示区域和作为围绕所述显示区域的非显示区域的周边区域。驱动所述显示设备的各种电路和布线设置在所述周边区域中。已经进行了各种努力来减小所述周边区域的尺寸。
发明内容
本发明构思的一个或多个示例性实施例提供了一种显示设备，所述显示设备通过减小信号线的电阻和寄生电容具有减小的周边区域和改善的显示质量。
根据本发明构思的示例性实施例，一种显示设备包括：基体基底，所述基体基底包括其中形成有像素的显示区域和作为围绕所述显示区域的非显示区域的周边区域，其中，所述周边区域包括第一布线区域和电路区域；在所述基体基底上设置的第一导电图案层；在所述第一导电图案层上设置的第一绝缘层；在所述第一绝缘层上设置的第二导电图案层；在所述第二导电图案层上设置的第二绝缘层；在所述第二绝缘层上设置的第三导电图案层。多条信号线设置在所述第一布线区域中，并且在第一方向上间隔开，并且在基本垂直于所述第一方向的第二方向上延伸。栅极信号发生器设置在所述电路区域中，并且产生栅极信号，并且将所述栅极信号传输到所述像素。多条连接线设置在所述周边区域中，并且在所述第一方向上延伸，并且将所述信号线分别连接到所述栅极信号发生器。所述连接线由所述导电图案层的最下层或最上层形成。所述信号线由彼此重叠的至少两层导电图案层形成。
在示例性实施例中，一种显示设备还可以包括在所述显示区域中设置的薄膜晶体管。所述薄膜晶体管可以包括：在所述基体基底上设置的下部导电图案；与所述下部导电图案重叠的有源图案；在所述有源图案上设置的栅电极；以及电连接到所述有源图案的源电极和漏电极。所述下部导电图案和所述连接线可以由所述第一导电图案层形成。所述栅电极可以由所述第二导电图案层形成。所述源电极和所述漏电极可以由所述第三导电图案层形成。所述信号线中的每个信号线可以由所述第二导电图案层和所述第三导电图案层形成。
在示例性实施例中，所述显示设备还可以包括：在所述基体基底的所述显示区域中设置的下部导电图案；以及在所述显示区域中设置并且与所述下部导电图案重叠的薄膜晶体管。所述薄膜晶体管可以包括：与所述下部导电图案重叠的有源图案；在所述有源图案上设置的栅电极；以及电连接到所述有源图案的源电极和漏电极。所述下部导电图案可以由所述第一导电图案层形成。所述栅电极可以由所述第二导电图案层形成。所述源电极和所述漏电极以及所述连接线可以由所述第三导电图案层形成。所述信号线中的每个信号线可以由所述第一导电图案层和所述第二导电图案层形成。
在示例性实施例中，所述显示设备还可以包括：在所述第三导电图案层上设置的第三绝缘层以及在所述第三绝缘层上设置的第四导电图案层。
在示例性实施例中，所述信号线可以由所述第一导电图案层、所述第二导电图案层和所述第三导电图案层形成。所述连接线可以由所述第四导电图案层形成。
在示例性实施例中，所述信号线可以由所述第二导电图案层、所述第三导电图案层和所述第四导电图案层形成。所述连接线可以由所述第一导电图案层形成。
在示例性实施例中，所述显示设备还可包括：绝缘图案，所述绝缘图案设置在所述第一绝缘层和所述第二导电图案层之间并且具有与所述第二导电图案层相同的平面形状。所述第三导电图案层的一部分可以通过贯穿所述第二绝缘层和所述第一绝缘层的接触孔电连接到所述第一导电图案层的一部分。所述第四导电图案层的一部分可以通过贯穿所述第三绝缘层的接触孔电连接到所述第三导电图案层的一部分。
在示例性实施例中，所述信号线可以由所述第一导电图案层和所述第二导电图案层形成。所述连接线可以包括由所述第三导电图案层和所述第四导电图案层形成并且彼此重叠的两个层。
在示例性实施例中，所述信号线可以由所述第三导电图案层和所述第四导电图案层形成。所述连接线可以包括由所述第一导电图案层和所述第二导电图案层形成并且彼此重叠的两个层。
在示例性实施例中，所述显示设备还可以包括：绝缘图案，所述绝缘图案设置在所述第一绝缘层和所述第二导电图案层之间并且具有与所述第二导电图案层相同的平面形状。所述第三导电图案层的一部分可以通过贯穿所述第二绝缘层和所述第一绝缘层的接触孔电连接到所述第一导电图案层的一部分。
在示例性实施例中，所述周边区域还可以包括在所述电路区域和所述显示区域之间设置的第二布线区域。所述显示设备还可以包括：多条电源线，所述多条电源线设置在所述第二布线区域中并且在所述第一方向上间隔开，并且在所述第一方向上延伸；以及在所述周边区域中设置的多条电源连接线，所述多条电源连接线将所述电源线连接到所述栅极信号发生器并且在所述第一方向上延伸。所述电源连接线可以由所述导电图案层的所述最下层或所述最上层形成。所述电源线可以由所述导电图案层的两层或更多层形成。
在示例性实施例中，所述显示设备还可以包括：在所述第三导电图案层上设置的第三绝缘层以及在所述第三绝缘层上设置的第四导电图案层。所述电源连接线可以由所述第一导电图案层或所述第四导电图案层形成，并且所述电源线中的每个电源线可以由所述第二导电图案层至所述第四导电图案层或所述第一导电图案层至所述第三导电图案层形成。
在示例性实施例中，所述显示设备还可以包括：在所述第二绝缘层上设置的贯通绝缘层；在所述显示区域中的所述贯通绝缘层上设置的第一电极；在所述第一电极上设置的发光层；在所述发光层上设置的第二电极；以及在所述第二布线区域中的ELVSS线，所述ELVSS线与至少两条所述电源线重叠。所述ELVSS线可以电连接到所述第二电极。
在示例性实施例中，所述显示设备还可以包括与所述信号线相邻地设置在基体基底上的屏蔽布线。所述屏蔽布线可以由所述第一导电图案层至所述第三导电图案层中的一个或多个导电图案层形成，并且所述信号线设置在所述屏蔽布线和所述栅极信号发生器之间。
在示例性实施例中，所述显示设备还可以包括：连接所述栅极信号发生器和所述像素的栅极连接线。所述栅极连接线可以由所述导电图案层的最下层或最上层形成。
在示例性实施例中，所述信号线可以包括第一部分和与所述第一部分重叠的第二部分。所述第一部分和所述第二部分可以通过接触孔连接，所述接触孔贯穿所述第一部分和所述第二部分之间的绝缘层。
根据本发明构思的示例性实施例，一种显示设备包括：基体基底，所述基体基底包括其中形成有像素的显示区域和作为围绕所述显示区域的非显示区域的周边区域，其中，所述周边区域包括第一布线区域和电路区域；在所述基体基底上设置的有源图案；在所述有源图案上设置的栅极绝缘层；在所述栅极绝缘层上设置的栅极导电图案层；在所述栅极导电图案层上设置的层间绝缘层；在所述层间绝缘层上设置的数据导电图案层；在所述第一布线区域中设置多条信号线，所述多条信号线在第一方向上间隔开并且在基本垂直于所述第一方向的第二方向上延伸；栅极信号发生器，所述栅极信号发生器设置在所述电路区域中并且将栅极信号传输到所述像素；以及多条连接线，所述多条连接线设置在所述周边区域中，并且将所述信号线连接到所述栅极信号发生器并且在所述第一方向上延伸。所述连接线由所述有源图案形成。所述信号线由彼此重叠的所述栅极导电图案层和所述数据导电图案层形成。
在示例性实施例中，所述连接线不与所述栅极导电图案层重叠。
在示例性实施例中，所述连接线可以是掺杂有杂质的所述有源图案的一部分。
根据本发明构思的示例性实施例，一种显示设备包括：基体基底，所述基体基底包括其中形成有像素的显示区域和作为围绕所述显示区域的非显示区域的周边区域，其中，所述周边区域包括第一布线区域和电路区域；在所述基体基底上设置的第一导电图案层；在所述第一导电图案层上设置的第一绝缘层；在所述第一绝缘层上设置的第二导电图案层；在所述第二导电图案层上设置的第二绝缘层；在所述第二绝缘层上设置的第三导电图案层；在所述第三导电图案层上设置的第三绝缘层；在所述第三绝缘层上设置的第四导电图案层；多条信号线，所述多条信号线设置在所述第一布线区域中，并且在第一方向上间隔开，并且在基本垂直于所述第一方向的第二方向上延伸；以及多条连接线，所述多条连接线设置在所述周边区域中，并且在所述第一方向上延伸，并且分别连接到所述信号线。所述连接线由所述导电图案层的最下层或最上层形成，所述信号线由除所述连接线的所述导电图案层之外的至少两层导电图案层形成。
根据本发明构思的示例性实施例，时钟信号线由多个导电图案层形成，并且连接时钟信号线和栅极信号发生器的所述连接线被形成为所述导电图案层的最上层或最下层。所述时钟信号线的所述电阻减小，并且所述时钟信号线和所述连接线之间的寄生电容可以最小化。
附图说明
图1是根据本发明构思的示例性实施例的显示设备的平面图。
图2示出了图1的显示设备的区域A中的电路和布线。
图3是图2的第一布线区域LA1的一部分的详细平面图。
图4是沿着图3的线I-I’截取的截面图。
图5是根据本发明构思的示例性实施例的显示设备的第一布线区域的一部分的截面图。
图6是根据本发明构思的示例性实施例的显示设备的第一布线区域的一部分的详细平面图。
图7是沿着图6的线I-I’截取的截面图。
图8是根据本发明构思的示例性实施例的显示设备的第一布线区域的一部分的截面图。
图9是根据本发明构思的示例性实施例的显示设备的第一布线区域的一部分的截面图。
图10是根据本发明构思的示例性实施例的显示设备的第一布线区域的一部分的截面图。
图11是根据本发明构思的示例性实施例的显示设备的第一布线区域的一部分的截面图。
图12是根据本发明构思的示例性实施例的显示设备的第一布线区域的一部分的截面图。
图13是根据本发明构思的示例性实施例的显示设备的第一布线区域的一部分的截面图。
图14是根据本发明构思的示例性实施例的显示设备的第一布线区域的一部分的截面图。
图15是根据本发明构思的示例性实施例的显示设备的第一布线区域的一部分的截面图。
图16是沿着图15的线I-I’截取的截面图。
图17是根据本发明构思的示例性实施例的在显示设备的显示区域中的堆叠像素结构的截面图。
图18是根据本发明构思的示例性实施例的显示设备的第二布线区域LA2的一部分的截面图。
图19是根据本发明构思的示例性实施例的显示设备的平面图。
图20示出了图19的显示设备的区域A中的电路和布线。
图21是根据本发明构思的示例性实施例的显示设备的平面图。
图22是根据示例性实施例的电子装置的框图。
图23A示出了其中将图22的电子装置实现为电视机的示例。
图23B示出了其中将图22的电子装置实现为智能电话的示例。
具体实施方式
在下文中，将参考附图详细说明本发明构思的示例性实施例。
图1是根据本发明构思的示例性实施例的显示设备的平面图。
参考图1，根据实施例的显示设备包括其中显示图像的显示区域DA和作为围绕显示区域DA的非显示区域的周边区域PA。
在显示区域DA中，根据实施例，显示设备包括多条栅极线、多条数据线以及分别电连接到栅极线和数据线的多个像素。栅极线在第一方向D1上延伸，并且数据线在与第一方向D1交叉的第二方向D2上延伸。
根据实施例，每个像素包括开关元件、电连接到所述开关元件的液晶电容器以及存储电容器。像素以矩阵排列。
根据实施例，在周边区域PA中，设置有生成驱动所述像素的信号的驱动电路。例如，在周边区域PA中设置有生成诸如时钟信号的栅极驱动信号的栅极驱动器和使用所述栅极驱动信号生成栅极信号的栅极信号发生器(图2中的ASG)。
图2示出了图1的显示设备的区域A中的电路和布线。
参考图1和图2，根据实施例，显示设备的周边区域PA包括第一布线区域LA1、电路区域CA和第二布线区域LA2。电路区域CA设置在第一布线区域LA1和第二布线区域LA2之间。第二布线区域LA2设置在电路区域CA和显示区域DA之间。在图中，线PN表示显示设备的基体基底的端部。
根据实施例，诸如时钟信号线的多条栅极驱动信号线设置在第一布线区域LA1中。即，第一时钟信号线CLK1、第二时钟信号线CLK2、第三时钟信号线CLK3和第四时钟信号线CLK4设置在第一布线区域LA1中。
根据实施例，第一时钟信号线CLK1、第二时钟信号线CLK2、第三时钟信号线CLK3和第四时钟信号线CLK4分别在第二方向D2上延伸，并且在第一方向D1上间隔开。
根据实施例，多条电源线设置在第二布线区域LA2中。所述电源线包括第一电源线VSS1、第二电源线VSS2和第三电源线VSS3。第一电源至第三电源分别施加至第一电源线VSS1至第三电源线VSS3，并且第一电源至第三电源具有不同的电压电平。另外，在第二布线区域LA2中还设置有ELVSS线，并且ELVSS线电连接到待在下面描述的第二电极(图17中的183)，并且与第一电源线VSS1至第三电源线VSS3间隔开。然而，实施例不限于此，在其他实施例中，如图18所示，可以将ELVSS线设置为与第一电源线VSS1至第三电源线VSS3重叠。
根据实施例，第一时钟信号线CLK1至第四时钟信号线CLK4分别通过第一连接线CL1至第四连接线CL4连接到栅极信号发生器ASG。第一连接线CL1至第四连接线CL4中的每一个均在第一方向D1上延伸，并且第一连接线CL1至第四连接线CL4沿第二方向D2间隔开。第一连接线CL1电连接到第一时钟信号线CLK1。第二连接线CL2电连接到第二时钟信号线CLK2。第三连接线CL3电连接到第三时钟信号线CLK3。第四连接线CL4电连接到第四时钟信号线CLK4。
根据实施例，第一电源线VSS1至第三电源线VSS3分别通过第一电源连接线CL5至第三电源连接线CL7连接到栅极信号发生器ASG。第一电源连接线CL5至第三电源连接线CL7中的每一个均在第一方向D1上延伸，并且第一电源连接线CL5至第三电源连接线CL7在第二方向D2上间隔开。第一电源连接线CL5电连接到第一电源线VSS1。第二电源连接线CL6电连接到第二电源线VSS2。第三电源连接线CL7电连接到第三电源线VSS3。
根据实施例，多个栅极信号发生器ASG设置在电路区域CA中。栅极信号发生器ASG从第一时钟信号线CLK1至第四时钟信号线CLK4接收时钟信号，并从第一电源线VSS1至第三电源线VSS3接收第一电源至第三电源，并产生栅极信号。
另外，根据实施例，多个像素PX设置在显示区域DA中，并且栅极信号通过栅极连接线SL传输到每个像素PX。栅极连接线SL将显示区域DA中的栅极线电连接到栅极信号发生器ASG。另外，当栅极线的层与栅极连接线SL的层不同时，它们具有这样的结构，其中，栅极线和栅极连接线SL区域通过贯穿绝缘层的接触孔彼此连接。
在该实施例中，示出了四个时钟信号(CLK)线和三个电源电压(VSS)线。然而，本发明构思的实施例不限于此。在其他实施例中，时钟信号线和电源电压线的数量和配置可以根据显示设备的驱动方法而变化。
图3是示出图2的第一布线区域LA1的一部分的详细平面图。图4是沿图3的线I-I’截取的截面图。
参考图1至图4，根据实施例，显示设备包括基体基底100、第一导电图案层、第一绝缘层110、第二导电图案层、绝缘图案115、第二绝缘层120、第三导电图案层以及第三绝缘层130。
根据实施例，基体基底100可以包括透明的绝缘材料或不透明的绝缘材料。例如，基体基底100可以是石英基底、合成石英基底、氟化钙基底、氟化物掺杂石英基底、碱石灰玻璃基底、无碱玻璃基底等。可替代地，在其他实施例中，基体基底100包括柔性透明材料，诸如柔性透明树脂基底，诸如聚酰亚胺基底。
根据实施例，第一导电图案层设置在基体基底100上。第一导电图案层包括第一连接线CL1。另外，第一导电图案层还包括在显示区域DA中的下部导电图案(图17中的BML)。
根据实施例，第一绝缘层110设置在其上设置有第一导电图案层的基体基底100上。第一绝缘层110是缓冲层，并且可以防止金属原子或杂质从基体基底100扩散到有源图案(图17的ACT)中。另外，第一绝缘层110在形成有源图案的结晶过程中控制传热速率，从而获得基本均匀的有源图案。另外，当基体基底100的表面不均匀时，第一绝缘层110可以改善基体基底100的表面的平坦度。
根据实施例，第二导电图案层设置在第一绝缘层110上。第二导电图案层包括第一时钟信号线CLKl的第一层CLKlG、第二时钟信号线CLK2的第一层CLK2G、第三时钟信号线CLK3的第一层CLK3G和第四时钟信号线CLK4的第一层CLK4G。
另外，根据实施例，第二导电图案层还包括在显示区域DA中的薄膜晶体管的栅电极(图17中的GE)。
根据实施例，绝缘图案115设置在第二导电图案层和第一绝缘层110之间，并且具有与第二导电图案层相同的平面形状。
根据实施例，第二绝缘层120设置在其上设置有第二导电图案层的第一绝缘层110上。
根据实施例，第三导电图案层设置在第二绝缘层120上。第三导电图案层包括第一时钟信号线CLK1的第二层CLK1D、第二时钟信号线CLK2的第二层CLK2D、第三时钟信号线CLK3的第二层CLK3D和第四时钟信号线CLK4的第二层CLK4D。
另外，根据实施例，第三导电图案层还包括在显示区域DA中的薄膜晶体管的源电极和漏电极(图17的SE和DE)。
根据实施例，第三绝缘层130设置在第三导电图案层上。
根据实施例，第一时钟信号线CLK1的第一层CLK1G通过贯穿第二绝缘层120的接触孔连接到第一时钟信号线CLK1的第二层CLK1D。第一时钟信号线CLK1的第二层CLK1D通过贯穿第二绝缘层120和第一绝缘层110的接触孔连接到第一连接线CL1。
根据实施例，第二时钟信号线CLK2的第一层CLK2G通过贯穿第二绝缘层120的接触孔连接到第二时钟信号线CLK2的第二层CLK2D。
根据实施例，第三时钟信号线CLK3的第一层CLK3G通过贯穿第二绝缘层120的接触孔连接到第三时钟信号线CLK3的第二层CLK3D。
根据实施例，第四时钟信号线CLK4的第一层CLK4G可以通过贯穿第二绝缘层120的接触孔连接到第四时钟信号线CLK4的第二层CLK4D。
根据实施例，尽管上面已经详细描述了第一时钟信号线CLK1和第一连接线CL1之间的连接关系，但是类似地配置第二时钟信号线CLK2和第二连接线CL2、第三时钟信号线CLK3和第三连接线CL3以及第四时钟信号线CLK4和第四连接线CL4。
图5是根据本发明构思的示例性实施例的显示设备的第一布线区域的一部分的截面图。
参考图2和图5，根据实施例，除了第一时钟信号线CLK1、第二时钟信号线CLK2、第三时钟信号线CLK3和第四时钟信号线CLK4以及第一连接线CL1、第二连接线CL2、第三连接线CL3和第四连接线CL4的导电图案层的配置之外，显示设备与图1至图4的显示设备基本相同。因此，省略重复说明。
根据实施例，一种显示设备包括：基体基底100、在基体基底100上设置的第一导电图案层、在第一导电图案层上设置的第一绝缘层110、在第一绝缘层110上设置的第二导电图案层、在第二导电图案层和第一绝缘层110之间设置的绝缘图案115、在第二导电图案层上设置的第二绝缘层120、在第二绝缘层120上设置的第三导电图案层以及在第三导电图案层上设置的第三绝缘层130。
根据实施例，第一时钟信号线CLK1、第二时钟信号线CLK2、第三时钟信号线CLK3和第四时钟信号线CLK4由第一导电图案层和第二导电图案层形成，并且第一连接线CL1、第二连接线CL2、第三连接线CL3和第四连接线CL4由第三导电图案层形成。
具体地，根据实施例，第一导电图案层包括第一时钟信号线CLK1的第一层CLK1B、第二时钟信号线CLK2的第一层CLK2B、第三时钟信号线CLK3的第一层CLK3B和第四时钟信号线CLK4的第一层CLK4B。第二导电图案层包括第一时钟信号线CLK1的第二层CLK1G、第二时钟信号线CLK2的第二层CLK2G、第三时钟信号线CLK3的第二层CLK3G和第四时钟信号线CLK4的第二层CLK4G。第三导电图案层包括第一连接线CL1。
根据实施例，第一时钟信号线CLK1的第一层CLK1B通过贯穿第一绝缘层110和第二绝缘层120的接触孔连接到第一连接线CL1。第一时钟信号线CLK1的第二层CLK1G通过贯穿第二绝缘层120的接触孔连接到第一连接线CL1。
根据实施例，尽管上面已经详细描述了第一时钟信号线CLK1和第一连接线CL1之间的连接关系，但是类似地配置第二时钟信号线CLK2和第二连接线CL2、第三时钟信号线CLK3和第三连接线CL3以及第四时钟信号线CLK4和第四连接线CL4。
图6是根据本发明构思的示例性实施例的显示设备的第一布线区域的一部分的详细平面图。图7是沿图6的线I-I’截取的截面图。
参考图2、图6和图7，根据实施例，除了第一时钟信号线CLK1至第四时钟信号线CLK4和第一连接线CL1至第四连接线CL4的导电图案层的配置之外，显示设备与图1至图4的显示设备基本相同。因此，将省略重复说明。
根据实施例，一种显示设备包括：基体基底100、在基体基底100上设置的第一导电图案层、在第一导电图案层上设置的第一绝缘层110、在第一绝缘层110上设置的第二导电图案层、在第二导电图案层与第一绝缘层110之间设置的绝缘图案115、在第二导电图案层上设置的第二绝缘层120、在第二绝缘层120上设置的第三导电图案层、在第三导电图案层上设置的层间绝缘层125、在层间绝缘层125上设置的第四导电图案层和在第四导电图案层上设置的第三绝缘层130。
根据实施例，第一时钟信号线CLK1、第二时钟信号线CLK2、第三时钟信号线CLK3和第四时钟信号线CLK4由第二导电图案层至第四导电图案层形成，并且第一连接线CL1、第二连接线CL2、第三连接线CL3和第四连接线CL4由第一导电图案层形成。
具体地，根据实施例，第一导电图案层包括第一连接线CL1。第二导电图案层包括第一时钟信号线CLK1的第一层CLK1G、第二时钟信号线CLK2的第一层CLK2G、第三时钟信号线CLK3的第一层CLK3G和第四时钟信号线CLK4的第一层CLK4G。第三导电图案层包括第一时钟信号线CLK1的第二层CLK1D1、第二时钟信号线CLK2的第二层CLK2D1、第三时钟信号线CLK3的第二层CLK3D1和第四时钟信号线CLK4的第二层CLK4D1。第四导电图案层包括第一时钟信号线CLK1的第三层CLK1D2、第二时钟信号线CLK2的第三层CLK2D2、第三时钟信号线CLK3的第三层CLK3D2以及第四时钟信号线CLK4的第三层CLK4D2。
根据实施例，第一连接线CL1通过贯穿第一绝缘层110和第二绝缘层120的接触孔连接到第一时钟信号线CLK1的第二层CLK1D1。第一时钟信号线CLK1的第一层CLK1G通过贯穿第二绝缘层120的接触孔连接到第一时钟信号线CLK1的第二层CLK1D1。第一时钟信号线CLK1的第二层CLK1D1通过贯穿层间绝缘层125的接触孔连接到第一时钟信号线CLK1的第三层CLK1D2。
根据实施例，第二时钟信号线CLK2的第一层CLK2G通过贯穿第二绝缘层120的接触孔连接到第二时钟信号线CLK2的第二层CLK2D1。第二时钟信号线CLK2的第二层CLK2D1通过贯穿层间绝缘层125的接触孔连接到第二时钟信号线CLK2的第三层CLK2D2。
根据实施例，第三时钟信号线CLK3的第一层CLK3G通过贯穿第二绝缘层120的接触孔连接到第三时钟信号线CLK3的第二层CLK3D1。第三时钟信号线CLK3的第二层CLK3D1通过贯穿层间绝缘层125的接触孔连接到第三时钟信号线CLK3的第三层CLK3D2。
根据实施例，第四时钟信号线CLK4的第一层CLK4G通过贯穿第二绝缘层120的接触孔连接到第四时钟信号线CLK4的第二层CLK4D1。第四时钟信号线CLK4的第二层CLK4D1通过贯穿层间绝缘层125的接触孔连接到第四时钟信号线CLK4的第三层CLK4D2。
根据实施例，尽管上面已经详细描述了第一时钟信号线CLK1和第一连接线CL1之间的连接关系，但是类似地配置第二时钟信号线CLK2和第二连接线CL2、第三时钟信号线CLK3和第三连接线CL3以及第四时钟信号线CLK4和第四连接线CL4。
图8是根据本发明构思的示例性实施例的显示设备的第一布线区域的一部分的截面图。
参考图2和图8，除了第一时钟信号线CLK1至第四时钟信号线CLK4和第一连接线CL1至第四连接线CL4的导电图案层的配置之外，显示设备与图6和图7的显示设备基本相同。因此，将省略重复说明。
根据实施例，第一时钟信号线CLK1、第二时钟信号线CLK2、第三时钟信号线CLK3和第四时钟信号线CLK4由第一导电图案层、第二导电图案层和第三导电图案层形成。第一连接线CL1、第二连接线CL2、第三连接线CL3和第四连接线CL4由第四导电图案层形成。
具体地，根据实施例，第一导电图案层包括第一时钟信号线CLK1的第一层CLK1B、第二时钟信号线CLK2的第一层CLK2B、第三时钟信号线CLK3的第一层CLK3B和第四时钟信号线CLK4的第一层CLK4B。第二导电图案层包括第一时钟信号线CLK1的第二层CLK1G、第二时钟信号线CLK2的第二层CLK2G、第三时钟信号线CLK3的第二层CLK3G和第四时钟信号线CLK4的第二层CLK4G。第三导电图案层包括第一时钟信号线CLK1的第三层CLK1D1、第二时钟信号线CLK2的第三层CLK2D1、第三时钟信号线CLK3的第三层CLK3D1以及第四时钟信号线CLK4的第三层CLK4D1。第四导电图案层包括第一连接线CL1。
根据实施例，在图中示出了第一时钟信号线CLK1和第一连接线CL1之间的连接关系。类似地配置第二时钟信号线CLK2与第二连接线CL2之间的连接关系、第三时钟信号线CLK3与第三连接线CL3之间的连接关系以及第四时钟信号线CLK4与第四连接线CL4之间的连接关系。将省略其详细描述。
图9是根据本发明构思的示例性实施例的显示设备的第一布线区域的一部分的截面图。
参考图9，根据实施例，除了第一时钟信号线CLK1至第四时钟信号线CLK4和第一连接线CL1至第四连接线CL4的导电图案层的配置之外，显示设备与图6和图7的显示设备基本相同。因此，将省略重复说明。
根据实施例，显示设备包括：基体基底100、在基体基底100上设置的第一导电图案层、在第一导电图案层上设置的第一绝缘层110、在第一绝缘层110上设置的第二导电图案层、在第二导电图案层与第一绝缘层110之间设置的绝缘图案115、在第二导电图案层上设置的第二绝缘层120、在第二绝缘层120上设置的第三导电图案层、在第三导电图案层上设置的层间绝缘层125、在层间绝缘层125上设置的第四导电图案层和在第四导电图案层上设置的第三绝缘层130。
根据实施例，第一时钟信号线CLK1、第二时钟信号线CLK2、第三时钟信号线CLK3和第四时钟信号线CLK4由第一导电图案层和第二导电图案层形成，并且第一连接线CL1、第二连接线CL2、第三连接线CL3和第四连接线CL4由第三导电图案层和第四导电图案层形成。即，第一时钟信号线CLK1、第二时钟信号线CLK2、第三时钟信号线CLK3和第四时钟信号线CLK4以及第一连接线CL1、第二连接线CL2、第三连接线CL3和第四连接线CL4中的每一个均具有双层结构。
具体地，根据实施例，第一导电图案层包括第一时钟信号线CLK1的第一层CLK1B、第二时钟信号线CLK2的第一层CLK2B、第三时钟信号线CLK3的第一层CLK3B和第四时钟信号线CLK4的第一层CLK4B。第二导电图案层包括第一时钟信号线CLK1的第二层CLK1G、第二时钟信号线CLK2的第二层CLK2G、第三时钟信号线CLK3的第二层CLK3G和第四时钟信号线CLK4的第二层CLK4G。
根据实施例，第三导电图案层包括第一连接线CL1的第一层CL1D1。第四导电图案层包括第一连接线CL1的第二层CL1D2。
根据实施例，第一连接线CL1的第一层CL1D1通过贯穿第二绝缘层120和第一绝缘层110的接触孔连接到第一时钟信号线CLK1的第一层CLK1B。第一连接线CL1的第一层CL1D1通过贯穿第二绝缘层120的接触孔连接到第一时钟信号线CLK1的第二层CLK1G。
根据实施例，第一连接线CL1的第二层CL1D2通过贯穿层间绝缘层125的接触孔连接到第一连接线CL1的第一层CL1D1。
根据实施例，尽管上面已经详细描述了第一时钟信号线CLK1和第一连接线CL1之间的连接关系，但是类似地配置第二时钟信号线CLK2和第二连接线CL2、第三时钟信号线CLK3和第三连接线CL3以及第四时钟信号线CLK4和第四连接线CL4。
图10是根据本发明构思的示例性实施例的显示设备的第一布线区域的一部分的截面图。
参考图10，根据实施例，除了第一时钟信号线CLK1、第二时钟信号线CLK2、第三时钟信号线CLK3和第四时钟信号线CLK4由第三导电图案层和第四导电图案层形成并且第一连接线CL1、第二连接线CL2、第三连接线CL3和第四连接线CL4由第一导电图案层和第二导电图案层形成之外，显示设备与图9的显示设备基本相同。因此，将省略重复说明。
根据实施例，一种显示设备包括：基体基底100、在基体基底100上设置的第一导电图案层、在第一导电图案层上设置的第一绝缘层110、在第一绝缘层110上设置的第二导电图案层、在第二导电图案层与第一绝缘层110之间设置的绝缘图案115、在第二导电图案层上设置的第二绝缘层120、在第二绝缘层120上设置的第三导电图案层、在第三导电图案层上设置的层间绝缘层125、在层间绝缘层125上设置的第四导电图案层以及在第四导电图案层上设置的第三绝缘层130。
根据实施例，第一时钟信号线CLK1、第二时钟信号线CLK2、第三时钟信号线CLK3和第四时钟信号线CLK4由第三导电图案层和第四导电图案层形成，并且第一连接线CL1、第二连接线CL2、第三连接线CL3和第四连接线CL4由第一导电图案层和第二导电图案层形成。即，第一时钟信号线CLK1、第二时钟信号线CLK2、第三时钟信号线CLK3和第四时钟信号线CLK4以及第一连接线CL1、第二连接线CL2、第三连接线CL3和第四连接线CL4的每一个均具有双层结构。
具体地，根据实施例，第一导电图案层包括第一连接线CL1的第一层CL1B。第四导电图案层包括第一连接线CL1的第二层CL1G。
根据实施例，第三导电图案层包括第一时钟信号线CLK1的第一层CLK1D1、第二时钟信号线CLK2的第一层CLK2D1、第三时钟信号线CLK3的第一层CLK3D1以及第四时钟信号线CLK4的第一层CLK4D1。第四导电图案层包括第一时钟信号线CLK1的第二层CLK1D2、第二时钟信号线CLK2的第二层CLK2D2、第三时钟信号线CLK3的第二层CLK3D2以及第四时钟信号线CLK4的第二层CLK4D2。
根据实施例，第一连接线CL1的第一层CL1B通过贯穿第二绝缘层120和第一绝缘层110的接触孔连接到第一时钟信号线CLK1的第一层CLK1D1。第一连接线CL1的第二层CL1G通过贯穿第二绝缘层120形成的接触孔连接到第一时钟信号线CLK1的第一层CLK1D1。
根据实施例，第一时钟信号线CLK1的第二层CLK1D2通过贯穿层间绝缘层125的接触孔连接到第一时钟信号线CLK1的第一层CLK1D1。
根据实施例，尽管上面已经详细描述了第一时钟信号线CLK1和第一连接线CL1之间的连接关系，但是类似地配置第二时钟信号线CLK2和第二连接线CL2、第三时钟信号线CLK3和第三连接线CL3以及第四时钟信号线CLK4和第四连接线CL4。
图11是根据本发明构思的示例性实施例的显示设备的第一布线区域的一部分的截面图。
参考图11，根据实施例，除了在栅极绝缘层117和第二绝缘层120之间设置第三导电图案层之外，显示设备与图7的显示设备基本相同。因此，将省略重复说明。
根据实施例，一种显示设备包括：基体基底100、在基体基底100上设置的第一导电图案层、在第一导电图案层上设置的第一绝缘层110、在第一绝缘层110上设置的第二导电图案层、在第二导电图案层与第一绝缘层110之间设置的绝缘图案115、在第二导电图案层上设置的栅极绝缘层117、在栅极绝缘层117上设置的第三导电图案层、在第三导电图案层上设置的第二绝缘层120、在第二绝缘层120上设置的第四导电图案层以及在第四导电图案层上设置的第三绝缘层130。
根据实施例，第一时钟信号线CLK1、第二时钟信号线CLK2、第三时钟信号线CLK3和第四时钟信号线CLK4由第二导电图案层至第四导电图案层形成，并且第一连接线CL1、第二连接线CL2、第三连接线CL3和第四连接线CL4由第一导电图案层形成。
具体地，根据实施例，第一导电图案层包括第一连接线CL1。第二导电图案层包括第一时钟信号线CLK1的第一层CLK1G1、第二时钟信号线CLK2的第一层CLK2G1、第三时钟信号线CLK3的第一层CLK3G1以及第四时钟信号线CLK4的第一层CLK4G1。第三导电图案层包括第一时钟信号线CLK1的第二层CLK1G2、第二时钟信号线CLK2的第二层CLK2G2、第三时钟信号线CLK3的第二层CLK3G2以及第四时钟信号线CLK4的第二层CLK4G2。第四导电图案层包括第一时钟信号线CLK1的第三层CLK1D、第二时钟信号线CLK2的第三层CLK2D、第三时钟信号线CLK3的第三层CLK3D以及第四时钟信号线CLK4的第三层CLK4D。
根据实施例，第一连接线CL1通过贯穿栅极绝缘层117和第一绝缘层110的接触孔连接到第一时钟信号线CLK1的第二层CLK1G2。第一时钟信号线CLK1的第二层CLK1G2通过贯穿第二绝缘层120形成的接触孔连接到第一时钟信号线CLK1的第三层CLK1D。
根据实施例，第一时钟信号线CLK1和第一连接线CL1之间的连接关系如附图中所示且如上所述。类似地配置第二时钟信号线CLK2与第二连接线CL2之间的连接关系、第三时钟信号线CLK3与第三连接线CL3之间的连接关系以及第四时钟信号线CLK4与第四连接线CL4之间的连接关系。将省略其详细描述。
图12是根据本发明构思的示例性实施例的显示设备的第一布线区域的一部分的截面图。
参考图12，根据实施例，除了构成第一时钟信号线CLK1至第四时钟信号线CLK4以及第一连接线CL1至第四连接线CL4的导电图案层的配置之外，显示设备可以与图11的显示设备基本相同。因此，将省略重复说明。
第一时钟信号线CLK1、第二时钟信号线CLK2、第三时钟信号线CLK3和第四时钟信号线CLK4由第一导电图案层、第二导电图案层和第三导电图案层形成。连接布线CL1、CL2、CL3和CL4可以由第四导电图案层形成。
具体地，根据实施例，第一导电图案层包括第一时钟信号线CLK1的第一层CLK1B、第二时钟信号线CLK2的第一层CLK2B、第三时钟信号线CLK3的第一层CLK3B以及第四时钟信号线CLK4的第一层CLK4B。第二导电图案层包括第一时钟信号线CLK1的第二层CLK1G1、第二时钟信号线CLK2的第二层CLK2G1、第三时钟信号线CLK3的第二层CLK3G1以及第四时钟信号线CLK4的第二层CLK4G1。第三导电图案层包括第一时钟信号线CLK1的第三层CLK1G2、第二时钟信号线CLK2的第三层CLK2G2、第三时钟信号线CLK3的第三层CLK3G2以及第四时钟信号线CLK4的第三层CLK4G2。第四导电图案层包括第一连接线CL1。
根据实施例，第一连接线CL1通过贯穿第二绝缘层120的接触孔连接到第一时钟信号线CLK1的第三层CLK1G2。第一时钟信号线CLK1的第三层CLK1G2通过贯穿栅极绝缘层117形成的接触孔连接到第一时钟信号线CLK1的第二层CLK1G1，并且第一时钟信号线CLK1的第三层CLK1G2通过贯穿栅极绝缘层117和第一绝缘层110的接触孔连接到第一时钟信号线CLK1的第一层CLK1B。
根据实施例，第一时钟信号线CLK1和第一连接线CL1之间的连接关系如附图中所示且如上所述。可以类似地配置第二时钟信号线CLK2和第二连接线CL2、第三时钟信号线CLK3和第三连接线CL3以及第四时钟信号线CLK4和第四连接线CL4。将省略其详细描述。
图13是根据本发明构思的示例性实施例的显示设备的第一布线区域的一部分的截面图。
参考图13，根据实施例，除了构成第一时钟信号线CLK1至第四时钟信号线CLK4以及第一连接线CL1至第四连接线CL4的导电图案层的配置之外，显示设备与图12的显示设备基本相同。因此，将省略重复说明。
根据实施例，第一时钟信号线CLK1、第二时钟信号线CLK2、第三时钟信号线CLK3和第四时钟信号线CLK4包括第一导电图案层和第二导电图案层，并且第一连接线CL1、第二连接线CL2、第三连接线CL3和第四连接线CL4包括第三导电图案层和第四导电图案层。即，第一时钟信号线CLK1、第二时钟信号线CLK2、第三时钟信号线CLK3和第四时钟信号线CLK4以及第一连接线CL1、第二连接线CL2、第三连接线CL3和第四连接线CL4中的每一个均具有双层结构。
具体地，根据实施例，第一导电图案层包括第一连接线CL1的第一层CL1B。第二导电图案层包括第一连接线CL1的第二层CL1G1。
根据实施例，第三导电图案层包括第一时钟信号线CLKl的第一层CLKlG2、第二时钟信号线CLK2的第一层CLK2G2、第三时钟信号线CLK3的第一层CLK3G2以及第四时钟信号线CLK4的第一层CLK4G2。第四导电图案层包括第一时钟信号线CLK1的第二层CLK1D、第二时钟信号线CLK2的第二层CLK2D、第三时钟信号线CLK3的第二层CLK3D以及第四时钟信号线CLK4的第二层CLK4D。
根据实施例，第一连接线CL1的第一层CL1B通过贯穿栅极绝缘层117和第一绝缘层110的接触孔连接到第一时钟信号线CLK1的第一层CLK1G2。
根据实施例，第一时钟信号线CLK1的第二层CLK1D通过贯穿第二绝缘层120的接触孔连接到第一时钟信号线CLK1的第一层CLK1G2。
根据实施例，第一时钟信号线CLK1和第一连接线CL1之间的连接关系如附图中所示且如上所述。类似地配置第二时钟信号线CLK2和第二连接线CL2、第三时钟信号线CLK3和第三连接线CL3以及第四时钟信号线CLK4和第四连接线CL4。将省略其详细描述。
图14是根据本发明构思的示例性实施例的显示设备的第一布线区域的一部分的截面图。
参考图14，根据实施例，除了第一时钟信号线CLK1、第二时钟信号线CLK2、第三时钟信号线CLK3和第四时钟信号线CLK4由第一导电图案层和第二导电图案层形成并且第一连接线CL1、第二连接线CL2、第三连接线CL3和第四连接线CL4由第三导电图案层和第四导电图案层形成之外，显示设备与图13的显示设备基本相同。因此，将省略重复说明。
具体地，根据实施例，第三导电图案层包括第一连接线CL1的第一层CL1G2。第四导电图案层包括第一连接线CL1的第二层CL1D。
根据实施例，第一导电图案层包括第一时钟信号线CLKl的第一层CLKlB、第二时钟信号线CLK2的第一层CLK2B、第三时钟信号线CLK3的第一层CLK3B以及第四时钟信号线CLK4的第一层CLK4B。第二导电图案层包括第一时钟信号线CLK1的第二层CLK1G1、第二时钟信号线CLK2的第二层CLK2G1、第三时钟信号线CLK3的第二层CLK3G1以及第四时钟信号线CLK4的第二层CLK4G1。
根据实施例，第一连接线CL1的第一层CL1G2通过贯穿栅极绝缘层117的接触孔连接到第一时钟信号线CLK1的第二层CLK1G1，并且通过贯穿栅极绝缘层117和第一绝缘层110的接触孔连接到第一时钟信号线CLK1的第一层CLK1B。第一连接线CL1的第二层CL1D通过贯穿第二绝缘层120的接触孔连接到第一连接线CL1的第一层CL1G2。
根据实施例，第一时钟信号线CLK1和第一连接线CL1之间的连接关系如附图中所示且如上所述。类似地配置第二时钟信号线CLK2和第二连接线CL2、第三时钟信号线CLK3和第三连接线CL3以及第四时钟信号线CLK4和第四连接线CL4。将省略其详细描述。
图15是根据本发明构思的示例性实施例的显示设备的第一布线区域的一部分的截面图。图16是沿图15的线I-I’截取的截面图。
参考图15和图16，根据实施例，一种显示设备包括：基体基底100、在基体基底100上设置的第一绝缘层110、在第一绝缘层110上设置的有源图案层、在有源图案层上设置的第一导电图案层、在第一导电图案层和第一绝缘层110之间设置的绝缘图案115、在第一导电图案层上设置的第二绝缘层120、在第二绝缘层120上设置的第二导电图案层以及在第二导电图案层上设置的第三绝缘层130。
根据实施例，有源图案层包括图1的显示区域DA中的薄膜晶体管的有源图案(图17中的ACT)以及连接线CL1。由于将连接线CL1用作电布线，因此连接线CL1具有掺杂有杂质且具有提高的导电性的一部分。
此时，根据实施例，为了掺杂杂质，连接线CL1不与第一导电图案层重叠。因此，如图15所示，在平面图中，在第一连接线CL1所定位的部分中，布线可能会断裂(切断)，使得不形成第一导电图案层。
根据实施例，第一导电图案层包括第一时钟信号线CLKl的第一层CLKlG、第二时钟信号线CLK2的第一层CLK2G、第三时钟信号线CLK3的第一层CLK3G以及第四时钟信号线CLK4的第一层CLK4G。
根据实施例，第二导电图案层包括第一时钟信号线CLK1的第二层CLK1D、第二时钟信号线CLK2的第二层CLK2D、第三时钟信号线CLK3的第二层CLK3D以及第四时钟信号线CLK4的第二层CLK4D。
根据实施例，连接线CL1通过贯穿第二绝缘层120的接触孔连接到第一时钟信号线CLK1的第二层CLK1D。第一时钟信号线CLK1的第二层CLK1D通过贯穿第二绝缘层120的接触孔连接到第一时钟信号线CLK1的第一层CLK1G。
根据实施例，尽管上面已经详细描述了第一时钟信号线CLK1和第一连接线CL1之间的连接关系，但是类似地配置第二时钟信号线CLK2和第二连接线CL2、第三时钟信号线CLK3和第三连接线CL3以及第四时钟信号线CLK4和第四连接线CL4。
图17是根据本发明构思的示例性实施例的在显示设备的显示区域中的堆叠像素结构的截面图。
参考图17，根据实施例，在图1的显示区域DA中，显示设备可以包括基体基底100、下部导电图案BML、第一绝缘层110、有源图案ACT、栅电极GE、绝缘图案115、第二绝缘层120、源电极SE和漏电极DE、第三绝缘层130、像素限定层PDL、发光结构180以及薄膜封装层TFE。
根据实施例，基体基底100可以由透明的材料或不透明的材料制成。
根据实施例，下部导电图案BML设置在基体基底100上。下部导电图案BML由第一导电图案层形成。
根据实施例，第一绝缘层110设置在其上设置有下部导电图案BML的基体基底100上。
根据实施例，有源图案ACT设置在第一绝缘层110上并且与下部导电图案BML重叠。有源图案ACT可以包括非晶硅或多晶硅。有源图案ACT包括掺杂有杂质的漏区和源区以及在漏区和源区之间的沟道区。
根据实施例，栅电极GE设置在有源图案ACT的沟道区上。栅电极GE由第二导电图案层形成。
根据实施例，绝缘图案115设置在栅电极GE与第一绝缘层110之间。
根据实施例，第二绝缘层120设置在其上设置有栅电极GE的第一绝缘层110上。
根据实施例，源电极SE和漏电极DE设置在第二绝缘层120上。源电极SE和漏电极DE通过贯穿第二绝缘层120的接触孔电连接到有源图案ACT。漏电极DE通过贯穿第一绝缘层110和第二绝缘层120的接触孔电连接到下部导电图案BML。源电极SE和漏电极DE由第三导电图案层形成。
根据实施例，第三绝缘层130设置在源电极SE和漏电极DE上。第三绝缘层130是贯通绝缘层(via insulating layer)。贯通绝缘层可以形成为单层结构或包括至少两个绝缘层的多层结构。可以使用诸如光致抗蚀剂、丙烯酸树脂、聚酰亚胺树脂、聚酰胺树脂或硅氧烷类树脂的有机材料形成贯通绝缘层。
根据实施例，发光结构180包括第一电极181、发光层182和第二电极183。
根据实施例，第一电极181设置在第三绝缘层130上。根据显示设备的发射类型，第一电极181可以包括反射材料或透射材料。在示例性实施例中，第一电极181可以具有单层结构或多层结构，第一电极181可以包括金属膜、合金膜、金属氮化物膜、导电金属氧化物膜或透明导电膜。
根据实施例，像素限定层PDL设置在其上设置有第一电极181的第三绝缘层130上。像素限定层PDL使用有机材料形成。例如，像素限定层PDL可以包括光致抗蚀剂、丙烯酸类树脂、聚酰亚胺类树脂、聚酰胺类树脂、硅氧烷类树脂等。在一些示例性实施例中，暴露第一电极181的开口通过蚀刻像素限定层PDL来形成。显示设备的发射区域和非发射区域由像素限定层PDL的开口限定。例如，像素限定层PDL的开口所定位的部分对应于发射区域，并且非发射区域对应于与像素限定层PDL的开口相邻的部分。
根据实施例，发光层182设置在通过像素限定层PDL的开口暴露的第一电极181上。另外，发光层182在像素限定层PDL的开口的侧壁上延伸。在一些示例性实施例中，发光层182包括有机发光层(EL)、空穴注入层(HIL)、空穴传输层(HTL)、电子传输层(ETL)、电子注入层(EIL)等。在一些示例性实施例中，除了有机发射层之外，空穴注入层、空穴传输层、电子传输层和电子注入层共同形成为对应于多个像素。在一些示例性实施例中，根据显示装置的彩色像素，使用产生诸如红光、绿光或蓝光的不同颜色的光的发光材料形成多个有机发光层。在一些示例性实施例中，发光层182的有机发光层包括产生红光、绿光或蓝光的多种堆叠的发光材料，从而发射白光。这里，发光层182的元件共同形成为对应于多个像素，并且每个像素可以由滤色器层划分。
根据实施例，第二电极183设置在像素限定层PDL和发光层182上。根据显示装置的发射类型，第二电极183可以包括透射材料或反射材料。在示例性实施例中，第二电极183也可以具有单层结构或多层结构，第二电极183可以包括金属膜、合金膜、金属氮化物膜、导电金属氧化物膜或透明导电膜。
根据实施例，薄膜封装层TFE设置在第二电极183上。薄膜封装层TFE防止外部湿气和氧气的渗透。薄膜封装层TFE包括至少一个有机层和至少一个无机层。至少一个有机层和至少一个无机层彼此交替地堆叠。例如，薄膜封装层TFE可以在其间包括两个无机层和一个有机层，但是实施例不限于此。在一些实施例中，提供了密封基底以代替薄膜封装层TFE，所述密封基底屏蔽外部空气和湿气以防止渗透到显示设备中。
图18是根据本发明构思的示例性实施例的显示设备的第二布线区域LA2的一部分的截面图。
参考图2和图18，根据实施例，在第二布线区域LA2中，显示设备包括第一导电图案层、第一绝缘层110、第二导电图案层、绝缘图案115、第二绝缘层120、第三导电图案层、层间绝缘层125、第四导电图案层和第三绝缘层130。
根据实施例，第一导电图案层包括栅极连接线SL。第二导电图案层包括第一电源线VSS1的第一层VSS1G、第二电源线VSS2的第一层VSS2G、第三电源线VSS3的第一层VSS3G。第三导电图案层包括第一电源线VSS1的第二层VSS1D1、第二电源线VSS2的第二层VSS2D1、第三电源线VSS3的第二层VSS3D1。第一电源线VSS1的第一层VSS1G通过穿过第二绝缘层120形成的接触孔连接到第一电源线VSS1的第二层VSS1D1。
即，根据实施例，第一电源线VSS1、第二电源线VSS2和第三电源线VSS3具有第二导电图案层和第三导电图案层的双层结构。
根据实施例，第四导电图案层包括ELVSS线ELVSS。ELVSS线ELVSS电连接到显示区域中的发光结构的图17中的第二电极183。ELVSS线ELVSS与第一电源线VSS1、第二电源线VSS2和第三电源线VSS3重叠以减小第二布线区域LA2的宽度。
根据实施例，第一电源线VSS1、第二电源线VSS2和第三电源线VSS3通过第一电源连接线CL5、第二电源连接线CL6和第三电源连接线CL7电连接到栅极信号发生器ASG。它们具有与上述连接线和时钟信号线的连接结构相似的结构。因此，将省略其详细描述。
图19是根据本发明构思的示例性实施例的显示设备的平面图。图20示出了在图19的显示设备的区域A中的电路和布线。
参考图19和图20，根据实施例，除了显示设备还包括设置在周边区域PA的最外部的屏蔽布线SHL之外，显示设备与图1至图4的显示设备基本相同。因此，将省略重复说明。
根据实施例，显示设备还包括设置在周边区域PA中的屏蔽布线SHL。即，屏蔽布线SHL设置为与第一时钟信号线CLK1至第四时钟信号线CLK4相邻，并且设置在第一时钟信号线CLK1至第四时钟信号线CLK4与基体基底PN的端部之间。屏蔽布线SHL由第一导电图案层至第三导电图案层中的任何一层或者多个层或更多形成，并且可以处于浮置状态或恒定电压(诸如ELVSS电压)状态。屏蔽布线SHL可以防止静电在时钟信号线的最外部流动，因此可以改善显示质量。
图21是根据本发明构思的示例性实施例的显示设备的平面图。
参考图21，根据实施例，除了屏蔽布线SHL完全围绕显示区域PA之外，显示设备与图19和图20的显示设备基本相同。因此，省略重复说明。
根据本发明构思的实施例，时钟信号线由多个导电图案层形成，并且将时钟信号线连接到栅极信号发生器的连接线被形成为导电图案层的最上层或最下层。时钟信号线的电阻减小，并且时钟信号线和连接线之间的寄生电容可以最小化。
图22是根据示例性实施例的电子装置的框图。图23A示出了其中将图22的电子装置实现为电视机的示例。图23B示出了其中将图22的电子装置实现为智能电话的示例。
参考图22至图23B，根据实施例，电子装置500包括处理器510、存储器装置520、存储装置530、输入/输出(I/O)装置540、电源550和显示装置560。这里，显示装置560对应于图1的显示设备。此外，电子装置500还包括用于与视频卡、声卡、存储卡、通用串行总线(USB)装置、其他电子装置等通信的多个端口。在示例性实施例中，如图23A所示，将电子装置500实现为电视机。在另一个示例性实施例中，如图23B所示，将电子装置500实现为智能电话。然而，电子装置500的实施例不限于此。例如，可以将电子装置500实现为蜂窝电话、视频电话、智能平板计算机、智能手表、平板PC、汽车导航系统、计算机监视器、膝上型计算机、头戴式显示器(HMD)等。
根据实施例，处理器510执行各种计算功能。处理器510可以是微处理器、中央处理单元(CPU)、应用处理器(AP)等。处理器510经由地址总线、控制总线、数据总线等耦接到其他组件。此外，处理器510可以耦接到诸如外围组件互连(PCI)总线的扩展总线。存储器装置520存储用于操作电子装置500的数据。例如，存储器装置520包括至少一个非易失性存储器装置或者至少一个易失性存储器装置，所述至少一个非易失性存储器装置诸如可擦除可编程只读存储器(EPROM)装置、电可擦除可编程只读存储器(EEPROM)装置、闪存装置、相变随机存取存储器(PRAM)装置、电阻随机存取存储器(RRAM)装置、纳米浮栅存储器(NFGM)装置、聚合物随机存取存储器(PoRAM)装置、磁性随机存取存储器(MRAM)装置、铁电随机存取存储器(FRAM)装置等，所述至少一个易失性存储器装置诸如动态随机存取存储器(DRAM)装置、静态随机存取存储器(SRAM)装置、移动DRAM装置等。存储装置530可以是固态驱动器(SSD)装置、硬盘驱动器(HDD)装置、CD-ROM装置等。I/O装置540包括诸如键盘、小键盘、鼠标装置、触摸板、触摸屏等的输入装置以及诸如打印机、扬声器等的输出装置。电源550提供用于操作电子装置500的电力。
根据实施例，显示装置560可以经由总线或其他通信链路耦接到其他组件。在一些示例性实施例中，显示装置560被包括在I/O装置540中。如上所述，由于显示装置560的时钟信号线由多个导电图案层形成，并且连接时钟信号线和栅极信号发生器的连接线形成为导电图案层的最上层或最下层，因此时钟信号线的电阻减小，并且时钟信号线和连接线之间的寄生电容可以最小化。
本发明构思的实施例可以并入到有机发光显示装置和包括所述有机发光显示装置的各种电子装置中。例如，本发明构思的实施例可以并入到移动电话、智能电话、视频电话、智能平板计算机、智能手表、平板PC、汽车导航系统、电视机、计算机监视器、笔记本计算机等中。
前述内容说明了本发明构思的实施例，而不被解释为对本发明构思的实施例的限制。尽管已经描述了本发明构思的一些示例性实施例，但是本领域技术人员将容易理解的是，在实质上不脱离本发明构思的新颖性教导和优点的情况下，可以在示例性实施例中进行许多修改。因此，所有这样的修改旨在被包括在如权利要求中所限定的发明构思的范围内。因此，将理解的是，前述内容说明了本发明构思的实施例，而不被解释为限于所公开的特定示例性实施例，并且对所公开的示例性实施例以及其他示例性实施例的修改旨在被包括在所附权利要求的范围内。本发明构思由以下权利要求所限定，其中包括权利要求的等同物。

Claims (20)

1.一种显示设备，其中，所述显示设备包括：
基体基底，所述基体基底包括其中形成有像素的显示区域以及作为围绕所述显示区域的非显示区域的周边区域，其中，所述周边区域包括第一布线区域和电路区域；
在所述基体基底上设置的第一导电图案层；
在所述第一导电图案层上设置的第一绝缘层；
在所述第一绝缘层上设置的第二导电图案层；
在所述第二导电图案层上设置的第二绝缘层；
在所述第二绝缘层上设置的第三导电图案层；
在所述第一布线区域中设置的多条信号线，其中，所述多条信号线在第一方向上间隔开并且在垂直于所述第一方向的第二方向上延伸；
在所述电路区域中设置的栅极信号发生器，其中，所述栅极信号发生器产生栅极信号并且将所述栅极信号传输到所述像素；以及
在所述周边区域中设置的多条连接线，其中，所述多条连接线在所述第一方向上延伸并且将所述信号线分别连接到所述栅极信号发生器，
其中，所述连接线由所述导电图案层的最下层或最上层形成，并且
所述信号线由彼此重叠的至少两层导电图案层形成。
2.根据权利要求1所述的显示设备，其中，所述显示设备还包括：在所述显示区域中设置的薄膜晶体管，
其中，所述薄膜晶体管包括：
在所述基体基底上设置的下部导电图案；
与所述下部导电图案重叠的有源图案；
在所述有源图案上设置的栅电极；以及
电连接到所述有源图案的源电极和漏电极，
其中，所述下部导电图案和所述连接线由所述第一导电图案层形成，
所述栅电极由所述第二导电图案层形成，
所述源电极和所述漏电极由所述第三导电图案层形成，并且
所述信号线中的每条信号线由所述第二导电图案层和所述第三导电图案层形成。
3.根据权利要求1所述的显示设备，其中，所述显示设备还包括：
在所述基体基底的所述显示区域中设置的下部导电图案；以及
在所述显示区域中设置并与所述下部导电图案重叠的薄膜晶体管，
其中，所述薄膜晶体管包括：
与所述下部导电图案重叠的有源图案；
在所述有源图案上设置的栅电极；以及
电连接到所述有源图案的源电极和漏电极，
其中，所述下部导电图案由所述第一导电图案层形成，
所述栅电极由所述第二导电图案层形成，
所述源电极和所述漏电极以及所述连接线由所述第三导电图案层形成，并且
所述信号线中的每个信号线由所述第一导电图案层和所述第二导电图案层形成。
4.根据权利要求1所述的显示设备，其中，所述显示设备还包括：
在所述第三导电图案层上设置的第三绝缘层；以及
在所述第三绝缘层上设置的第四导电图案层。
5.根据权利要求4所述的显示设备，其中，所述信号线由所述第一导电图案层、所述第二导电图案层和所述第三导电图案层形成，并且
所述连接线由所述第四导电图案层形成。
6.根据权利要求4所述的显示设备，其中，所述信号线由所述第二导电图案层、所述第三导电图案层和所述第四导电图案层形成，并且
所述连接线由所述第一导电图案层形成。
7.根据权利要求6所述的显示设备，其中，所述显示设备还包括：绝缘图案，所述绝缘图案设置在所述第一绝缘层和所述第二导电图案层之间并且具有与所述第二导电图案层相同的平面形状，其中，
所述第三导电图案层的一部分通过贯穿所述第二绝缘层和所述第一绝缘层的接触孔电连接到所述第一导电图案层的一部分，
所述第四导电图案层的一部分通过贯穿所述第三绝缘层的接触孔电连接到所述第三导电图案层的一部分。
8.根据权利要求4所述的显示设备，其中，所述信号线由所述第一导电图案层和所述第二导电图案层形成，并且
所述连接线包括由彼此重叠的所述第三导电图案层和所述第四导电图案层形成的两个层。
9.根据权利要求4所述的显示设备，其中，所述信号线由所述第三导电图案层和所述第四导电图案层形成，并且
所述连接线包括由彼此重叠的所述第一导电图案层和所述第二导电图案层形成的两个层。
10.根据权利要求1所述的显示设备，其中，所述显示设备还包括：绝缘图案，所述绝缘图案设置在所述第一绝缘层和所述第二导电图案层之间并且具有与所述第二导电图案层相同的平面形状，其中，
所述第三导电图案层的一部分通过贯穿所述第二绝缘层和所述第一绝缘层的接触孔电连接到所述第一导电图案层的一部分。
11.根据权利要求1所述的显示设备，其中，所述周边区域还包括在所述电路区域和所述显示区域之间设置的第二布线区域，
其中，所述显示设备还包括：在所述第二布线区域中设置的多条电源线，其中，所述多条电源线在所述第一方向上间隔开并在所述第二方向上延伸；以及
在所述周边区域中设置的多条电源连接线，其中，所述多条电源连接线将所述电源线连接到所述栅极信号发生器并在所述第一方向上延伸，
其中，所述电源连接线由所述导电图案层的所述最下层或所述最上层形成，并且
所述电源线由所述导电图案层的两个或更多个层形成。
12.根据权利要求11所述的显示设备，其中，所述显示设备还包括：
在所述第三导电图案层上设置的第三绝缘层；以及
在所述第三绝缘层上设置的第四导电图案层，
其中，所述电源连接线由所述第一导电图案层或所述第四导电图案层形成，并且所述电源线中的每个电源线由所述第二导电图案层至所述第四导电图案层或所述第一导电图案层至所述第三导电图案层形成。
13.根据权利要求11所述的显示设备，其中，所述显示设备还包括：
在所述第二绝缘层上设置的贯通绝缘层；
在所述显示区域中的所述贯通绝缘层上设置的第一电极；
在所述第一电极上设置的发光层；
在所述发光层上设置的第二电极；以及
在所述第二布线区域中的ELVSS线，所述ELVSS线与至少两条所述电源线重叠，
其中，所述ELVSS线电连接到所述第二电极。
14.根据权利要求1所述的显示设备，其中，所述显示设备还包括：
与所述信号线相邻地设置在所述基体基底上的屏蔽布线，
其中，所述屏蔽布线由所述第一导电图案层至所述第三导电图案层中的一个或多个导电图案层形成，并且所述信号线设置在所述屏蔽布线与所述栅极信号发生器之间。
15.根据权利要求1所述的显示设备，其中，所述显示设备还包括：
连接所述栅极信号发生器和所述像素的栅极连接线，
其中，所述栅极连接线由所述导电图案层的所述最下层或所述最上层形成。
16.根据权利要求1所述的显示设备，其中，所述信号线包括第一部分和与所述第一部分重叠的第二部分，并且
所述第一部分和所述第二部分通过接触孔连接，所述接触孔贯穿所述第一部分和所述第二部分之间的绝缘层。
17.一种显示设备，其中，所述显示设备包括：
基体基底，所述基体基底包括其中形成有像素的显示区域和作为围绕所述显示区域的非显示区域的周边区域，其中，所述周边区域包括第一布线区域和电路区域；
在所述基体基底上设置的有源图案；
在所述有源图案上设置的栅极绝缘层；
在所述栅极绝缘层上设置的栅极导电图案层；
在所述栅极导电图案层上设置的层间绝缘层；
在所述层间绝缘层上设置的数据导电图案层；
在所述第一布线区域中设置的多条信号线，其中，所述多条信号线在第一方向上间隔开并且在垂直于所述第一方向的第二方向上延伸；
在所述电路区域中设置的栅极信号发生器，其中，所述栅极信号发生器将栅极信号传输到所述像素；以及
在所述周边区域中设置的多条连接线，其中，所述多条连接线在所述第一方向上延伸并且将所述信号线连接到所述栅极信号发生器，
其中，所述连接线由所述有源图案形成，
所述信号线由彼此重叠的所述栅极导电图案层和所述数据导电图案层形成。
18.根据权利要求17所述的显示设备，其中，所述连接线不与所述栅极导电图案层重叠。
19.根据权利要求17所述的显示设备，其中，所述连接线是掺杂有杂质的所述有源图案的一部分。
20.一种显示设备，其中，所述显示设备包括：
基体基底，所述基体基底包括其中形成有像素的显示区域和作为围绕所述显示区域的非显示区域的周边区域，其中，所述周边区域包括第一布线区域和电路区域；
在所述基体基底上设置的第一导电图案层；
在所述第一导电图案层上设置的第一绝缘层；
在所述第一绝缘层上设置的第二导电图案层；
在所述第二导电图案层上设置的第二绝缘层；
在所述第二绝缘层上设置的第三导电图案层；
在所述第三导电图案层上设置的第三绝缘层；
在所述第三绝缘层上设置的第四导电图案层；
在所述第一布线区域中设置的多条信号线，其中，所述多条信号线在第一方向上间隔开并且在垂直于所述第一方向的第二方向上延伸；以及
在所述周边区域中设置的多条连接线，其中，所述多条连接线在所述第一方向上延伸并且分别连接到所述信号线，
其中，所述连接线由所述导电图案层的最下层或最上层形成，并且
所述信号线由除所述连接线的所述导电图案层之外的至少两层导电图案层形成。
CN202010006531.7A 2019-01-03 2020-01-03 显示设备 Pending CN111509003A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0000572 2019-01-03
KR1020190000572A KR20200084964A (ko) 2019-01-03 2019-01-03 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
CN111509003A true CN111509003A (zh) 2020-08-07

Family

ID=71403985

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010006531.7A Pending CN111509003A (zh) 2019-01-03 2020-01-03 显示设备

Country Status (3)

Country Link
US (1) US11024697B2 (zh)
KR (1) KR20200084964A (zh)
CN (1) CN111509003A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230041904A (ko) * 2021-09-17 2023-03-27 삼성디스플레이 주식회사 표시 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW556013B (en) * 1998-01-30 2003-10-01 Seiko Epson Corp Electro-optical apparatus, method of producing the same and electronic apparatus
JP4439761B2 (ja) * 2001-05-11 2010-03-24 株式会社半導体エネルギー研究所 液晶表示装置、電子機器
US20150255171A1 (en) * 2012-10-05 2015-09-10 Sharp Kabushiki Kaisha Display device
KR102086644B1 (ko) * 2013-12-31 2020-03-09 엘지디스플레이 주식회사 플렉서블표시장치 및 이의 제조방법
CN103760728B (zh) * 2014-01-29 2016-08-17 北京京东方显示技术有限公司 一种阵列基板及其显示装置
KR102497761B1 (ko) * 2015-10-30 2023-02-07 엘지디스플레이 주식회사 어레이 기판
KR102460539B1 (ko) 2016-09-30 2022-10-31 엘지디스플레이 주식회사 유기발광표시패널, 유기발광표시장치, 소스 드라이버 집적회로, 소스 드라이버 집적회로 동작방법, 및 유기발광표시장치 구동방법
KR102643154B1 (ko) * 2016-12-08 2024-03-05 삼성디스플레이 주식회사 표시 장치
TWI630525B (zh) * 2017-09-05 2018-07-21 友達光電股份有限公司 非嵌入式顯示觸控裝置及其觸控偵測方法
KR102495057B1 (ko) * 2017-12-27 2023-02-03 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20200219960A1 (en) 2020-07-09
KR20200084964A (ko) 2020-07-14
US11024697B2 (en) 2021-06-01

Similar Documents

Publication Publication Date Title
CN112117320B (zh) 一种显示面板和显示装置
US20210320163A1 (en) Display device
US11561660B2 (en) Display apparatuses and self-capacitance touch panels thereof
KR20170128456A (ko) 터치 패널
CN112840475A (zh) 显示设备
US11895882B2 (en) Display device
EP3716002A1 (en) Display device
CN114725173A (zh) 显示面板和显示装置
CN113039648A (zh) 显示装置
KR20210041150A (ko) 표시 장치
US11830434B2 (en) Display panel and display device
KR20200145882A (ko) 표시 장치
US20230055596A1 (en) Display panel and display apparatus
CN112987962B (zh) 内嵌式触摸型显示面板
CN111509003A (zh) 显示设备
CN111796704A (zh) 电子设备
KR20220092098A (ko) 표시장치
US11989602B2 (en) Display device and sensing system including the same
CN217606819U (zh) 显示装置
US20240065057A1 (en) Fanout Lines with Shielding in an Active Area
CN220383490U (zh) 显示设备
CN219068848U (zh) 显示面板和显示装置
JP7463872B2 (ja) 電気光学装置および電子機器
US20230247870A1 (en) Display device
CN112420775A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination