CN111490027A - 一种骨架支撑金属膜及制备方法、烧结方法 - Google Patents

一种骨架支撑金属膜及制备方法、烧结方法 Download PDF

Info

Publication number
CN111490027A
CN111490027A CN202010195482.6A CN202010195482A CN111490027A CN 111490027 A CN111490027 A CN 111490027A CN 202010195482 A CN202010195482 A CN 202010195482A CN 111490027 A CN111490027 A CN 111490027A
Authority
CN
China
Prior art keywords
framework
metal
sintering
paste
nano
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010195482.6A
Other languages
English (en)
Other versions
CN111490027B (zh
Inventor
刘起鹏
周荃
叶怀宇
张国旗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southern University of Science and Technology
Original Assignee
Shenzhen Third Generation Semiconductor Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Third Generation Semiconductor Research Institute filed Critical Shenzhen Third Generation Semiconductor Research Institute
Priority to CN202010195482.6A priority Critical patent/CN111490027B/zh
Publication of CN111490027A publication Critical patent/CN111490027A/zh
Application granted granted Critical
Publication of CN111490027B publication Critical patent/CN111490027B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Powder Metallurgy (AREA)

Abstract

本发明公开了一种骨架支撑金属膜及制备方法、烧结方法，该骨架支撑金属膜包括纳米金属膏、骨架，所述骨架包括泡沫金属或纳米线、纳米棒构成，并形成，孔洞的直径大于纳米金属膏内金属粒子的的最大粒径。本发明采用金属膏填充骨架用于电气互连的烧结层，在压力烧结情况下，骨架将金属膏体保留在烧结层中不会溢出。同时，骨架的形变量小于纯膏体的形变量，压力不均的情况下，多芯片烧结层的厚度方差将远远小于纯膏体的烧结层厚度方差，从而保证器件的均匀性，提高器件的可靠性。同时，金属膏中的纳米、微米颗粒价格高。骨架的孔洞架构大于颗粒的粒径，其价格更低，将会降低整体成本。

Description

一种骨架支撑金属膜及制备方法、烧结方法
技术领域
本发明涉及半导体芯片封装技术领域，特别涉及一种骨架支撑金属膜及制备方法、烧结方法。
背景技术
随着第三代半导体和大功率电子器件的发展，其能量密度、功率密度不断提高，对于新型互连材料及先进封装的要求也不断提高。其中，高压高电流以及高温下的互连材料稳定性对器件的整体可靠性极为重要，要求互连材料有高熔点、高导电率、高导热率、高机械强度外，对于材料间的CTE匹配的要求也极其重要。
现有技术中，以焊接及引线键合的传统材料工艺存在熔点低、高温蠕变失效、引线缠绕、寄生参数等无法解决的问题，新型互连材料正从焊接向烧结技术发展。当金属颗粒尺寸降低到纳米尺寸时，其比表面积和表面能会显著提高，化学活性高，如纳米尺寸的银颗粒可以在200-300℃下烧结长大，远低于块体银的熔点(961℃)，这样就有望实现低温烧结、高温服役的目标。通过减小烧结颗粒的尺寸，施加烧结压力，降低烧结温度，纳米金属颗粒烧结技术已经成为功率半导体器件新型互连材料中最有前景的技术。
然而，在烧结工艺流程中，特别是在有压情况下的烧结过程中，用于印刷所使用的金属膏会因为压力的原因而溢出芯片，导致烧结层厚度急剧减小，烧结层厚度不能控制。特殊形状印刷的金属膏体，在合适压力下会延展铺满整个芯片，理论上不会溢出。然而，在实际工业生产中，通常是一批芯片同时烧结，或者同一模块多芯片烧结，烧结设备施加给每颗芯片的压力存在一定误差，是不均匀的，导致烧结层的厚度不均。特别是对于多芯片模块，烧结层厚度不均将导致电感、电阻、散热的不均，导致可靠性降低。
发明内容
针对现有技术中存在的烧结层厚度不均匀所导致的电感、电阻、散热的不均的问题。根据本发明的一个方面，一种骨架支撑金属膜，包括：纳米金属膏，骨架；所述骨架由纳米线、纳米棒交叉或由泡沫金属形成，形成的所述骨架具备孔洞，所述孔洞的直径大于纳米金属膏内金属粒子的的最大粒径；所述骨架支撑金属膜包括所述骨架与所述纳米金属膏结合成的共晶材料。
优选地，所述骨架支撑金属膜的厚度大于等于30微米。
优选地，所述纳米金属膏包括金属粒子，助焊剂，和/或有机载体，所述金属膏包括直径为50nm-20μm的金属粒子，所述金属粒子为铜、镍、锡、铋、锌、锰、铁、银中的一种或几种。
优选地，所述有机载体为乙醇、乙二醇、松油醇、酚醛树脂、环氧树脂、抗坏血酸、已酸、间苯二酚、氢化蓖麻油、聚酰胺蜡中的一种或几种混合。
根据本发明的一个方面，一种骨架支撑金属膜的制备方法，包括：S1：由纳米线、纳米棒交叉或由金属发泡形成骨架预制件；S2：切割骨架预制件形成固定形状；S3：融合纳米金属膏与骨架，形成骨架支撑金属膜。
优选地，所述固定形状根据待烧结芯片的形状进行调整。
优选地，所述S4为：将所述骨架浸入所述纳米金属膏。
根据本发明的另一个方面，一种采骨架支撑金属膜的烧结方法，包括：S1：在基板上放置骨架支撑金属膜或在基板上放置骨架，并将纳米金属膏印刷和/或填充至所述骨架中；S2：在印刷有所述纳米金属膏的所述骨架上放置芯片，或将所述骨架支撑金属膜进行预烧结后在其上放置芯片；S3：在5-30MP压力、200℃-300℃和保护性气体氛围下进行烧结。
优选地，所述预烧结的条件为：在保护性气体氛围下，以70℃-150℃的温度将所述骨架支撑金属膜放置在PET膜上静置5-60分钟进行预烧结。
有益效果：
1.本发明采用金属膏填充骨架用于电气互连的烧结层，在压力烧结情况下，骨架的存在将金属膏体保留在烧结层中不会溢出。同时，骨架的形变量小于纯膏体的形变量，压力不均的情况下，多芯片烧结层的厚度方差将远远小于纯膏体的烧结层厚度方差，从而保证器件的均匀性，提高器件的可靠性。
2.金属膏中的纳米、微米颗粒价格高。骨架的孔洞架构大于颗粒的粒径，其价格更低。在烧结层厚度一致情况下，骨架的使用，将会降低整体成本。
附图说明
图1为本发明实施例中骨架支撑金属膜的第一种使用方法；
图2为本发明实施例中骨架支撑金属膜的第二种使用方法；
附图标记说明：孔洞结构的骨架1、DBC板2、印刷用刮刀3、纳米铜膏4、印刷挡板5、IGBT芯片6、纳米铜膏7、纳米铜膏容器8、纳米铜膏填充的骨架9、PET膜10。
具体实施方式
现在将参照若干示例性实施例来论述本发明的内容。应当理解，论述了这些实施例仅是为了使得本领域普通技术人员能够更好地理解且因此实现本发明的内容，而不是暗示对本发明的范围的任何限制。
如本文中所使用的，术语“包括”及其变体要被解读为意味着“包括但不限于”的开放式术语。术语“基于”要被解读为“至少部分地基于”。术语“一个实施例”和“一种实施例”要被解读为“至少一个实施例”。术语“另一个实施例”要被解读为“至少一个其他实施例”。
本发明公开了一种骨架支撑金属膜，该骨架支撑金属膜包括纳米金属膏和骨架。骨架由纳米线、纳米棒交叉或泡沫金属发泡形成。孔洞由子骨架交叉形成，所形成的孔洞直径大于纳米金属膏内金属粒子的最大粒径。骨架支撑金属膜可由骨架浸润至纳米金属膏或纳米金属膏填充至骨架而形成，骨架支撑金属膜的厚度大于等于30微米。纳米金属膏包括直径为50nm-20μm的金属粒子，助焊剂和/或有机载体，金属粒子为铜、镍、锡、铋、锌、锰、铁、银中的一种或几种。有机载体包括乙醇、乙二醇、松油醇、酚醛树脂、环氧树脂、抗坏血酸、已酸、间苯二酚、氢化蓖麻油、聚酰胺蜡中的一种或几种混合。
本发明公开了一种骨架支撑金属膜的制备方法，包括：
S1：制备骨架预制件，可由纳米线、纳米棒交叉或由金属发泡形成；
S2：切割骨架预制件形成固定形状；
S3：融合纳米金属膏与骨架，融合过程可以采用将金属膏填充至骨架的孔洞中的方式，或采用将骨架浸入纳米金属膏的方式；
本发明公开了一种骨架支撑金属膜的烧结方法，包括：
S1：在基板上放置骨架支撑金属膜；
S2：在所述骨架支撑金属膜上放置芯片，或将所述骨架支撑金属膜进行预烧结后在其上放置芯片。预烧结是在保护性气体氛围下，以70℃-150℃的温度将骨架支撑金属膜放置在PET膜上静置5-60分钟进行预烧结；
S3：在5-20MP压力、200℃-300℃和保护性气体氛围下进行烧结。
实施例1：
如图1所示，根据本发明的一个实施例，使用本发明的骨架支撑金属膜制备功率器件的步骤包括：
(1)将填充骨架切割成13.5x13.5mm的面积，并将其放置于DBC板上；
(2)使用印刷挡板将骨架支撑金属膜固定在DBC板上，将纳米铜膏印刷在填充骨架的孔洞中，使用印刷用挂刀去除溢出的纳米铜膏；
(3)将13.5nm×13.5mm大小的IGBT芯片放置于纳米铜膏填充的填充骨架上；
(4)将整个器件放置于烧结设备中.在5MP压力、200℃-300℃和保护性气体氛围下进行烧结。
实施例2：
如图2所示，本实施例提供一种骨架支撑金属膜的使用方法，其步骤包括：
(1)将填充骨架浸入纳米铜膏中，使纳米铜膏中的铜粒子嵌入到填充骨架的孔洞中；
(2)将纳米铜膏填充的骨架转移至PET膜上，并在保护性气体氛围下、150℃放置30分钟，进行预烧结；
(3)将预烧结后的包括填充骨架的PET膜进行切割以适配IGBT芯片，并转移至DBC板和IGBT芯片中间；
(4)将整个器件放置于烧结设备中.在5MP压力、200℃-300℃和保护性气体氛围下进行烧结。
与实施例1相比，实施例2的特征在于：
(1)纳米铜膏填充骨架工艺与膜使用场景可以分开；
(2)预制膜可以单独保存，可切割成任意形状，扩展在其他领域的应用。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (9)

1.一种骨架支撑金属膜，其特征在于，包括:
纳米金属膏，骨架；
所述骨架由纳米线、纳米棒交叉或由泡沫金属形成，形成的所述骨架具备孔洞，所述孔洞的直径大于纳米金属膏内金属粒子的的最大粒径；
所述骨架支撑金属膜包括所述骨架与所述纳米金属膏结合成的共晶材料。
2.根据权利要求1所述的骨架支撑金属膜，其特征在于，所述骨架支撑金属膜的厚度大于等于30微米。
3.根据权利要求1所述的骨架支撑金属膜，其特征在于，所述纳米金属膏包括金属粒子，助焊剂，和/或有机载体，所述金属膏包括直径为50nm-20μm的金属粒子，所述金属粒子为铜、镍、锡、铋、锌、锰、铁、银中的一种或几种。
4.根据权利要求3所述的骨架支撑金属膜，其特征在于，所述有机载体为乙醇、乙二醇、松油醇、酚醛树脂、环氧树脂、抗坏血酸、已酸、间苯二酚、氢化蓖麻油、聚酰胺蜡中的一种或几种混合。
5.一种如权利要求1-5所述的骨架支撑金属膜的制备方法，其特征在于，包括：
S1：由纳米线、纳米棒交叉或由金属发泡形成骨架预制件；
S2：切割骨架预制件形成固定形状；
S3：融合纳米金属膏与骨架，形成骨架支撑金属膜。
6.根据权利要求5所述的骨架支撑金属膜的制备方法，其特征在于，所述固定形状根据待烧结芯片的形状进行调整。
7.根据权利要求5所述的骨架支撑金属膜的制备方法，其特征在于，所述S4为：将所述骨架浸入所述纳米金属膏。
8.一种采用权利要求1-5所述的骨架支撑金属膜的烧结方法，其特征在于，包括：
S1：在基板上放置骨架支撑金属膜或在基板上放置骨架，并将纳米金属膏印刷和/或填充至所述骨架中；
S2：在印刷有所述纳米金属膏的所述骨架上放置芯片，或将所述骨架支撑金属膜进行预烧结后在其上放置芯片；
S3：在5-30MP压力、200℃-300℃和保护性气体氛围下进行烧结。
9.根据权利要求8所述的骨架支撑金属膜的烧结方法，其特征在于，所述预烧结的条件为：在保护性气体氛围下，以70℃-150℃的温度将所述骨架支撑金属膜放置在PET膜上静置5-60分钟进行预烧结。
CN202010195482.6A 2020-03-19 2020-03-19 一种骨架支撑金属膜及制备方法、烧结方法 Active CN111490027B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010195482.6A CN111490027B (zh) 2020-03-19 2020-03-19 一种骨架支撑金属膜及制备方法、烧结方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010195482.6A CN111490027B (zh) 2020-03-19 2020-03-19 一种骨架支撑金属膜及制备方法、烧结方法

Publications (2)

Publication Number Publication Date
CN111490027A true CN111490027A (zh) 2020-08-04
CN111490027B CN111490027B (zh) 2022-04-05

Family

ID=71810817

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010195482.6A Active CN111490027B (zh) 2020-03-19 2020-03-19 一种骨架支撑金属膜及制备方法、烧结方法

Country Status (1)

Country Link
CN (1) CN111490027B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112399724A (zh) * 2020-11-04 2021-02-23 广东佛智芯微电子技术研究有限公司 一种基于键合丝的精细线路修复方法
CN116313854A (zh) * 2023-02-20 2023-06-23 纳宇半导体材料(宁波)有限责任公司 一种芯片封装结构及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1726127A (zh) * 2002-12-12 2006-01-25 密科理股份有限公司 多孔烧结复合材料
US20070224511A1 (en) * 2003-10-22 2007-09-27 Denso Corporation Conductor composition, a mounting substrate and a mounting structure utilizing the composition
JP2010263136A (ja) * 2009-05-11 2010-11-18 Shin-Etsu Chemical Co Ltd 電極、太陽電池セル及びその製造方法
CN104465455A (zh) * 2013-09-12 2015-03-25 德州仪器公司 将银纳米材料嵌入到裸片背侧中以增强封装性能及可靠性
CN104744063A (zh) * 2011-05-27 2015-07-01 东洋炭素株式会社 金属材料与陶瓷-碳复合材料的接合体、其制造方法、碳材料接合体、碳材料接合体用接合材料和碳材料接合体的制造方法
CN206480631U (zh) * 2015-11-24 2017-09-08 普兰特光伏有限公司 具有改良插层和金属粒子层的烧结多层堆叠
CN109153036A (zh) * 2016-05-13 2019-01-04 纳诺克技术公司 用于增材制造的可烧结金属浆料

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1726127A (zh) * 2002-12-12 2006-01-25 密科理股份有限公司 多孔烧结复合材料
US20070224511A1 (en) * 2003-10-22 2007-09-27 Denso Corporation Conductor composition, a mounting substrate and a mounting structure utilizing the composition
JP2010263136A (ja) * 2009-05-11 2010-11-18 Shin-Etsu Chemical Co Ltd 電極、太陽電池セル及びその製造方法
CN104744063A (zh) * 2011-05-27 2015-07-01 东洋炭素株式会社 金属材料与陶瓷-碳复合材料的接合体、其制造方法、碳材料接合体、碳材料接合体用接合材料和碳材料接合体的制造方法
CN104465455A (zh) * 2013-09-12 2015-03-25 德州仪器公司 将银纳米材料嵌入到裸片背侧中以增强封装性能及可靠性
CN206480631U (zh) * 2015-11-24 2017-09-08 普兰特光伏有限公司 具有改良插层和金属粒子层的烧结多层堆叠
CN109153036A (zh) * 2016-05-13 2019-01-04 纳诺克技术公司 用于增材制造的可烧结金属浆料

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112399724A (zh) * 2020-11-04 2021-02-23 广东佛智芯微电子技术研究有限公司 一种基于键合丝的精细线路修复方法
CN116313854A (zh) * 2023-02-20 2023-06-23 纳宇半导体材料(宁波)有限责任公司 一种芯片封装结构及其制备方法

Also Published As

Publication number Publication date
CN111490027B (zh) 2022-04-05

Similar Documents

Publication Publication Date Title
US20110244636A1 (en) Manufacturing method of semiconductor chip-embedded wiring substrate
US10396006B2 (en) Molded air cavity packages and methods for the production thereof
CN101499450B (zh) 半导体装置及其制造方法
US10734352B2 (en) Metallic interconnect, a method of manufacturing a metallic interconnect, a semiconductor arrangement and a method of manufacturing a semiconductor arrangement
CN111490027B (zh) 一种骨架支撑金属膜及制备方法、烧结方法
US9929111B2 (en) Method of manufacturing a layer structure having partially sealed pores
US8637379B2 (en) Device including a semiconductor chip and a carrier and fabrication method
US8828804B2 (en) Semiconductor device and method
JP2006352080A (ja) 半導体装置の製造方法および半導体装置
US10396015B2 (en) Die attach methods and semiconductor devices manufactured based on such methods
US8872315B2 (en) Electronic device and method of fabricating an electronic device
US20240170439A1 (en) Power module, power supply circuit, and chip
US20130229777A1 (en) Chip arrangements and methods for forming a chip arrangement
US8633600B2 (en) Device and method for manufacturing a device
US20180047588A1 (en) Lead carrier structure and packages formed therefrom without die attach pads
US10373868B2 (en) Method of processing a porous conductive structure in connection to an electronic component on a substrate
Zhang et al. Effects of sintering pressure on the densification and mechanical properties of nanosilver double-side sintered power module
Yoon et al. Double-sided nickel-tin transient liquid phase bonding for double-sided cooling
CN109979827A (zh) 一种功率器件芯片封装方法
CN108305838B (zh) 一种不含有机物的低温芯片贴装方法及芯片贴装结构
US11426793B2 (en) Method of fabricating high-power module
CN209496815U (zh) 一种功率器件芯片封装结构
JP5546972B2 (ja) 電子デバイス並びに下面電極型固体電解コンデンサおよびその製造方法
CN206789535U (zh) 一种电力电子器件的扇出型封装结构
CN110752194A (zh) 微型粘合结构和其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230403

Address after: No. 1088, Xueyuan Avenue, Taoyuan Street, Nanshan District, Shenzhen City, Guangdong Province

Patentee after: Southern University of Science and Technology

Address before: Taizhou building, No. 1088, Xueyuan Avenue, Xili University Town, Nanshan District, Shenzhen City, Guangdong Province

Patentee before: SHENZHEN THIRD GENERATION SEMICONDUCTOR Research Institute