CN111464866B - 时序控制芯片、视频格式转换系统及方法 - Google Patents

时序控制芯片、视频格式转换系统及方法 Download PDF

Info

Publication number
CN111464866B
CN111464866B CN202010271774.3A CN202010271774A CN111464866B CN 111464866 B CN111464866 B CN 111464866B CN 202010271774 A CN202010271774 A CN 202010271774A CN 111464866 B CN111464866 B CN 111464866B
Authority
CN
China
Prior art keywords
video
path
format
random access
access memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010271774.3A
Other languages
English (en)
Other versions
CN111464866A (zh
Inventor
肖光星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL Huaxing Photoelectric Technology Co Ltd
Original Assignee
TCL Huaxing Photoelectric Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL Huaxing Photoelectric Technology Co Ltd filed Critical TCL Huaxing Photoelectric Technology Co Ltd
Priority to CN202010271774.3A priority Critical patent/CN111464866B/zh
Publication of CN111464866A publication Critical patent/CN111464866A/zh
Application granted granted Critical
Publication of CN111464866B publication Critical patent/CN111464866B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H04N21/4402—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display
    • H04N21/440218—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display by transcoding between formats or standards, e.g. from MPEG-2 to MPEG-4
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/433—Content storage operation, e.g. storage operation in response to a pause request, caching operations
    • H04N21/4331—Caching operations, e.g. of an advertisement for later insertion during playback

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

本申请实施例提供了一种时序控制芯片、视频格式转换系统及方法，该时序控制芯片能在动态随机存储控制器的控制下，将接受到的田字型格式视频图像写入动态随机存储器中，并用转换单元在动态随机存储器中将该田字型格式视频图像转换为相应的川字型格式视频图像视频，以使得该时序控制芯片能从动态随机存储器中读取田字型格式视频图像。本申请实施例能将系统级芯片向该时序控制芯片输出的田字型格式视频图像转换为川字型格式视频图像，从而使得该仅能读取川字型格式视频图像的时序控制芯片能支持输出田字型格式视频图像的系统级芯片，解决了仅支持川字型格式视频图像的时序控制芯片与输出田字型格式视频图像的系统级芯片之间的兼容性问题。

Description

时序控制芯片、视频格式转换系统及方法
技术领域
本申请实施例涉及显示技术领域，尤其涉及一种时序控制芯片、视频格式转换系统及方法。
背景技术
随着显示技术的飞速发展，具有更高的清晰度和解像度的8K显示技术受到用户关注，但是由于8K超高清图像的数据量巨大，因此对于图像处理、传输和缓存都有着很高的要求。8K超高清图像的显示往往采用分屏处理，将图像数据通过多路信号分组传输，每路信号对应图像中每块平均分割的区域，而同一视频图像的多路信号具有不同的分组格式。
图1(a)为现有技术中包括4路视频信号的田字型格式视频图像，图1(b)为现有技术中包括4路视频信号的川字型格式视频图像，图1(a)中的田字型格式视频图像与图1(b)中的川字型格式视频图像分别同一视频图像对应的田字型格式和川字型格式。
需要说明的是，田字型格式视频图像是指包括偶数路，即2N(N为正整数)路视频信号，且这2N路视频信号分为上下两排排列，第1路～第N路依次为第一排由左到右的相应区域，第N+1路到第2N路依次为第二排由左到右的相应区域的分组格式的视频图像，如图1(a)所示，田字型格式视频图像的第一排由左到右为第1路和第2路，第二排由左到右为第3路和第4路。而与该田字型格式视频图像对应的川字型格式视频图像，是指包括竖向分割、由左到右为第1～第2N路的分组格式的视频图像，如图1(b)所示，川字型格式视频信号由左到右依次为第1路、第2路、第3路和第4路。可以理解的是，同一视频图像的田字型格式和川字型格式虽然都包括2N路视频图像，但是田字型格式中的第n(0＜n＜2N)路对应的区域与川字型格式中的第n(0＜n＜2N)路对应的区域是不同的。
常用的显示面板的系统级芯片(System-on-a-Chip，SOC)向时序控制芯片(TimerControl Register，TCON)传输视频数据，但是目前大部分TCON芯片都只支持输出川字型格式视频图像的SOC芯片，无法支持输出田字型格式视频图像的SOC芯片，因此仅支持川字型格式视频图像的TCON芯片与输出田字型格式视频图像的SOC芯片之间存在兼容性问题。
发明内容
为了解决上述问题，本申请实施例提供一种时序控制芯片、视频格式转换系统及方法。
第一方面，本申请实施例提供一种时序控制芯片，该时序控制芯片包括：动态随机存储控制器、转换单元和动态随机存储器；其中，所述动态随机存储控制器，用于将接收到的田字型格式视频图像写入动态随机存储器中，以及从所述动态随机存储器中读取与所述田字型格式视频图像对应的川字型格式视频图像；所述转换单元，用于在所述动态随机存储控制器的控制下，在所述动态随机存储器中将所述田字型格式视频图像转换为所述川字型格式视频图像；所述动态随机存储器，用于存储所述田字型格式视频图像和所述川字型格式视频图像。
在一些实施例中，所述田字型格式视频图像包括2N路第一视频信号，所述川字型格式视频图像包括2N路第二视频信号，所述动态随机存储控制器具体用于：将第1路～第N路所述第一视频信号作为所述田字型格式的第一排对应区域、将第N+1路～第2N路所述第一视频信号作为所述田字型格式的第二排对应区域，依次写入所述动态随机存储器，以使得所述田字型格式视频图像存入所述动态随机存储器；以及，从所述动态随机存储器中依次读取第1路～第2N路所述第二视频信号，以读取所述川字型格式视频图像。
在一些实施例中，所述转换单元包括重组子单元和拆分子单元；其中，所述重组子单元用于将第1路～2N路所述第一视频信号重组为待拆分视频图像；所述拆分子单元用于将所述待拆分视频图像竖向拆分为第1路～第2N路所述第二视频信号。
在一些实施例中，每路所述第一视频信号包括M行数据链；所述将第1路～第N路所述第一视频信号作为所述田字型格式的第一排对应区域、将第N+1路～第2N路所述第一视频信号作为所述田字型格式的第二排对应区域，依次写入所述动态随机存储器，具体包括：
将第1路～第N路所述第一视频信号的第1行数据链作为所述田字型格式的第一排对应区域的第1行数据链、第N+1路～第2N路所述第一视频的第1行数据链作为所述田字型格式的第二排对应区域的第1行数据链，写入所述动态随机存储器。将第1路～第N路所述第一视频信号的第2行数据链作为所述田字型格式的第一排对应区域的第2行数据链、第N+1路～第2N路所述第一视频的第2行数据链作为所述田字型格式的第二排对应区域的第2行数据链，写入所述动态随机存储器。以此类推，直至将第1路～第N路所述第一视频信号的第M行数据链作为所述田字型格式的第一排对应区域的第M行数据链、第N+1路～第2N路所述第一视频的第M行数据链作为所述田字型格式的第二排对应区域的第M行数据链，写入所述动态随机存储器，由此将每路所述第一视频信号的每行所述行数据链均写入所述动态随机存储器。
在一些实施例中，每路所述第二视频信号包括2M行数据链；所述从所述动态随机存储器中依次读取第1路～第2N路所述第二视频信号，具体包括：
从所述动态随机存储器依次读取第1路～第2N路所述第二视频信号的第1行数据链。从所述动态随机存储器依次读取第1路～第2N路所述第二视频信号的第2行数据链。以此类推，直至从所述动态随机存储器读取中第1路～第2N路所述第二视频信号的第2M行数据链，由此从所述动态随机存储器中读取每路所述第二视频信号的每行所述数据链。
在一些实施例中，所述重组子单元具体用于：将第1路～第N路所述第一视频信号的第1行数据链重组为所述待拆分视频图像的第1行数据链，将第1路～第N路所述第一视频信号的第2行数据链重组为所述待拆分视频图像的第2行数据链，以此类推，直至将第1路～第N路所述第一视频信号的第M行数据链重组为所述待拆分视频图像的第M行数据链；以及，将第N+1路～第2N路所述第一视频信号的第1行重组为所述待拆分视频图像的第M+1行数据链，将第N+1路～第2N路所述第一视频信号的第2行数据链重组为所述待拆分视频图像的第M+2行数据链，以此类推，直至将第N+1路～第2N路所述第一视频信号的第M行数据链重组为所述待拆分视频图像的第2M行数据链；所述拆分子单元具体用于：将所述待拆分视频图像的第1行～第2M行数据链竖向拆分为2N组后，将所述待拆分视频图像的第1行～第2M行数据链的第1组～第2N组分别作为第1路～2N路所述第二视频信号。
在一些实施例中，该时序控制芯片还包括接收单元，所述接收单元用于在所述动态随机存储控制器的控制下，缓存接收到的田字型格式视频图像。
在一些实施例中，该时序控制芯片还包括第一行缓存单元和第二行缓存单元；其中，所述第一行缓存单元用于在所述动态随机存储控制器的控制下，从所述接收单元中缓存上一帧所述田字型格式视频图像的所述行数据链；所述第二行缓存单元用于在所述动态随机存储控制器的控制下，从所述动态随机存储器中缓存当前帧所述川字型格式视频图像的所述行数据链。
在一些实施例中，所述动态随机存储控制器还用于：检测第1路～第2N路所述第一视频信号的有效数据选通信号；若第1路～第2N路所述第一视频信号的有效数据选通信号的相位差在预设范围内且高电平的数目相同，则开始将第1路～第2N路所述第一视频信号缓存入所述接收单元。
在一些实施例中，所述动态随机存储控制器还用于：控制所述第一行缓存单元向所述动态随机存储器写入上一帧所述田字型格式视频图像的同时，使所述第二行缓存单元从所述动态随机存储器中读取当前帧所述川字型格式视频图像。
在一些实施例中，所述动态随机存储控制器还用于：当侦测到第1路所述第一视频信号的第1行数据链的有效数据选通信号的下降沿时，开始从所述第一行缓存单元中将所述田字型格式视频图像写入所述动态随机存储器。
第二方面，本申请实施例提供一种视频格式转换系统，该视频格式转换系统包括如上所述的时序控制芯片和系统级芯片；其中，所述系统级芯片向所述时序控制芯片发送田字型格式视频图像；所述时序控制芯片将所述田字型格式视频图像转换为对应的川字型格式视频图像。
第三方面，本申请实施例提供一种视频格式转换方法，该视频格式转换方法用于如上所述的视频格式转换系统中，所述视频格式转换系统的时序控制芯片包括接收单元、第一行缓存单元、动态随机存储控制器、动态随机存储器、转换单元和第二行缓存单元；其中，所述转换单元包括重组子单元和拆分子单元。
在所述动态随机存储控制器的控制下，所述方法包括：
对系统级芯片向所述时序控制芯片发送的田字型格式视频图像的第1路～第2N路第一视频信号的有效数据选通信号进行检测，若第1路～第2N路所述第一视频信号的有效数据选通信号的相位差在预设范围内且高电平的数目相同，则所述接收单元对第1路～第2N路所述第一视频信号进行缓存，并将第1路～第2N路所述第一视频信号依次写入所述第一行缓存单元。
当侦测到第1路所述第一视频信号的第1行数据链的有效数据选通信号的下降沿时，开始从所述第一行缓存单元中将第1路～第2N路所述第一视频信号依次写入所述动态随机存储器。
所述转换单元的所述重组子单元在所述动态随机存储器中，将第1路～2N路所述第一视频信号重组为待拆分视频图像；所述转换单元的所述拆分子单元在所述动态随机存储器中，将所述待拆分视频图像竖向拆分为川字型格式视频图像的第1路～第2N路第二视频信号。
所述第二行缓存单元从所述动态随机存储器中依次读取所述川字型格式视频图像的第1路～第2N路所述第二视频信号。
在一些实施例中，每路所述第一视频信号包括M行数据链，每路所述第二视频信号包括2M行数据链。
所述接收单元将第1路～第2N路所述第一视频信号依次写入所述第一行缓存单元，具体包括：所述接收单元分别将第1路～第2N路所述第一视频信号的第1行～第M行数据链依次写入所述第一行缓存单元。
所述从所述第一行缓存单元中将第1路～第2N路所述第一视频信号依次写入所述动态随机存储器，具体包括：从所述第一行缓存单元分别将第1路～第2N路所述第一视频信号的第1行～第M行数据链依次写入所述动态随机存储器。
所述第二行缓存单元从所述动态随机存储器中依次读取第1路～第2N路所述第二视频信号，具体包括：所述第二行缓存单元从所述动态随机存储器中依次读取第1路～第2N路所述第二视频信号的第1行～第2M行数据链。
在一些实施例中，所述第一行缓存单元将上一帧所述田字型格式视频图像写入所述动态随机存储器的同时，所述第二行缓存单元从所述动态随机存储器中读取当前帧所述川字型格式视频图像。
本申请实施例提供时序控制芯片、视频格式转换系统及方法，该时序控制芯片包括动态随机存储控制器、转换单元和动态随机存储器，其能在动态随机存储控制器的控制下，将接受到的田字型格式视频图像写入动态随机存储器中，并用转换单元在动态随机存储器中将该田字型格式视频图像转换为相应的川字型格式视频图像视频后输出，以使得该时序控制芯片能从动态随机存储器中读取田字型格式视频图像。本申请实施例能将系统级芯片向该时序控制芯片输出的田字型格式视频图像转换为川字型格式视频图像，从而使得该仅能读取川字型格式视频图像的时序控制芯片能支持输出田字型格式视频图像的系统级芯片，解决了仅支持川字型格式视频图像的时序控制芯片与输出田字型格式视频图像的系统级芯片之间的兼容性问题。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1(a)为现有技术中包括4路视频信号的田字型格式视频图像；
图1(b)为现有技术中包括4路视频信号的川字型格式视频图像；
图2为本申请实施例提供的时序控制芯片的总体结构示意图；
图3(a)为本申请实施提供的田字型格式视频图像的总体示意图；
图3(b)为本申请实施例提供的川字型格式视频图像的总体示意图；
图4(a)为本申请实施例提供的田字型格式视频图像的具体示意图；
图4(b)为本申请实施例提供的待拆分视频图像的具体示意图；
图4(c)为本申请实施例提供的川字型格式视频图像的总体示意图；
图5为本申请实施例提供的时序控制芯片的具体结构示意图；
图6为本申请实施例提供的视频转换系统的结构示意图；
图7为本申请实施例提供的视频转换方法的流程示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
图2为本申请实施例提供的时序控制芯片的总体结构示意图，参考图2，本申请实施例提供一种时序控制芯片TCON，该TCON包括：动态随机存储控制器DDR控制器、转换单元和动态随机存储器DDR。
其中，DDR控制器，用于将接收到的田字型格式视频图像写入DDR中，以及从DDR中读取与田字型格式视频图像对应的川字型格式视频图像；转换单元，用于在DDR控制器的控制下，在DDR中将田字型格式视频图像转换为川字型格式视频图像；DDR，用于存储田字型格式视频图像和川字型格式视频图像。
具体地，该TCON在DDR控制器的控制下，能将接收到的田字型格式视频图像写入DDR，并在DDR中通过转换单元将田字型格式视频图像转换为对应的川字型格式视频图像后输出，从而将同一视频图像由田字型格式转换为川字型格式，即使得该TCON能兼容田字型格式视频图像。
本申请实施例提供的TCON能将接收到的田字型格式视频图像转换为川字型格式视频图像后输出，可以使仅能读取川字型格式视频图像的TCON能支持输出田字型格式视频图像的SOC，解决了仅支持川字型格式视频图像的TCON与输出田字型格式视频图像的SOC之间的兼容性问题。
图3(a)为本申请实施提供的田字型格式视频图像的总体示意图，该田字型格式视频图像包括2N路第一视频信号；图3(b)为本申请实施例提供的川字型格式视频图像的总体示意图，该川字型格式视频图像包括2N路第二视频信号，图3(a)的田字型格式视频图像与图3(b)的川字型格式视频图像分别同一视频图像对应的田字型格式和川字型格式。
DDR控制器具体用于：将第1路～第N路第一视频信号作为田字型格式的第一排对应区域、将第N+1路～第2N路第一视频信号作为田字型格式的第二排对应区域，依次写入DDR，以使得田字型格式视频图像写入DDR；以及，从DDR中依次读取第1路～第2N路第二视频信号，以读取川字型格式视频图像。
需要说明的是，田字型格式和川字型格式的区域均为分别平均分割的，即田字型格式的每块区域的形状和面积相同，川字型格式的每块区域的形状和面积相同。
具体地，参考图3(a)，田字型格式视频图像写入DDR的过程为：将第1路第一视频信号写入田字型格式的第一排的1号区域、将第2路第一视频信号写入田字型格式的第一排的2号区域，以此类推，直至将第N路第一视频信号写入第一排的N号区域，然后从第一排转到第二排，再将第N+1路第一视频信号写入田字型格式的第二排的N+1号区域，将第N+2路第一视频信号写入田字型格式的第二排的N+2号区域，以此类推，直到将第2N路视频写入田字型格式的第二排的2N号区域，由此，将第1路～第2N路第一视频信号依次写入了DDR。
进一步地，参考图3(b)，若将该包含2N路第一视频信号的田字型格式转换为对应的包含2N路第二视频信号的川字型格式后，从DDR中读取川字型格式视频图像的过程为：依次从川字型格式的1号区域读取第1路第二视频信号、从2号区域读取第2路第二视频信号，以此类推，直至从第2N号区域读取第2N路第二视频信号，由此，从DDR中依次读取了第1路～第2N路第二视频信号。
基于上述实施例，转换单元包括重组子单元和拆分子单元；其中，重组子单元用于将第1路～2N路第一视频信号重组为待拆分视频图像；拆分子单元用于将待拆分视频图像竖向拆分为第1路～第2N路第二视频信号。
具体地，转换单元的重组子单元将写入DDR的田字型格式视频图像的第1路～第2N路第一视频信号重组为整体作为待拆分视频图像，转换单元的拆分子单元待拆分视频图像图像竖向拆分为与该田字型格式视频对应的包括第1路～第2N路第二视频信号的川字型格式视频图像。
图4(a)为本申请实施例提供的田字型格式视频图像的具体示意图，结合图3(a)和图4(a)所示，每路第一视频信号包括M行数据链。
将第1路～第N路第一视频信号作为田字型格式的第一排对应区域、将第N+1路～第2N路第一视频信号作为田字型格式的第二排对应区域，依次写入DDR，具体包括：
将第1路～第N路第一视频信号的第1行数据链作为田字型格式的第一排对应区域的第1行数据链、第N+1路～第2N路第一视频的第1行数据链作为田字型格式的第二排对应区域的第1行数据链，写入DDR。
将第1路～第N路第一视频信号的第2行数据链作为田字型格式的第一排对应区域的第2行数据链、第N+1路～第2N路第一视频的第2行数据链作为田字型格式的第二排对应区域的第2行数据链，写入DDR。
以此类推，直至将第1路～第N路第一视频信号的第M行数据链作为田字型格式的第一排对应区域的第M行数据链、第N+1路～第2N路第一视频的第M行数据链作为田字型格式的第二排对应区域的第M行数据链，写入DDR，由此将每路第一视频信号的每行数据链均写入DDR。
具体地，依次将第1路第一视频信号的第1行数据链写入田字型格式的第一排的1号区域的第1行，将第2路第一视频信号的第1行数据链写入田字型格式的第一排的2号区域的第1行，以此类推，直到将第N路第一视频信号的第1行数据链写入田字型格式的第一排的N号区域的第1行，然后从第一排转到第二排，再将第N+1路第一视频信号的第1行数据链写入田字型格式的第二排的N号区域的第1行，将第N+2路视频信号的第1行数据链写入田字型格式的第二排的第N+2号区域的第1行，以此类推，直到将第2N路第一视频信号的第1行数据链写入田字型格式的第二排的第2N号区域的第1行，由此，将第1路～第N路第一视频信号的第1行数据链作为田字型格式的第一排对应区域的第1行数据链、第N+1路～第2N路第一视频的第1行数据链作为田字型格式的第二排对应区域的第1行数据链写入DDR。
按照同样的方式，将第1路～第N路第一视频信号的第2行数据链作为田字型格式的第一排对应区域的第2行数据链、第N+1路～第2N路第一视频的第2行数据链作为田字型格式的第二排对应区域的第2行数据链，写入DDR。
以此类推，直至将第1路～第N路第一视频信号的第M行数据链作为田字型格式的第一排对应区域的第M行数据链、第N+1路～第2N路第一视频的第M行数据链作为田字型格式的第二排对应区域的第M行数据链，写入DDR，由此将每路第一视频信号的每行数据链均写入DDR。
图4(b)为本申请实施例提供的待拆分视频图像的具体示意图，结合图4(a)和图4(b)所示，重组子单元具体用于：将第1路～第N路第一视频信号的第1行数据链重组为待拆分视频图像的第1行数据链，将第1路～第N路第一视频信号的第2行数据链重组为待拆分视频图像的第2行数据链，以此类推，直至将第1路～第N路第一视频信号的第M行数据链重组为待拆分视频图像的第M行数据链；以及，将第N+1路～第2N路第一视频信号的第1行重组为待拆分视频图像的第M+1行数据链，将第N+1路～第2N路第一视频信号的第2行数据链重组为待拆分视频图像的第M+2行数据链，以此类推，直至将第N+1路～第2N路第一视频信号的第M行数据链重组为待拆分视频图像的第2M行数据链。
图4(c)为本申请实施例提供的川字型格式视频图像的总体示意图，结合图4(b)和图4(c)，拆分子单元具体用于：将待拆分视频图像的第1行～第2M行数据链竖向拆分为2N组后，将待拆分视频图像的第1行～第2M行数据链的第1组～第2N组分别作为第1路～2N路第二视频信号。
结合图3(b)和图4(c)所示，每路第二视频信号包括2M行数据链。从DDR中依次读取第1路～第2N路第二视频信号，具体包括：从DDR中依次读取第1路～第2N路第二视频信号的第1行数据链；从DDR中依次读取第1路～第2N路第二视频信号的第2行数据链；以此类推，直至从DDR中读取第1路～第2N路第二视频信号的第2M行数据链，由此从DDR中读取每路第二视频信号的每行数据链。
需要强调的是，与向DDR中写入数据是将每路第一视频信号的每行数据链依次写入DDR一样，从DDR中读取数据也是从DDR中依次读取每路第二视频信号的每行数据链。
图5为本申请实施例提供的时序控制芯片的具体结构示意图，参考图5，该TCON还包括接收单元，接收单元用于在DDR控制器的控制下，缓存接收到的田字型格式视频图像。
参考图5，该TCON还包括第一行缓存单元FIFO1和第二行缓存单元FIFO2；其中，FIFO1用于在DDR控制器的控制下，从接收单元中缓存上一帧田字型格式视频图像的行数据链；FIFO2用于在DDR控制器的控制下，从DDR中缓存当前帧川字型格式视频图像的行数据链。
需要说明的是，DDR控制器还用于：控制FIFO1向DDR写入上一帧田字型格式视频图像的同时，使FIFO2从DDR中读取当前帧川字型格式视频图像，由此以乒乓操作的形式实现对DDR数据的写入和读取，从而以流水线式的算法完成数据的无缝缓冲与处理，节省缓冲区空间。
基于上述实施例，DDR控制器还用于：检测第1路～第2N路第一视频信号的有效数据选通信号DE；若第1路～第2N路第一视频信号的DE的相位差在预设范围内且高电平的数目相同，则将第1路～第2N路第一视频信号缓存入接收单元。
具体地，显示面板的有关电路在处理视频信号时，必须将包含有效数据信号的区间和不包含有效数据信号的消隐区间区分开来，为了区分有效数据信号和无效数据信号，在电路中设置了有效数据选通信号DE，DE是一个高电平有效信号，DE高电平期间所对应的视频数据信号被认为是有效数据信号。因此，若第1路～第2N路第一视频信号的DE的相位差在预设范围内(如第1路～第2N路第一视频信号的DE相差在预设个时钟信号内)且高电平的数目相同，则代表田字型格式视频图像发送正常，则开始将第1路～第2N路第一视频信号缓存入接收单元。
进一步地，DDR控制器还用于：当侦测到第1路第一视频信号的第1行数据链的DE的下降沿时，开始从FIFO1中将田字型格式视频图像写入DDR。
具体地，当侦测到第1路第一视频信号的第1行数据链的DE的下降沿时，表示FIFO1已经存储好田字型格式视频图像全部数据中的第1行数据链，触发FIFO1开始将田字型格式视频图像的每路第一视频信号的每行数据链按照写入顺序依次写入DDR。
图6为本申请实施例提供的视频转换系统的结构示意图，参考图6，本申请实施例还提供一种视频格式转换系统，该系统包括如上述所述的TCON和系统级芯片SOC；SOC向TCON发送田字型格式视频图像；TCON将田字型格式视频图像转换为对应的川字型格式视频图像。
图7为本申请实施例提供的视频转换方法的流程示意图，参考图7，本申请实施例还提供一种视频格式转换方法，该方法用于如图6所示的视频格式转换系统中。结合图5、图6和图7所示，该视频格式转换系统中的TCON包括接收单元、FIFO1、DDR控制器、DDR、转换单元和FIFO2；其中，转换单元包括重组子单元和拆分子单元。在DDR控制器的控制下，该方法包括：
S1、对SOC向TCON发送的田字型格式视频图像的第1路～第2N路第一视频信号的DE进行检测，若第1路～第2N路第一视频信号的DE的相位差在预设范围内且高电平的数目相同，则接收单元对第1路～第2N路第一视频信号进行缓存，并将第1路～第2N路第一视频信号依次写入FIFO1。
具体地，SOC向TCON发送田字型格式视频图像，TCON对田字型格式视频图像的第1路～第2N路第一视频信号的DE进行检测，若第1路～第2N路第一视频信号的DE的相位差在预设范围内且高电平数目相同，则代表田字型格式视频图像发送正常，则开始将第1路～第2N路第一视频信号缓存入接收单元，并将第1路～第2N路第一视频信号从接收单元依次写入FIFO1。
S2、当侦测到第1路第一视频信号的第1行数据链的DE的下降沿时，开始从FIFO1中将第1路～第2N路第一视频信号依次写入DDR。
具体地，当侦测到第1路第一视频信号的第1行数据链的DE的下降沿时，表示FIFO1已经存储好田字型格式视频图像全部数据中的第1行数据链，触发FIFO1开始将田字型格式视频图像按照写入顺序依次将每路第一视频信号的每行数据链写入DDR。
S3、转换单元的重组子单元在DDR中，将第1路～2N路第一视频信号重组为待拆分视频图像；转换单元的拆分子单元在DDR中，将待拆分视频图像竖向拆分为川字型格式视频图像的第1路～第2N路第二视频信号。
具体地，转换单元的重组子单元将写入DDR的田字型格式视频图像的第1路～第2N路第一视频信号重组为整体作为待拆分视频图像，转换单元的拆分子单元待拆分视频图像图像竖向拆分为与该田字型格式视频对应的包括第1路～第2N路第二视频信号的川字型格式视频图像。
S4、FIFO2从DDR中依次读取川字型格式视频图像的第1路～第2N路第二视频信号。
本申请实施例提供的视频格式转换方法，能使TCON接收到的SOC发送的田字型格式视频图像转换为川字型格式视频图像后输出，从而使得仅能读取川字型格式视频图像的TCON能支持输出田字型格式视频图像的SOC，解决了仅支持川字型格式视频图像的TCON与输出田字型格式视频图像的SOC之间的兼容性问题。
基于上述实施例，每路第一视频信号包括M行数据链，每路第二视频信号包括2M行数据链。则在该视频转换方法中：
步骤S1中的“接收单元将第1路～第2N路第一视频信号依次写入FIFO1”，具体包括：接收单元分别将第1路～第2N路第一视频信号的第1行～第M行数据链依次写入FIFO1。
步骤S2中的“从FIFO1中将第1路～第2N路第一视频信号依次写入DDR”，具体包括：从FIFO1分别将第1路～第2N路第一视频信号的第1行～第M行数据链依次写入DDR。
步骤S4中的“FIFO2从DDR中依次读取第1路～第2N路第二视频信号”，具体包括：FIFO2从DDR中依次读取第1路～第2N路第二视频信号的第1行～第2M行数据链。
需要说明的是，FIFO1将上一帧田字型格式视频图像写入DDR的同时，FIFO2从DDR中读取当前帧川字型格式视频图像，由此以乒乓操作的形式实现对DDR数据的写入和读取，从而以流水线式的算法完成数据的无缝缓冲与处理，节省缓冲区空间。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (13)

1.一种时序控制芯片，其特征在于，包括：动态随机存储控制器、转换单元和动态随机存储器；
所述动态随机存储控制器，用于将接收到的田字型格式视频图像写入动态随机存储器中，以及从所述动态随机存储器中读取与所述田字型格式视频图像对应的川字型格式视频图像；
所述转换单元，用于在所述动态随机存储控制器的控制下，在所述动态随机存储器中将所述田字型格式视频图像转换为所述川字型格式视频图像；
所述动态随机存储器，用于存储所述田字型格式视频图像和所述川字型格式视频图像；
所述田字型格式视频图像包括2N路第一视频信号，所述川字型格式视频图像包括2N路第二视频信号；
所述动态随机存储控制器具体用于：将第1路～第N路所述第一视频信号作为所述田字型格式的第一排对应区域、将第N+1路～第2N路所述第一视频信号作为所述田字型格式的第二排对应区域，依次写入所述动态随机存储器，以使得所述田字型格式视频图像存入所述动态随机存储器；以及，从所述动态随机存储器中依次读取第1路～第2N路所述第二视频信号，以读取所述川字型格式视频图像；
所述转换单元包括重组子单元和拆分子单元；
所述重组子单元用于将第1路～2N路所述第一视频信号重组为待拆分视频图像；
所述拆分子单元用于将所述待拆分视频图像竖向拆分为第1路～第2N路所述第二视频信号。
2.如权利要求1所述的时序控制芯片，其特征在于，每路所述第一视频信号包括M行数据链；
所述将第1路～第N路所述第一视频信号作为所述田字型格式的第一排对应区域、将第N+1路～第2N路所述第一视频信号作为所述田字型格式的第二排对应区域，依次写入所述动态随机存储器，具体包括：
将第1路～第N路所述第一视频信号的第1行数据链作为所述田字型格式的第一排对应区域的第1行数据链、第N+1路～第2N路所述第一视频的第1行数据链作为所述田字型格式的第二排对应区域的第1行数据链，写入所述动态随机存储器；
将第1路～第N路所述第一视频信号的第2行数据链作为所述田字型格式的第一排对应区域的第2行数据链、第N+1路～第2N路所述第一视频的第2行数据链作为所述田字型格式的第二排对应区域的第2行数据链，写入所述动态随机存储器；
以此类推，直至将第1路～第N路所述第一视频信号的第M行数据链作为所述田字型格式的第一排对应区域的第M行数据链、第N+1路～第2N路所述第一视频的第M行数据链作为所述田字型格式的第二排对应区域的第M行数据链，写入所述动态随机存储器，由此将每路所述第一视频信号的每行所述行数据链均写入所述动态随机存储器。
3.如权利要求2所述的时序控制芯片，其特征在于，每路所述第二视频信号包括2M行数据链；
所述从所述动态随机存储器中依次读取第1路～第2N路所述第二视频信号，具体包括：
从所述动态随机存储器依次读取第1路～第2N路所述第二视频信号的第1行数据链；
从所述动态随机存储器依次读取第1路～第2N路所述第二视频信号的第2行数据链；
以此类推，直至从所述动态随机存储器读取中第1路～第2N路所述第二视频信号的第2M行数据链，由此从所述动态随机存储器中读取每路所述第二视频信号的每行所述数据链。
4.如权利要求3所述的时序控制芯片，其特征在于，
所述重组子单元具体用于：将第1路～第N路所述第一视频信号的第1行数据链重组为所述待拆分视频图像的第1行数据链，将第1路～第N路所述第一视频信号的第2行数据链重组为所述待拆分视频图像的第2行数据链，以此类推，直至将第1路～第N路所述第一视频信号的第M行数据链重组为所述待拆分视频图像的第M行数据链；以及，将第N+1路～第2N路所述第一视频信号的第1行重组为所述待拆分视频图像的第M+1行数据链，将第N+1路～第2N路所述第一视频信号的第2行数据链重组为所述待拆分视频图像的第M+2行数据链，以此类推，直至将第N+1路～第2N路所述第一视频信号的第M行数据链重组为所述待拆分视频图像的第2M行数据链；
所述拆分子单元具体用于：将所述待拆分视频图像的第1行～第2M行数据链竖向拆分为2N组后，将所述待拆分视频图像的第1行～第2M行数据链的第1组～第2N组分别作为第1路～2N路所述第二视频信号。
5.如权利要求3所述的时序控制芯片，其特征在于，还包括接收单元，所述接收单元用于在所述动态随机存储控制器的控制下，缓存接收到的田字型格式视频图像。
6.如权利要求5所述的时序控制芯片，其特征在于，还包括第一行缓存单元和第二行缓存单元；
所述第一行缓存单元用于在所述动态随机存储控制器的控制下，从所述接收单元中缓存上一帧所述田字型格式视频图像的所述行数据链；
所述第二行缓存单元用于在所述动态随机存储控制器的控制下，从所述动态随机存储器中缓存当前帧所述川字型格式视频图像的所述行数据链。
7.如权利要求5所述的时序控制芯片，其特征在于，所述动态随机存储控制器还用于：
检测第1路～第2N路所述第一视频信号的有效数据选通信号；
若第1路～第2N路所述第一视频信号的有效数据选通信号的相位差在预设范围内且高电平的数目相同，则将第1路～第2N路所述第一视频信号缓存入所述接收单元。
8.如权利要求6所述的时序控制芯片，其特征在于，所述动态随机存储控制器还用于：
控制所述第一行缓存单元向所述动态随机存储器写入上一帧所述田字型格式视频图像的同时，使所述第二行缓存单元从所述动态随机存储器中读取当前帧所述川字型格式视频图像。
9.如权利要求8所述的时序控制芯片，其特征在于，所述动态随机存储控制器还用于：
当侦测到第1路所述第一视频信号的第1行数据链的有效数据选通信号的下降沿时，开始从所述第一行缓存单元中将所述田字型格式视频图像写入所述动态随机存储器。
10.一种视频格式转换系统，其特征在于，包括如权利要求1-9任一项所述的时序控制芯片和系统级芯片；
所述系统级芯片向所述时序控制芯片发送田字型格式视频图像；
所述时序控制芯片将所述田字型格式视频图像转换为对应的川字型格式视频图像。
11.一种视频格式转换方法，用于如权利要求10所述的视频格式转换系统中，其特征在于，所述视频格式转换系统中的时序控制芯片包括接收单元、第一行缓存单元、动态随机存储控制器、动态随机存储器、转换单元和第二行缓存单元；其中，所述转换单元包括重组子单元和拆分子单元；
在所述动态随机存储控制器的控制下，所述方法包括：
对系统级芯片向所述时序控制芯片发送的田字型格式视频图像的第1路～第2N路第一视频信号的有效数据选通信号进行检测，若第1路～第2N路所述第一视频信号的有效数据选通信号的相位差在预设范围内且高电平的数目相同，则所述接收单元对第1路～第2N路所述第一视频信号进行缓存，并将第1路～第2N路所述第一视频信号依次写入所述第一行缓存单元；
当侦测到第1路所述第一视频信号的第1行数据链的有效数据选通信号的下降沿时，开始从所述第一行缓存单元中将第1路～第2N路所述第一视频信号依次写入所述动态随机存储器；
所述转换单元的所述重组子单元在所述动态随机存储器中，将第1路～2N路所述第一视频信号重组为待拆分视频图像；所述转换单元的所述拆分子单元在所述动态随机存储器中，将所述待拆分视频图像竖向拆分为川字型格式视频图像的第1路～第2N路第二视频信号；
所述第二行缓存单元从所述动态随机存储器中依次读取所述川字型格式视频图像的第1路～第2N路所述第二视频信号。
12.如权利要求11所述的视频格式转换方法，其特征在于，每路所述第一视频信号包括M行数据链，每路所述第二视频信号包括2M行数据链；
所述接收单元将第1路～第2N路所述第一视频信号依次写入所述第一行缓存单元，具体包括：
所述接收单元分别将第1路～第2N路所述第一视频信号的第1行～第M行数据链依次写入所述第一行缓存单元；
所述从所述第一行缓存单元中将第1路～第2N路所述第一视频信号依次写入所述动态随机存储器，具体包括：
从所述第一行缓存单元分别将第1路～第2N路所述第一视频信号的第1行～第M行数据链依次写入所述动态随机存储器；
所述第二行缓存单元从所述动态随机存储器中依次读取第1路～第2N路所述第二视频信号，具体包括：
所述第二行缓存单元从所述动态随机存储器中依次读取第1路～第2N路所述第二视频信号的第1行～第2M行数据链。
13.如权利要求11所述的视频格式转换方法，其特征在于，
所述第一行缓存单元将上一帧所述田字型格式视频图像写入所述动态随机存储器的同时，所述第二行缓存单元从所述动态随机存储器中读取当前帧所述川字型格式视频图像。
CN202010271774.3A 2020-04-08 2020-04-08 时序控制芯片、视频格式转换系统及方法 Active CN111464866B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010271774.3A CN111464866B (zh) 2020-04-08 2020-04-08 时序控制芯片、视频格式转换系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010271774.3A CN111464866B (zh) 2020-04-08 2020-04-08 时序控制芯片、视频格式转换系统及方法

Publications (2)

Publication Number Publication Date
CN111464866A CN111464866A (zh) 2020-07-28
CN111464866B true CN111464866B (zh) 2022-03-08

Family

ID=71680441

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010271774.3A Active CN111464866B (zh) 2020-04-08 2020-04-08 时序控制芯片、视频格式转换系统及方法

Country Status (1)

Country Link
CN (1) CN111464866B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102999453A (zh) * 2012-10-12 2013-03-27 杭州中天微系统有限公司 用于系统芯片集成的通用非易失性存储器控制装置
CN108255448A (zh) * 2017-11-29 2018-07-06 硅谷数模半导体（北京）有限公司 显示装置的控制器及其处理方法、存储介质、处理器
CN108805908A (zh) * 2018-06-08 2018-11-13 浙江大学 一种基于时序网格流叠加的实时视频稳像方法
CN108989730A (zh) * 2018-08-08 2018-12-11 京东方科技集团股份有限公司 视频格式转换方法及其装置、现场可编程门阵列
CN109919122A (zh) * 2019-03-18 2019-06-21 中国石油大学(华东) 一种基于3d人体关键点的时序行为检测方法
CN110969980A (zh) * 2019-12-27 2020-04-07 Tcl华星光电技术有限公司 显示装置及其驱动方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007139842A (ja) * 2005-11-15 2007-06-07 Nec Electronics Corp 表示装置、データドライバｉｃ、及びタイミングコントローラ
US8705631B2 (en) * 2008-06-17 2014-04-22 Cisco Technology, Inc. Time-shifted transport of multi-latticed video for resiliency from burst-error effects
CN202075970U (zh) * 2010-08-11 2011-12-14 武汉力源信息技术股份有限公司 基于fpga系统的vga显示驱动控制器
US9001294B2 (en) * 2010-11-09 2015-04-07 Sharp Kabushiki Kaisha Liquid-crystal display panel
CN102968972B (zh) * 2012-11-27 2016-03-02 深圳市华星光电技术有限公司 一种液晶面板驱动电路、液晶显示装置及一种驱动方法
CN103077955B (zh) * 2013-01-25 2016-03-30 京东方科技集团股份有限公司 一种有机发光二极管像素结构、显示装置
CN103747320B (zh) * 2013-12-27 2017-02-22 京东方科技集团股份有限公司 一种双视显示装置以及双视显示方法
CN205596236U (zh) * 2016-03-12 2016-09-21 刘青山 一种四维摇杆可视网络控制键盘
CN205946044U (zh) * 2016-08-23 2017-02-08 北京文安智能技术股份有限公司 一种视频流处理装置及系统
CN109218717A (zh) * 2018-10-24 2019-01-15 武汉精立电子技术有限公司 一种超高分辨率视频播放装置及方法
CN109377930B (zh) * 2018-12-07 2022-02-15 武汉精立电子技术有限公司 一种基于fpga分配图像视频信号量的方法及装置
CN109801586B (zh) * 2019-03-26 2021-01-26 京东方科技集团股份有限公司 显示控制器、显示控制方法及系统、显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102999453A (zh) * 2012-10-12 2013-03-27 杭州中天微系统有限公司 用于系统芯片集成的通用非易失性存储器控制装置
CN108255448A (zh) * 2017-11-29 2018-07-06 硅谷数模半导体（北京）有限公司 显示装置的控制器及其处理方法、存储介质、处理器
CN108805908A (zh) * 2018-06-08 2018-11-13 浙江大学 一种基于时序网格流叠加的实时视频稳像方法
CN108989730A (zh) * 2018-08-08 2018-12-11 京东方科技集团股份有限公司 视频格式转换方法及其装置、现场可编程门阵列
CN109919122A (zh) * 2019-03-18 2019-06-21 中国石油大学(华东) 一种基于3d人体关键点的时序行为检测方法
CN110969980A (zh) * 2019-12-27 2020-04-07 Tcl华星光电技术有限公司 显示装置及其驱动方法

Also Published As

Publication number Publication date
CN111464866A (zh) 2020-07-28

Similar Documents

Publication Publication Date Title
JPH07168754A (ja) 方形画像をローディング及び読み出す方法
US20170365033A1 (en) Image processing device
CN109509424B (zh) 显示驱动装置、其控制方法及显示装置
WO2014079303A1 (zh) 一种视频多画面合成方法、装置和系统
CN111464866B (zh) 时序控制芯片、视频格式转换系统及方法
US20040212623A1 (en) Image data processing system and image data reading and writing method
JP3100251B2 (ja) ビデオディスプレイシステム
KR19990065841A (ko) 영상 프레임 동기화와 화면 분할 방법 및 그 장치
CN110570793B (zh) 一种适配不同类型显示屏的测试方法、装置及终端设备
JP4781688B2 (ja) 映像信号伝送方法及び映像信号伝送装置
US20060082585A1 (en) Apparatus and method for transposing data
KR100510677B1 (ko) 메모리 억세스 제어 장치
JP3288327B2 (ja) 映像メモリ回路
JP4293503B2 (ja) 画像処理装置
JPWO2020022101A1 (ja) 画像処理装置および画像処理方法
JP3002951B2 (ja) 画像データ記憶制御装置
JPH10262220A (ja) 半導体集積回路
JP4735448B2 (ja) 映像信号処理装置
KR100875839B1 (ko) 영상 찢김의 방지가 가능한 영상 출력 장치 및 방법
JP2000284771A (ja) 映像データ処理装置
JPH05341753A (ja) ビデオメモリ
KR20060098640A (ko) 플라즈마 디스플레이 패널의 구동 장치
JP4821410B2 (ja) メモリ制御方法、メモリ制御装置、画像処理装置およびプログラム
KR19990003965A (ko) Pdp-tv의 sdram 인터페이스
JPH11143442A (ja) 画像信号処理方法および画像信号処理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant