CN111463190A - 传感器及其制作方法、以及电子设备 - Google Patents

传感器及其制作方法、以及电子设备 Download PDF

Info

Publication number
CN111463190A
CN111463190A CN202010283079.9A CN202010283079A CN111463190A CN 111463190 A CN111463190 A CN 111463190A CN 202010283079 A CN202010283079 A CN 202010283079A CN 111463190 A CN111463190 A CN 111463190A
Authority
CN
China
Prior art keywords
integrated circuit
circuit chip
sensor
conductive
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010283079.9A
Other languages
English (en)
Other versions
CN111463190B (zh
Inventor
邱文瑞
王德信
刘兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao Goertek Intelligent Sensor Co Ltd
Original Assignee
Qingdao Goertek Intelligent Sensor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qingdao Goertek Intelligent Sensor Co Ltd filed Critical Qingdao Goertek Intelligent Sensor Co Ltd
Priority to CN202010283079.9A priority Critical patent/CN111463190B/zh
Publication of CN111463190A publication Critical patent/CN111463190A/zh
Priority to PCT/CN2020/135391 priority patent/WO2021203726A1/zh
Application granted granted Critical
Publication of CN111463190B publication Critical patent/CN111463190B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Pressure Sensors (AREA)

Abstract

本发明公开一种传感器及其制作方法、以及电子设备。其中，所述传感器包括：基板，所述基板内设置有相互绝缘断开且部分显露其表面的焊盘和第一导电结构，所述基板的一表面还设有与所述焊盘电性连通的导热限位槽；集成电路芯片，所述集成电路芯片设于所述导热限位槽内，并通过连接导线与所述第一导电结构电性导通；以及屏蔽结构，所述屏蔽结构包覆所述集成电路芯片。本发明的技术方案能够屏蔽外界电磁对芯片的干扰，同时提高芯片的散热效果。

Description

传感器及其制作方法、以及电子设备
技术领域
本发明涉及传感器技术领域，特别涉及一种传感器及其制作方法、以及电子设备。
背景技术
随着手机、手表、耳机等消费类电子产品朝着“轻、薄、短、小”的发展趋势，其核心零部件传感器的发展方向也朝着小型化和集成化的方向发展。传感器一般包括电性导通的传感器芯片和集成电路芯片，相关技术中，为了屏蔽外界电磁对集成电路芯片的干扰，通常采用包覆芯片的方式，但是这种方式容易导致芯片散热效果较差，从而影响传感器的性能。
上述内容仅用于辅助理解本发明的技术方案，并不代表承认上述内容是现有技术。
发明内容
本发明的主要目的是提供一种传感器及其制作方法、以及电子设备，旨在屏蔽外界电磁对芯片的干扰，同时提高芯片的散热效果。
为实现上述目的，本发明提出的传感器，包括：基板，所述基板内设置有相互绝缘断开且部分显露其表面的焊盘和第一导电结构，所述基板的一表面还设有与所述焊盘电性连通的导热限位槽；集成电路芯片，所述集成电路芯片设于所述导热限位槽内，并通过连接导线与所述第一导电结构电性导通；以及屏蔽结构，所述屏蔽结构包覆所述集成电路芯片。
可选地，所述导热限位槽的尺寸与所述集成电路芯片的尺寸相适配，以使得所述集成电路芯片的表面贴合于所述导热限位槽的槽壁面。
可选地，所述导热限位槽的深度不大于所述集成电路芯片的厚度。
可选地，所述基板内还设置有第二导电结构，所述第二导电结构部分显露于所述基板的表面，且与所述第一导电结构和所述焊盘绝缘断开；所述屏蔽结构包括绝缘胶层和金属屏蔽层，所述绝缘胶层包覆于所述集成电路芯片，所述金属屏蔽层包覆于所述绝缘胶层，并与所述第二导电结构电性导通。
可选地，所述第一导电结构包括两个金属层和连接两个所述金属层的金属走线，其中一个所述金属层通过连接导线与所述传感器芯片和所述集成电路芯片电性导通，另一个所述金属层部分显露于所述基板未设有所述导热限位槽的表面；和/或，所述导热限位槽与所述焊盘相对设置，并通过金属走线与所述焊盘电性导通。
可选地，所述传感器还包括传感器芯片和罩壳，所述传感器芯片设于所述基板设有所述导热限位槽的表面，并通过连接导线与所述第一导电结构电性导通，所述罩壳罩设于所述基板设有导热限位槽的表面，并围合形成容置腔，所述集成电路芯片、所述传感器芯片及所述屏蔽结构均位于所述容置腔内。
可选地，所述导热限位槽设置有至少两个，所述焊盘设置有至少两个，一个所述焊盘电性连接于一个所述导热限位槽；所述传感器芯片设置有至少两个，所述集成电路芯片设置有至少两个，一所述集成电路芯片设于一所述限位导热限位槽内，并与一所述传感器芯片通过连接导线和所述第一导电结构电性导通；所述屏蔽结构设置有至少两个，一个所述屏蔽结构包覆一个所述集成电路芯片。
可选地，其中的两个传感器芯片为环境传感器芯片和声学传感器芯片，其中的两个集成电路芯片为第一集成电路芯片和第二集成电路芯片，所述环境传感器芯片与所述第一集成电路芯片通过连接导线和所述第一导电结构电性导通，所述声学传感器芯片与所述第二集成电路芯片通过连接导线和所述第一导电结构电性导通；所述基板或所述罩壳开设有声孔，所述声孔与所述容置腔连通。
本发明还提出了一种传感器的制作方法，所述传感器的制作方法包括以下步骤：
制作基板，所述基板内设置有相互绝缘断开且部分显露其表面的焊盘和第一导电结构，所述基板的一表面还设有与所述焊盘电性连通的导热限位槽；
在所述导热限位槽内放置集成电路芯片，采用连接导线将所述集成电路芯片与所述第一导电结构电性连接；
采用屏蔽结构包覆所述集成电路芯片和所述连接导线。
可选地，所述基板内还设置有第二导电结构，所述第二导电结构部分显露于所述基板的表面，且与所述第一导电结构绝和所述焊盘缘断开；
采用屏蔽结构包覆所述集成电路芯片的步骤中，包括：
采用绝缘胶层包覆所述集成电路芯片和所述连接导线，采用金属屏蔽层包覆所述绝缘胶层，并使得所述金属屏蔽层与所述第二导电结构电性抵接。
可选地，所述制作基板的步骤中，包括：
制作电路板，所述电路板包括层叠设置的第一绝缘层、第一导电层及第二绝缘层；
蚀刻所述第一绝缘层和第一导电层，得到相互绝缘断开的第一导电分离层、第二导电分离层及焊盘，并去除所述第一绝缘层；
在所述第一导电层背向所述第二绝缘层的表面沉积第三绝缘层，并蚀刻所述第三绝缘层，得到显露所述第一导电分离层和所述导电分离层的电镀区域；
在所述电镀区域内电镀金属走线，并在所述第三绝缘层背向所述第一导电分离层的表面沉积第二导电层；
蚀刻所述第二导电层，得到相互绝缘断开的第一导电结构、第二导电结构以及导热分离层，所述导热分离层与所述焊盘对应且通过金属走线电性导通；
在所述第二导电层背向所述第三绝缘层的表面沉积第四绝缘层，蚀刻所述第四绝缘层，得到显露第一导电结构的第一显露口、显露所述第二导电结构的第二显露口以及显露导热分离层的第三显露口；
在所述第三显露口内电镀导热侧壁，所述导热侧壁与所述导热分离层电性抵接，并围合形成导热限位槽；
蚀刻所述第二绝缘层背向所述第一导电层的表面，以显露出所述第一导电分离层、第二导电分离层及所述焊盘。
可选地，所述第三显露口完全显露所述导热分离层，所述导热侧壁为环状结构，在所述导热限位槽内放置集成电路芯片的步骤后，所述集成电路芯片的表面贴合于所述导热分离层和所述导热侧壁。
可选地，制作基板的步骤之后，还包括：
在所述基板设有所述导热限位槽的表面贴装传感器芯片，并采用连接导线将所述传感器芯片与所述第一导电结构电性连接；
采用屏蔽结构包覆所述集成电路芯片的步骤之后，还包括：
将罩壳贴装于所述基板设有导热限位槽的表面，以围合形成容置腔，所述传感器芯片、所述集成电路芯片及所述屏蔽结构均位于所述容置腔内。
可选地，所述导热限位槽设置有至少两个，所述焊盘设置有至少两个，一个所述焊盘电性连接于一个所述导热限位槽；
在所述基板设有所述导热限位槽的表面贴装传感器芯片，并采用连接导线将所述传感器芯片与所述第一导电结构电性连接的步骤中，包括：
在所述基板设有所述导热限位槽的表面贴装至少两个传感器芯片，所述传感器芯片的数量与所述导热限位槽的数量相同，并采用连接导线将每一个所述传感器芯片均与所述第一导电结构电性连接；
在所述导热限位槽内放置集成电路芯片，采用连接导线将所述集成电路芯片与所述第一导电结构电性连接的步骤中，包括：
在每一所述导热限位槽内均放置一个集成电路芯片，采用连接导线将每一个所述集成电路芯片均与所述第一导电结构电性连接；
采用屏蔽结构包覆所述集成电路芯片的步骤中，包括：
采用多个屏蔽结构包覆每一所述集成电路芯片。
可选地，其中的两个传感器芯片为环境传感器芯片和声学传感器芯片，其中的两个集成电路芯片为第一集成电路芯片和第二集成电路芯片，所述环境传感器芯片与所述第一集成电路芯片通过连接导线和所述第一导电结构电性导通，所述声学传感器芯片与所述第二集成电路芯片通过连接导线和所述第一导电结构电性导通；
将所述罩壳贴装于所述基板设有导热限位槽的表面，以围合形成容置腔，所述传感器芯片、所述集成电路芯片及所述屏蔽结构均位于所述容置腔内的步骤之后，还包括：
在所述基板或所述罩壳的表面开设声孔，并使得所述声孔与所述容置腔连通。
本发明还提出了一种电子设备，所述电子设备包括传感器，所述传感器包括：基板，所述基板内设置有相互绝缘断开且部分显露其表面的焊盘和第一导电结构，所述基板的一表面还设有与所述焊盘电性连通的导热限位槽；集成电路芯片，所述集成电路芯片设于所述导热限位槽内，并通过连接导线与所述第一导电结构电性导通；以及屏蔽结构，所述屏蔽结构包覆所述集成电路芯片。
本发明的技术方案，通过在基板内设置相互绝缘断开且均部分显露其表面的焊盘和第一导电结构，在基板的表面开设导热限位槽，导热限位槽与基板的焊盘电性导通，并将集成电路芯片放置于导热限位槽内，集成电路芯片与第一导电结构电性导通，以实现其通讯导通。同时采用屏蔽结构包覆集成电路芯片，以对其进行定位和屏蔽外界干扰。这里将集成电路芯片设置于导热限位槽内，可以通过导热限位槽和焊盘将集成电路芯片工作时产生的热量散出，由于集成电路芯片与导热限位槽的接触面积较大，则其散热效果较好。并且，导热限位槽和屏蔽结构对集成电路芯片起到精确定位的作用，这样省去对集成电路芯片的贴胶操作，简化了传感器的制作工艺，缩短了其生产周期，降低了其生产成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为本发明传感器一实施例的结构示意图；
图2为本发明传感器的制作方法一实施例的步骤流程示意图；
图3为本发明传感器的制作方法另一实施例的局部步骤流程示意图；
图4为图2中步骤S10的细化流程示意图；
图5为本发明传感器的制作方法又一实施例的局部步骤流程示意图；
图6为图4步骤S11中电路板的结构示意图；
图7为图4步骤S12之后的结构示意图；
图8为图4步骤S13之后的结构示意图；
图9为图4步骤S18之后的结构示意图；
图10为图3步骤S30之后的结构示意图；
图11为图3步骤S41之后的结构示意图。
附图标号说明：
标号 名称 标号 名称
100 传感器 13 焊盘
10 基板 14 导热限位槽
11 第一导电结构 141 导热分离层
111 第一绝缘层 142 导热侧壁
112 第一导电层 15 声孔
1121 第一导电分离层 20 传感器芯片
1122 第二导电分离层 21 环境传感器芯片
113 第二绝缘层 22 声学传感器芯片
114 第三绝缘层 30 集成电路芯片
1141 电镀区域 31 第一集成电路芯片
115 第二导电层 32 第二集成电路芯片
116 第四绝缘层 50 屏蔽结构
1161 第一显露口 51 绝缘胶层
1162 第二显露口 52 金属屏蔽层
1163 第三显露口 60 罩壳
12 第二导电结构 70 容置腔
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明，本发明实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，在本发明中如涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“连接”、“固定”等应做广义理解，例如，“固定”可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
另外，本发明各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
本发明提出一种传感器100。
请参阅图1，在本发明传感器100一实施例中，传感器100包括：基板10，基板10内设置有相互绝缘断开且部分显露其表面的焊盘13和第一导电结构11，基板10的一表面还设有与焊盘13电性连通的导热限位槽14；集成电路芯片30，集成电路芯片30设于导热限位槽14内，并通过连接导线与第一导电结构11电性导通；屏蔽结构50，屏蔽结构50包覆于集成电路芯片30。
具体地，基板10一般为电路板，设置有相互绝缘断开的焊盘13和第一导电结构11，基板10的两表面开设有部分显露焊盘13和第一导电结构11的通孔，以使得焊盘13和第一导电结构11部分显露于基板10的两表面，这样便于连接电子器件和接地操作。导热限位槽14开设于基板10的一表面，并通过金属走线与焊盘13电性导通，以用于放置集成电路芯片30。集成电路芯片30放置于导热限位槽14内，这样集成电路芯片30的一表面接触于导热限位槽14的底壁面，如此可以增大集成电路芯片30的散热面积，提高其散热效果。同时，集成电路芯片30并未采用粘片胶，制作操作简化，生产周期大大缩短，成本大幅度降低。并且，集成电路芯片30通过连接导线与第一导电结构11电性导通，以实现通讯电性导通。采用屏蔽结构50对集成电路芯片30及其连接导线进行包覆，以对集成电路芯片30进行定位加固，同时对其进行绝缘屏蔽。这里金属屏蔽层52可以是由金属胶体颗粒组成的。
因此，可以理解，本发明的技术方案，通过在基板10内设置相互绝缘断开且均部分显露其表面的焊盘13和第一导电结构11，在基板10的表面开设导热限位槽14，导热限位槽14与基板10的焊盘13电性导通，并将集成电路芯片30放置于导热限位槽14内，集成电路芯片30与第一导电结构11电性导通，以实现其通讯导通。同时采用屏蔽结构50包覆集成电路芯片30，以对其进行定位和屏蔽外界干扰。这里将集成电路芯片30设置于导热限位槽14内，可以通过导热限位槽14和焊盘13将集成电路芯片30工作时产生的热量散出，由于集成电路芯片30与导热限位槽14的接触面积较大，则其散热效果较好。并且，导热限位槽14和屏蔽结构50对集成电路芯片30起到精确定位的作用，这样省去对集成电路芯片30的贴胶操作，简化了传感器100的制作工艺，缩短了其生产周期，降低了其生产成本。
此外，传感器100还包括传感器芯片20和罩壳60，传感器芯片20设于基板10设有导热限位槽14的表面，并通过连接导线与第一导电结构11电性导通，罩壳60罩设于基板10设有导热限位槽14的表面，并围合形成容置腔70，集成电路芯片30、传感器芯片20及屏蔽结构50均位于所述容置腔70内。
这里传感器芯片20一般是通过芯片胶贴装在基板10设有导热限位槽14的表面，并通过连接导线与第一导电结构11电性导通，这里第一导电结构11为集成电路通讯焊盘13，主要用于与集成电路芯片30电性导通。罩壳60的材质通常是金属材质，将罩壳60贴装在基板10设有导热限位槽14的表面，便与基板10围合形成了容置腔70，传感器芯片20、集成电路芯片30及屏蔽结构50均位于容置腔70内，这样便构成了传感器100的结构。
进一步地，导热限位槽14的尺寸与集成电路芯片30的尺寸相适配，以使得集成电路芯片30的表面贴合于导热限位槽14的槽壁面。这里集成电路芯片30装配至导热限位槽14后，其一表面和四周侧面均贴合于导热限位槽14的槽壁面，这样可以进一步增大了其散热面积，提高了散热效率。同时，导热限位槽14也对集成电路芯片30起到初步定位的作用，如此便可省去对集成电路芯片30的贴胶操作，简化传感器100的制作工艺，缩短其生产周期，降低其生产成本。
可选地，导热限位槽14的深度不大于集成电路芯片30的厚度。这样集成电路芯片30部分显露于导热限位槽14的槽口处，如此可以方便于集成电路芯片30的接线操作。
在本发明的一实施例中，基板10内还设置有第二导电结构12，第二导电结构12部分显露于基板10的表面，且与第一导电结构11和焊盘13绝缘断开；屏蔽结构50包括绝缘胶层51和金属屏蔽层52，绝缘胶层51包覆于集成电路芯片30，金属屏蔽层52包覆于绝缘胶层51，并与第二导电结构12电性导通。
这里采用绝缘胶层51包覆集成电路芯片30，以对其进行定位和绝缘，同时采用金属屏蔽层52包覆绝缘胶层51，金属屏蔽层52电性导通第二导电结构12，这样可以起到屏蔽外界干扰的效果。需要说明的是，罩壳60装配后也与第一导电结构11电性导通，以便于其接地操作。
请再次参阅图1，第一导电结构11包括两个金属层和连接两个金属层的金属走线，其中一个金属层通过连接导线与传感器芯片20和集成电路芯片30电性导通，另一个金属层显露于基板10未设有导热限位槽14的表面。这里两个金属层沿基板10的厚度方向绝缘隔开，且通过金属走线相连接。金属层可以为铜层，两个金属层分别部分显露于基板10的两表面，其中一个金属层通过连接导线与传感器芯片20和集成电路芯片30电性导通，另一个金属层的显露部起到接地的作用。
同样地，第二导电结构12包括两个金属层和连接两个金属层的金属走线，其中一个金属层与金属屏蔽层52和罩壳60电性连接，另一个金属层显露于基板10未设有导热限位槽14的表面。这里第二导电结构12和第一导电结构11大致相同，均包括两个金属层，其中一个金属层与金属屏蔽层52和罩壳60电性导通，另一个金属层的显露部起到接地的作用。
需要说明的，第一导电结构11和第二导电结构12的两个金属层可以对应设置在同一平面，这样制作较为方便。
可选地，导热限位槽14与焊盘13相对设置，并通过金属走线与焊盘13电性导通。这样可以缩短金属走线的长度，且便于金属走线的设置操作；同时能够更有效地将集成电路芯片30工作时产生的热量排出。
请参阅图1，在本发明的一实施例中，导热限位槽14设置有至少两个，焊盘13设置有至少两个，一个焊盘13电性连接于一个导热限位槽14；传感器芯片20设置有至少两个，集成电路芯片30设置有至少两个，一集成电路芯片30设于一限位导热限位槽14内，并与一传感器芯片20通过连接导线和第一导电结构11电性导通；屏蔽结构50设置有至少两个，一个所述屏蔽结构50包覆一个所述集成电路芯片30。
这里传感器100为组合传感器100，包括至少两个传感器芯片20和至少两个集成电路芯片30，一个传感器芯片20通过第一导电结构11和连接导线电性导通，每一个集成电路芯片30均采用屏蔽结构50包覆，以起到屏蔽外界干扰。
在本发明的一实施例，其中的两个传感器芯片20为环境传感器芯片21和声学传感器芯片22，其中的两个集成电路芯片30为第一集成电路芯片31和第二集成电路芯片31，环境传感器芯片21与第一集成电路芯片31通过连接导线和第一导电结构11电性导通，声学传感器芯片22与第二集成电路芯片31通过连接导线和第一导电结构11电性导通；基板10或罩壳60开设有声孔15，声孔15与容置腔70连通。
这里环境传感器芯片21可以为温度传感器芯片20、湿度传感器芯片20或气压传感器芯片20，声学传感器芯片22为麦克风芯片。基板10或者罩壳60开设连通容置腔70的声孔15，用于接收并检测外界声音变化。请参阅图1，在基板10对应声学传感器芯片22的表面开设声孔15。
需要说明的是，集成电路芯片30的左右两侧分别设置两排连接导线，左排连接导线中的一根连接导线起到外界给集成电路芯片30供电，使集成电路芯片30正常工作，剩余的连接导线将集成电路芯片30数据处理的信号传递给产品外界；右排连接导线中的一根起到集成电路芯片30给传感器芯片20供电，剩余的导线将传感器芯片20感受环境变化的信号传递给集成电路芯片30进行数据处理。
本发明还提出了一种传感器100的制作方法，用于制作上述传感器100。
请参阅图2、图10及图11，在本发明传感器100的制作方法一实施例中，传感器100的制作方法包括以下步骤：
步骤S10，制作基板10，所述基板10设有相互绝缘断开且均部分显露其表面的焊盘13和第一导电结构11，所述基板10的一表面还设有与所述焊盘13电性连通的导热限位槽14；
步骤S30，在所述导热限位槽14内放置集成电路芯片30，采用连接导线将所述集成电路芯片30与所述第一导电结构11电性连接；
步骤S40，采用屏蔽结构50包覆所述集成电路芯片30；
具体地，先制作基板10，基板10内设置有相互绝缘断开且部分显露其表面的焊盘13和第一导电结构11，且基板10的表面设有导热限位槽14，导电限位槽与焊盘13通过金属导线电性导通。然后将集成电路芯片30放置在导热限位槽14内，采用连接导线将集成电路芯片30与第一导电结构11电性导通。之后点涂固化绝缘胶层51，将集成电路芯片30及其连接导线包覆，以对其进行定位和绝缘。之后采用屏蔽结构50包覆集成电路芯片30，并对其进行定位和屏蔽。
可以理解的，这里将集成电路芯片30放置在导热限位槽14内，通过导热限位槽14和焊盘13可以将集成电路芯片30工作时产生的热量散出，由于集成电路芯片30与导热限位槽14的接触面积较大，则其散热效果较好。并且，导热限位槽14和绝缘胶层51对集成电路芯片30起到定位的作用，这样省去对集成电路芯片30的贴胶操作，简化了传感器100的制作工艺，缩短了其生产周期，降低了其生产成本。
此外，步骤S10之后，还包括：
步骤S20，在所述基板10设有所述导热限位槽14的表面贴装传感器芯片20，并采用连接导线将所述传感器芯片20与所述第一导电结构11电性连接；
步骤S40之后，还包括：
步骤S50，将罩壳60贴装于所述基板10设有导热限位槽14的表面，以围合形成容置腔70，所述传感器芯片20、所述集成电路芯片30及所述屏蔽结构50均位于所述容置腔70内。
具体地，采用粘片胶将传感器芯片20贴装在基板10设有导热限位槽14的表面，并采用连接导线将传感器芯片20与第一导电结构11电性导通。采用锡膏将罩壳60贴装在基板10的表面，并与基板10围合形成了容置腔70，传感器芯片20、集成电路芯片30、绝缘胶层51及金属屏蔽层52均位于该容置腔70内，如此便可制作得到传感器100。
进一步地，基板10内还设置有第二导电结构12，第二导电结构12部分显露于基板10的表面，且与第一导电结构11和焊盘13绝缘断开；
请参阅图3，步骤S40中，包括：
步骤S41，采用绝缘胶层51包覆所述集成电路芯片30，采用金属屏蔽层52包覆所述绝缘胶层51，并使得所述金属屏蔽层52与所述第二导电结构12电性抵接；
具体地，点涂金属屏蔽胶，形成包覆绝缘胶层51的金属屏蔽层52，金属屏蔽层52与第二导电结构12抵接并电性导通，以起到屏蔽外界干扰的作用。
相应地，步骤S50中，包括：
步骤S51，将罩壳60贴装于所述基板10设有导热限位槽14的表面，以围合形成容置腔70，所述传感器芯片20、所述集成电路芯片30、所述绝缘胶层51及所述金属屏蔽层52均位于所述容置腔70内，并使得所述罩壳60与所述第二导电结构12电性抵接。
具体地，在基板10设有第二导电结构12的位置点涂锡膏，进行贴装罩壳60，固化后，罩壳60与第二导电结构12电性导通。
请参阅图4、图6至图9，在本发明的一实施例中，步骤S10中包括：
步骤S11，制作电路板，所述电路板包括层叠设置的第一绝缘层111、第一导电层112及第二绝缘层113；
步骤S12，蚀刻所述第一绝缘层111和第一导电层112，得到相互绝缘断开的第一导电分离层1121、第二导电分离层1122及焊盘13，并去除所述第一绝缘层111；
步骤S13，在所述第一导电层112背向所述第二绝缘层113的表面沉积第三绝缘层114，并蚀刻所述第三绝缘层114，得到显露所述第一导电分离层1121和第二导电分离层1122的电镀区域1141；
步骤S14，在所述电镀区域1141内电镀金属走线，并在所述第三绝缘层114背向所述第一导电分离层1121的表面沉积第二导电层115；
步骤S15，蚀刻所述第二导电层115，得到相互绝缘断开的第一导电结构11、第二导电结构12以及导热分离层141，所述导热分离层141与所述焊盘13对应且通过金属走线电性导通；
步骤S16，在所述第二导电层115背向所述第三绝缘层114的表面沉积第四绝缘层116，蚀刻所述第四绝缘层116，得到显露所述第一导电结构11的第一显露口1161、显露所述第二导电结构12的第二显露口1162以及显露所述导热分离层141的第三显露口1163；
步骤S17，在所述第三显露口1163内电镀导热侧壁142，所述导热侧壁142与所述导热分离层141电性抵接，并围合形成导热限位槽14；
步骤S18，蚀刻所述第二绝缘层113背向所述第一导电层112的表面，以显露出所述第一导电分离层1121、所述第二导电分离层1122及所述焊盘13。
具体地，首先，在第一导电层112的两表面压第一绝缘层111和第二绝缘层113，制作得到电路板，这里第一导电层112一般为铜层，第一绝缘层111和第二绝缘层113均采用介质材料。然后采用光刻技术对第一绝缘层111定位曝光，去除曝光位置，接着采用化学湿法腐蚀第一导电层112，去除显露位置的金属层，得到相互绝缘断开的导电分离层和焊盘13。之后去除第一绝缘层111，并重新压第三绝缘层114，再通过光刻技术对第三绝缘层114定位曝光，去除部分介质材料，得到显露导电分离层的电镀区域1141。之后进行电镀填充电镀区域1141，形成金属走线，并在第三绝缘层114背向导电分离层表面沉积第二导电层115，采用化学湿法腐蚀第二导电层115，得到第一导电结构11、第二导电结构12以及导热分离层141，这样第一导电结构11、第二导电结构12以及导热分离层141相互绝缘断开，且导热分离层141通过金属走线与焊盘13电性导通。之后继续沉积第四绝缘层116，并采用光刻技术对第四绝缘层116定位曝光，得到显露第一导电结构11的第一显露口1161、显露第二导电结构12结构的第二显露口1162以及显露导热分离层141的第三显露口1163。之后在第三显露口1163内进行电镀导热侧壁142，以与所述导热分离层141电性抵接，并围合形成导热限位槽14，用于放置集成电路芯片30。最后采用光刻技术对二绝缘层定位曝光，以显露出导电分离层和焊盘13，也即显露第一导电结构11、第二导电结构12及焊盘13。如此便制作得到了基板10，该制作操作较为简单，而且采用导热限位槽14和绝缘胶层51对集成电路芯片30进行定位，省去了对集成电路芯片30的贴胶操作，简化了传感器100的制作工艺，缩短了其生产周期，降低了其生产成本。
可选地，第三显露口1163完全显露导热分离层141，导热侧壁142为环状结构，在所述导热限位槽14内放置集成电路芯片30的步骤后，集成电路芯片30的表面抵接于所述导热分离层141和导热侧壁142。
具体地，在集成电路芯片30装配后，其一表面和其四周侧面对应贴合于导热分离层141和导热侧壁142，其导热面积较大，能够较好地将集成电路芯片30工作时产生的热量散出，其散热效果较好。
请参阅图5，在本发明的一实施例中，导热限位槽14设置有至少两个，焊盘13设置有至少两个，一个焊盘13电性连接于一个导热限位槽14，步骤S20中，包括：
步骤S20a，在所述基板10设有所述导热限位槽14的表面贴装至少两个传感器芯片20，所述传感器芯片20的数量与所述导热限位槽14的数量相同，并采用连接导线将每一个所述传感器芯片20均与所述第一导电结构11电性连接；
相应地，步骤S30中，包括：
步骤S30a，在每一所述导热限位槽14内均放置一个集成电路芯片30，采用连接导线将每一个所述集成电路芯片30均与所述第一导电结构11电性连接；
步骤S40中，包括：
步骤S40a，采用多个屏蔽结构50包覆每一所述集成电路芯片30。
具体地，采用多个绝缘胶层51包覆每一所述集成电路芯片30，采用多个金属屏蔽层52包覆每一个所述绝缘胶层51，并使得每一个所述金属屏蔽层52均与所述第二导电结构12电性抵接。
这里制作的传感器100为组合传感器100，包括至少两个传感器芯片20和至少两个集成电路芯片30，一个传感器芯片20通过第一导电结构11和连接导线电性导通，每一个集成电路芯片30均采用绝缘胶层51和金属屏蔽层52包覆，以起到屏蔽外界干扰。并且每一个集成电路芯片30均放置在导热限位槽14内，其散热效果较好。
请再次参阅图2，在本发明的一实施例中，其中的两个传感器芯片20为环境传感器芯片21和声学传感器芯片22，其中的两个集成电路芯片30为第一集成电路芯片31和第二集成电路芯片31，环境传感器芯片21与第一集成电路芯片31通过连接导线和第一导电结构11电性导通，声学传感器芯片22与第二集成电路芯片31通过连接导线和第一导电结构11电性导通；
步骤S50之后，还包括：
步骤S60，在所述基板10或所述罩壳60的表面开设声孔15，并使得所述声孔15与所述容置腔70连通。
这里声孔15的开设，用于接收并检测外界声音变化。
需要说明的是，若声孔15开设于基板10的表面，则开设声孔15的操作可以在制作基板10的步骤中进行。
本发明还提出一种电子设备，所述电子设备包括如前所述的传感器100，该传感器100的具体结构参照前述实施例。由于电子设备采用了前述所有实施例的全部技术方案，因此至少具有前述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。
需要说明的是，电子设备一般为手机、手表、耳机、手环等，传感器100一般是安装于电子设备的壳体内，以使得电子设备实现相应的功能。传感器100可以为组合传感器100，以使得电子设备实现多种功能。
以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是在本发明的发明构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。

Claims (16)

1.一种传感器，其特征在于，包括：
基板，所述基板内设置有相互绝缘断开且部分显露其表面的焊盘和第一导电结构，所述基板的一表面还设有与所述焊盘电性连通的导热限位槽；
集成电路芯片，所述集成电路芯片设于所述导热限位槽内，并通过连接导线与所述第一导电结构电性导通；以及
屏蔽结构，所述屏蔽结构包覆所述集成电路芯片。
2.如权利要求1所述的传感器，其特征在于，所述导热限位槽的尺寸与所述集成电路芯片的尺寸相适配，以使得所述集成电路芯片的表面贴合于所述导热限位槽的槽壁面。
3.如权利要求2所述的传感器，其特征在于，所述导热限位槽的深度不大于所述集成电路芯片的厚度。
4.如权利要求1所述的传感器，其特征在于，所述基板内还设置有第二导电结构，所述第二导电结构部分显露于所述基板的表面，且与所述第一导电结构和所述焊盘绝缘断开；
所述屏蔽结构包括绝缘胶层和金属屏蔽层，所述绝缘胶层包覆于所述集成电路芯片，所述金属屏蔽层包覆于所述绝缘胶层，并与所述第二导电结构电性导通。
5.如权利要求1所述的传感器，其特征在于，所述第一导电结构包括两个金属层和连接两个所述金属层的金属走线，其中一个所述金属层通过连接导线与所述传感器芯片和所述集成电路芯片电性导通，另一个所述金属层部分显露于所述基板未设有所述导热限位槽的表面；和/或，
所述导热限位槽与所述焊盘相对设置，并通过金属走线与所述焊盘电性导通。
6.如权利要求1至5中任一项所述的传感器，其特征在于，所述传感器还包括传感器芯片和罩壳，所述传感器芯片设于所述基板设有所述导热限位槽的表面，并通过连接导线与所述第一导电结构电性导通，所述罩壳罩设于所述基板设有导热限位槽的表面，并围合形成容置腔，所述集成电路芯片、所述传感器芯片及所述屏蔽结构均位于所述容置腔内。
7.如权利要求6所述的传感器，其特征在于，所述导热限位槽设置有至少两个，所述焊盘设置有至少两个，一个所述焊盘电性连接于一个所述导热限位槽；
所述传感器芯片设置有至少两个，所述集成电路芯片设置有至少两个，一所述集成电路芯片设于一所述限位导热限位槽内，并与一所述传感器芯片通过连接导线和所述第一导电结构电性导通；
所述屏蔽结构设置有至少两个，一个所述屏蔽结构包覆一个所述集成电路芯片。
8.如权利要求7所述的传感器，其特征在于，其中的两个传感器芯片为环境传感器芯片和声学传感器芯片，其中的两个集成电路芯片为第一集成电路芯片和第二集成电路芯片，所述环境传感器芯片与所述第一集成电路芯片通过连接导线和所述第一导电结构电性导通，所述声学传感器芯片与所述第二集成电路芯片通过连接导线和所述第一导电结构电性导通；
所述基板或所述罩壳开设有声孔，所述声孔与所述容置腔连通。
9.一种传感器的制作方法，其特征在于，所述传感器的制作方法包括以下步骤：
制作基板，所述基板内设置有相互绝缘断开且部分显露其表面的焊盘和第一导电结构，所述基板的一表面还设有与所述焊盘电性连通的导热限位槽；
在所述导热限位槽内放置集成电路芯片，采用连接导线将所述集成电路芯片与所述第一导电结构电性连接；
采用屏蔽结构包覆所述集成电路芯片。
10.如权利要求9所述传感器的制作方法，其特征在于，所述基板内还设置有第二导电结构，所述第二导电结构部分显露于所述基板的表面，且与所述第一导电结构绝和所述焊盘缘断开；
采用屏蔽结构包覆所述集成电路芯片的步骤中，包括：
采用绝缘胶层包覆所述集成电路芯片，采用金属屏蔽层包覆所述绝缘胶层，并使得所述金属屏蔽层与所述第二导电结构电性抵接。
11.如权利要求10所述传感器的制作方法，其特征在于，所述制作基板的步骤中，包括：
制作电路板，所述电路板包括层叠设置的第一绝缘层、第一导电层及第二绝缘层；
蚀刻所述第一绝缘层和第一导电层，得到相互绝缘断开的第一导电分离层、第二导电分离层及焊盘，并去除所述第一绝缘层；
在所述第一导电层背向所述第二绝缘层的表面沉积第三绝缘层，并蚀刻所述第三绝缘层，得到显露所述第一导电分离层和所述导电分离层的电镀区域；
在所述电镀区域内电镀金属走线，并在所述第三绝缘层背向所述第一导电分离层的表面沉积第二导电层；
蚀刻所述第二导电层，得到相互绝缘断开的第一导电结构、第二导电结构以及导热分离层，所述导热分离层与所述焊盘对应且通过金属走线电性导通；
在所述第二导电层背向所述第三绝缘层的表面沉积第四绝缘层，蚀刻所述第四绝缘层，得到显露第一导电结构的第一显露口、显露所述第二导电结构的第二显露口以及显露导热分离层的第三显露口；
在所述第三显露口内电镀导热侧壁，所述导热侧壁与所述导热分离层电性抵接，并围合形成导热限位槽；
蚀刻所述第二绝缘层背向所述第一导电层的表面，以显露出所述第一导电分离层、第二导电分离层及所述焊盘。
12.如权利要求11所述传感器的制作方法，其特征在于，所述第三显露口完全显露所述导热分离层，所述导热侧壁为环状结构，在所述导热限位槽内放置集成电路芯片的步骤后，所述集成电路芯片的表面贴合于所述导热分离层和所述导热侧壁。
13.如权利要求9至12中任一项所述传感器的制作方法，其特征在于，制作基板的步骤之后，还包括：
在所述基板设有所述导热限位槽的表面贴装传感器芯片，并采用连接导线将所述传感器芯片与所述第一导电结构电性连接；
采用屏蔽结构包覆所述集成电路芯片的步骤之后，还包括：
将罩壳贴装于所述基板设有导热限位槽的表面，以围合形成容置腔，所述传感器芯片、所述集成电路芯片及所述屏蔽结构均位于所述容置腔内。
14.如权利要求13所述传感器的制作方法，其特征在于，所述导热限位槽设置有至少两个，所述焊盘设置有至少两个，一个所述焊盘电性连接于一个所述导热限位槽；
在所述基板设有所述导热限位槽的表面贴装传感器芯片，并采用连接导线将所述传感器芯片与所述第一导电结构电性连接的步骤中，包括：
在所述基板设有所述导热限位槽的表面贴装至少两个传感器芯片，所述传感器芯片的数量与所述导热限位槽的数量相同，并采用连接导线将每一个所述传感器芯片均与所述第一导电结构电性连接；
在所述导热限位槽内放置集成电路芯片，采用连接导线将所述集成电路芯片与所述第一导电结构电性连接的步骤中，包括：
在每一所述导热限位槽内均放置一个集成电路芯片，采用连接导线将每一个所述集成电路芯片均与所述第一导电结构电性连接；
采用屏蔽结构包覆所述集成电路芯片的步骤中，包括：
采用多个屏蔽结构包覆每一所述集成电路芯片。
15.如权利要求14所述传感器的制作方法，其特征在于，其中的两个传感器芯片为环境传感器芯片和声学传感器芯片，其中的两个集成电路芯片为第一集成电路芯片和第二集成电路芯片，所述环境传感器芯片与所述第一集成电路芯片通过连接导线和所述第一导电结构电性导通，所述声学传感器芯片与所述第二集成电路芯片通过连接导线和所述第一导电结构电性导通；
将所述罩壳贴装于所述基板设有导热限位槽的表面，以围合形成容置腔，所述传感器芯片、所述集成电路芯片及所述屏蔽结构均位于所述容置腔内的步骤之后，还包括：
在所述基板或所述罩壳的表面开设声孔，并使得所述声孔与所述容置腔连通。
16.一种电子设备，其特征在于，所述电子设备包括如权利要求1至8中任一项所述的传感器。
CN202010283079.9A 2020-04-10 2020-04-10 传感器及其制作方法、以及电子设备 Active CN111463190B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010283079.9A CN111463190B (zh) 2020-04-10 2020-04-10 传感器及其制作方法、以及电子设备
PCT/CN2020/135391 WO2021203726A1 (zh) 2020-04-10 2020-12-10 传感器及其制作方法、以及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010283079.9A CN111463190B (zh) 2020-04-10 2020-04-10 传感器及其制作方法、以及电子设备

Publications (2)

Publication Number Publication Date
CN111463190A true CN111463190A (zh) 2020-07-28
CN111463190B CN111463190B (zh) 2022-02-25

Family

ID=71685289

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010283079.9A Active CN111463190B (zh) 2020-04-10 2020-04-10 传感器及其制作方法、以及电子设备

Country Status (2)

Country Link
CN (1) CN111463190B (zh)
WO (1) WO2021203726A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021203726A1 (zh) * 2020-04-10 2021-10-14 青岛歌尔智能传感器有限公司 传感器及其制作方法、以及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101853818A (zh) * 2009-04-02 2010-10-06 欣兴电子股份有限公司 具有凹穴的封装基板结构及其制作方法
US20110188210A1 (en) * 2010-01-29 2011-08-04 National Chip Implementation Center National Applied Research Laboratories Three-dimensional soc structure formed by stacking multiple chip modules
CN104779213B (zh) * 2015-04-16 2017-12-15 歌尔股份有限公司 集成传感器的封装结构和封装方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4012496B2 (ja) * 2003-09-19 2007-11-21 カシオ計算機株式会社 半導体装置
JP2006324540A (ja) * 2005-05-20 2006-11-30 Renesas Technology Corp 半導体装置
JP5100878B1 (ja) * 2011-09-30 2012-12-19 株式会社フジクラ 部品内蔵基板実装体及びその製造方法並びに部品内蔵基板
CN205546203U (zh) * 2015-09-30 2016-08-31 奥特斯(中国)有限公司 具有引线接合的电子器件的电子装置
CN111463190B (zh) * 2020-04-10 2022-02-25 青岛歌尔智能传感器有限公司 传感器及其制作方法、以及电子设备

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101853818A (zh) * 2009-04-02 2010-10-06 欣兴电子股份有限公司 具有凹穴的封装基板结构及其制作方法
US20110188210A1 (en) * 2010-01-29 2011-08-04 National Chip Implementation Center National Applied Research Laboratories Three-dimensional soc structure formed by stacking multiple chip modules
CN104779213B (zh) * 2015-04-16 2017-12-15 歌尔股份有限公司 集成传感器的封装结构和封装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021203726A1 (zh) * 2020-04-10 2021-10-14 青岛歌尔智能传感器有限公司 传感器及其制作方法、以及电子设备

Also Published As

Publication number Publication date
WO2021203726A1 (zh) 2021-10-14
CN111463190B (zh) 2022-02-25

Similar Documents

Publication Publication Date Title
JP6626697B2 (ja) 配線基板およびその製造方法
US20070158826A1 (en) Semiconductor device
CN111307366A (zh) 组合传感器及其制作方法、以及电子设备
US9451694B2 (en) Package substrate structure
JP2004537182A (ja) 小型シリコンコンデンサマイクロフォンおよびその製造方法
US20170223839A1 (en) Printed circuit board with compartmental shields for electronic components and methods of fabricating the same
CN111463190B (zh) 传感器及其制作方法、以及电子设备
CN109935521B (zh) 封装基板制造工艺、封装基板以及芯片封装结构
CN109495831B (zh) 一种mems麦克风的封装结构及其制造方法
WO2019227956A1 (zh) 一种无线传输模组及制造方法
CN111533082B (zh) 微机电系统传感器的封装结构及其封装方法、及电子设备
CN211929484U (zh) 封装结构和电子设备
CN211504517U (zh) 组合传感器和电子设备
CN104220365B (zh) 腔封装设计
CN112897451B (zh) 传感器封装结构及其制作方法和电子设备
CN211555883U (zh) 芯片封装结构和电子设备
CN112911490B (zh) 传感器封装结构及其制作方法和电子设备
US12074100B2 (en) Flat no-lead package with surface mounted structure
CN213186550U (zh) 麦克风模组和电子设备
CN111982392A (zh) 组合传感器及其制作方法、以及电子设备
CN112533349B (zh) 电路板及其制作方法
JP2504486B2 (ja) 混成集積回路構造
JP2632762B2 (ja) 半導体素子搭載用基板の製造方法
CN220156621U (zh) 麦克风结构
CN115841995B (zh) 一种封装结构及封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant