CN111463133B - Ge基NMOS晶体管及其制作方法 - Google Patents
Ge基NMOS晶体管及其制作方法 Download PDFInfo
- Publication number
- CN111463133B CN111463133B CN202010309345.0A CN202010309345A CN111463133B CN 111463133 B CN111463133 B CN 111463133B CN 202010309345 A CN202010309345 A CN 202010309345A CN 111463133 B CN111463133 B CN 111463133B
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- gas
- metal
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 229910052751 metal Inorganic materials 0.000 claims abstract description 219
- 239000002184 metal Substances 0.000 claims abstract description 219
- 239000000758 substrate Substances 0.000 claims abstract description 68
- 238000003475 lamination Methods 0.000 claims abstract description 42
- 230000003647 oxidation Effects 0.000 claims abstract description 23
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 23
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 16
- 239000001301 oxygen Substances 0.000 claims abstract description 16
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 16
- 230000002401 inhibitory effect Effects 0.000 claims abstract description 11
- 150000004767 nitrides Chemical class 0.000 claims description 78
- 239000007789 gas Substances 0.000 claims description 73
- 238000000034 method Methods 0.000 claims description 26
- 125000006850 spacer group Chemical group 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 17
- 238000002955 isolation Methods 0.000 claims description 14
- 239000004020 conductor Substances 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 11
- 230000001590 oxidative effect Effects 0.000 claims description 11
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 10
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 9
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 229910052725 zinc Inorganic materials 0.000 claims description 6
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 3
- 238000009832 plasma treatment Methods 0.000 claims description 3
- 230000009467 reduction Effects 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 32
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 13
- 150000004706 metal oxides Chemical class 0.000 abstract description 13
- 230000002829 reductive effect Effects 0.000 abstract description 4
- 238000005036 potential barrier Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 323
- 239000004065 semiconductor Substances 0.000 description 22
- 229910002616 GeOx Inorganic materials 0.000 description 11
- 230000008569 process Effects 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种Ge基NMOS晶体管及其制作方法，其中制作方法包括：在Ge基衬底上形成栅堆叠；在Ge基衬底内形成有源区，该有源区包括位于栅堆叠两侧的源区和漏区；在源区和漏区上形成第一金属层；对第一金属层进行氧化处理形成介质层叠层，该介质层叠层包括第一介质层和第二介质层，其中第一介质层为Ge的氧化物，用于钝化源区和漏区的表面态；第二介质层为第一金属层的氧化物，用于抑制金属诱导带隙态；在介质层叠层上形成第二金属层。通过设置介质层叠层实现了较好的解钉扎作用，基于氧化处理的方式相较于直接制备金属氧化物的方式而言，在Ge界面处引入的氧浓度更高，有利于降低接触势垒，并且具有更高的稳定性，利于降低表面态。
Description
技术领域
本公开属于半导体器件技术领域，涉及一种Ge基NMOS晶体管及其制作方法。
背景技术
锗(Ge)材料具有高而对称的载流子迁移率，能够提供更大的驱动电流和更快的开关速度；同时，锗(Ge)的禁带宽度比硅(Si)的禁带宽度小，所需的驱动电压更低，因此基于Ge材料自身的优势，Ge基器件成为高性能MOS器件极有希望的发展方向之一。
然而，Ge基器件仍存在许多亟待解决的问题，尤其是NMOS晶体管。例如：由于金属与N型Ge接触存在费米能级钉扎效应(Fermi-level pinning，FLP)，导致Ge基NMOS晶体管的源漏区难以形成欧姆接触，从而限制器件性能提升。
发明内容
(一)要解决的技术问题
本公开提供了一种Ge基NMOS晶体管及其制作方法，以至少部分解决以上所提出的技术问题。
(二)技术方案
根据本公开的一个方面，提供了一种Ge基NMOS晶体管的制作方法，包括：在Ge基衬底上形成栅堆叠；在Ge基衬底内形成有源区，该有源区包括位于栅堆叠两侧的源区和漏区；在源区和漏区上形成第一金属层；对第一金属层进行氧化处理形成介质层叠层，该介质层叠层包括第一介质层和第二介质层，其中第一介质层为Ge的氧化物，用于钝化源区和漏区的表面态；第二介质层为第一金属层的氧化物，用于抑制金属诱导带隙态；在介质层叠层上形成第二金属层。
在本公开的一实施例中，该制作方法中，在介质层叠层上形成第二金属层，包括：在介质层叠层上形成金属氮化物层；以及在金属氮化物层上形成第二金属层，使得第二金属层通过金属氮化物层和介质层叠层与有源区接触。
在本公开的一实施例中，该制作方法中，在源区和漏区上形成第一金属层，包括：在形成有栅堆叠、源区和漏区的结构上沉积一硬掩膜层；刻蚀掉位于源区和漏区上方的硬掩膜层，得到第一接触孔；在硬掩膜层上表面以及第一接触孔内壁沉积第一金属层。
在本公开的一实施例中，该制作方法中，在介质层叠层上形成金属氮化物层后，第一接触孔由于内径缩小变为第二接触孔；在金属氮化物层上形成第二金属层，包括：在第二接触孔中填充第二金属层。
在本公开的一实施例中，该制作方法还包括：在栅堆叠的上表面和侧壁形成间隔层。
在本公开的一实施例中，该制作方法中，在Ge基衬底上形成栅堆叠之前，还包括：在Ge基衬底中形成浅沟道隔离区，浅沟道隔离区位于有源区的外侧。
在本公开的一实施例中，该制作方法中，氧化处理为以下处理方式的一种或几种：热氧化处理、氧等离子体处理或者臭氧氧化处理；和/或，氧化处理的温度为200℃～400℃；和/或，氧化处理的时间为10min～20min。
根据本公开的另一个方面，提供了一种Ge基NMOS晶体管，包括：Ge基衬底；形成于Ge基衬底上的栅堆叠；形成于Ge基衬底内的有源区，该有源区包括位于栅堆叠两侧的源区和漏区；形成于源区和漏区上的介质层叠层，该介质层叠层通过对第一金属层进行氧化处理形成，第一金属层形成于源区和漏区上；介质层叠层包括第一介质层和第二介质层，其中第一介质层为Ge的氧化物，用于钝化源区和漏区的表面态；第二介质层为第一金属层的氧化物，用于抑制金属诱导带隙态；形成于介质层叠层上的第二金属层。
在本公开的一实施例中，上述晶体管还包括：形成于介质层叠层上的金属氮化物层；第二金属层形成于金属氮化物层上，第二金属层通过金属氮化物层和介质层叠层与有源区接触。
在本公开的一实施例中，上述晶体管还包括：硬掩膜层，硬掩膜层位于Ge基衬底上方且覆盖于有源区之外的位置，硬掩膜层包括：第一硬掩膜层，覆盖于衬底上方；以及第二硬掩膜层，位于栅堆叠上方。
在本公开的一实施例中，该晶体管中，金属氮化物层和第二介质层共形覆盖于该硬掩膜层的侧壁和上表面，以及共形覆盖于第一介质层的上表面，第一介质层与该硬掩膜层的侧壁接触。
在本公开的一实施例中，该晶体管中，第二金属层填充于有源区上方对应的金属氮化物层侧壁之间。
在本公开的一实施例中，该晶体管中，栅堆叠的上表面和侧壁形成有间隔层。
在本公开的一实施例中，该晶体管中，Ge基衬底中还形成有浅沟道隔离区，浅沟道隔离区位于有源区的外侧。
在本公开的一实施例中，上述晶体管和制作方法中，硬掩膜层的材料包括以下材料的一种或其组合：氧化物、氮化物以及氮氧化物。
在本公开的一实施例中，上述晶体管和制作方法中，源区和漏区均为N型掺杂，掺杂浓度为1×1019cm-3～1×1021cm-3。
在本公开的一实施例中，上述晶体管和制作方法中，栅堆叠包括栅介质层和栅导体层，其中栅介质层包括高介电常数层，栅导体层包括金属栅层。
在本公开的一实施例中，上述晶体管和制作方法中，
Ge基衬底为Ge衬底或SiGe衬底；和/或，
第一金属层的材料为Ti或Zn；和/或，
第一金属层的厚度为
和/或，
介质层叠层的厚度为1nm～3nm；和/或，
第一介质层的材料为GeOx，Ge为+4价或+3价，x＝1.5或2；和/或，
第二介质层的材料为TiO2或ZnO；和/或，
第一介质层的厚度为
和/或，
第二介质层的厚度为
和/或，
金属氮化物的材料为TiN、TaN或WNy，W为+6价，y＝1.2；和/或，
金属氮化物的厚度为
和/或，
第二金属层为W或Co。
(三)有益效果
从上述技术方案可以看出，本公开提供的Ge基NMOS晶体管及其制作方法，具有以下有益效果：
(1)该Ge基NMOS晶体管的结构中，通过设置介质层叠层实现了较好的解钉扎作用，基于第一介质层(Ge的氧化物，例如GeO2)和第二介质层(金属氧化物，例如TiO2或ZnO)同时实现了钝化源区和漏区的表面态以及抑制金属诱导带隙态的功能，第一介质层GeOx是极好的表面态钝化层，尤其是GeOx中的Ge3+、Ge4+价态，具有优良的钝化有源区表面态的作用，第二介质层可以有效抑制金属诱导带隙态，解决了金属与氧化物进行接触时由于存在费米能级钉扎效应导致的接触电阻过高的基础技术问题。
(2)进一步的，通过设置金属氮化物，形成半导体/介质层叠层/金属氮化物的接触结构，同时实现了解钉扎以及提高热稳定性的效果。一方面，介质层叠层能够有效实现解钉扎作用；另一方面，金属氮化物(如TiN、TaN、WNx等)能够提高源漏接触的热稳定性，因为金属氮化物相对来说不易与氧反应，氧在其中的扩散得以抑制，而且金属氮化物中的N由于与Ge具有较大的电负性差异会引入界面偶极子，能够进一步降低接触势垒。
(3)该Ge基NMOS晶体管结构的制作方法中，除了上述结构上的优点之外，相比于原子层沉积(ALD)直接沉积金属氧化物(例如TiO2)的方式来实现MIS结构中介质层的制备，本公开通过利用氧化处理金属层的方式得到介质层叠层，具有更优的解钉扎效果。在氧化处理过程中，氧会与第一金属层发生反应生成第二介质层，同时氧还扩散至源区和漏区表面，与源区和漏区表面的Ge发生反应生成GeOx(Ge3+、Ge4+为主)，可以钝化Ge表面态，从而有效实现解钉扎作用。另外，氧化处理的方式在Ge界面处引入的氧浓度更高，而界面氧浓度有利于降低接触势垒。此外，由于第二介质层(金属氧化物，例如TiO2)比第一介质层(Ge的氧化物，例如GeO2)具有更低的吉布斯自由能，这意味着介质层叠层(例如GeO2/TiO2)相比单一的金属氧化物(例如GeO2，GeOx不稳定易分解)具有更高的稳定性，利于降低表面态。
附图说明
图1为根据本公开一实施例所示的Ge基NMOS晶体管的制作方法流程图。
图2-图8为图1所示的Ge基NMOS晶体管的制作方法各个步骤对应的结构示意图。
图2示例性示意在锗基衬底上形成栅堆叠和位于衬底的源/漏区的结构。
图3示例性示意在形成有栅堆叠和源/漏区的结构上形成硬掩膜层的结构。
图4示例性示意刻蚀位于源/漏区上方的硬掩膜层得到第一接触孔的结构。
图5示例性示意在硬掩膜层上表面以及接触孔内壁沉积第一金属层的结构。
图6示例性示意氧化处理第一金属层后得到具有第一介质层和第二介质层的结构。
图7示例性示意在第二介质层表面沉积金属氮化物层的结构。
图8示例性示意在金属氮化物层表面沉积第二金属层以填充第二接触孔的结构。
图9为根据本公开实施例所示的金属氮化物/介质层叠层/半导体与现有的金属/半导体之间接触电阻对比图。
【符号说明】
1-Ge基NMOS晶体管；
10-Ge基衬底；
101-浅沟道隔离区；
11-有源区；
111-源区； 112-漏区；
12-栅堆叠；
121-栅介质层； 122-栅导体层；
13-间隔层；
14-硬掩膜层(层间氧化物介电层)；
141-第一硬掩膜层； 142-第二硬掩膜层；
15-第一接触孔； 15’-第二接触孔；
16-第一金属层；
161-第一介质层； 162-第二介质层；
17-金属氮化物层； 18-第二金属层。
具体实施方式
在实现本公开的过程中，发现相关技术存在以下技术问题。费米能级钉扎来源于金属诱导带隙态和Ge表面态。为降低Ge基NMOS晶体管的源漏区接触电阻，相关技术通常采用金属-介质层-Ge(MIS，金属-中间介质层-半导体层)的接触结构，其中介质层能够抑制金属诱导带隙态。然而上述MIS结构存在两大弊端，一是低的热稳定性；二是无法抑制Ge表面态的影响。例如Ti-TiO2-Ge接触结构，往往只能抑制金属诱导带隙态(MIGS)，而无法抑制Ge表面态的影响。基于上述，本公开提供了一种Ge基NMOS晶体管及其制作方法，通过设置介质层叠层实现了较好的解钉扎作用，基于第一介质层(Ge的氧化物)和第二介质层(金属氧化物)同时实现了钝化源区和漏区的表面态以及抑制金属诱导带隙态的功能。进一步通过设置金属氮化物，形成半导体/介质层叠层/金属氮化物/金属的接触结构，同时实现了解钉扎以及提高热稳定性的效果。通过利用氧化处理金属层的方式得到介质层叠层，具有更优的解钉扎效果。
为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。本公开中，术语“A和/或B”表示只包括A，只包括B，或者同时包括A和B。
第一实施例
在本公开的第一个示例性实施例中，提供了一种Ge基NMOS晶体管的制作方法。
图1为根据本公开一实施例所示的Ge基NMOS晶体管的制作方法流程图。
参照图1所示，本公开的Ge基NMOS晶体管的制作方法，包括：
步骤S11，在Ge基衬底上形成栅堆叠；
步骤S12，在Ge基衬底内形成有源区，该有源区包括位于栅堆叠两侧的源区和漏区；
步骤S13，在源区和漏区上形成第一金属层；
步骤S14，对第一金属层进行氧化处理形成介质层叠层，该介质层叠层包括第一介质层和第二介质层，其中第一介质层为Ge的氧化物，用于钝化源区和漏区的表面态；第二介质层为第一金属层的氧化物，用于抑制金属诱导带隙态；
步骤S15，在介质层叠层上形成第二金属层。
步骤S14中通过利用氧化处理金属层的方式得到介质层叠层，相比于现有的原子层沉积(ALD)直接沉积金属氧化物(例如TiO2)的方式来实现MIS结构中介质层的制备而言，具有更优的解钉扎效果。
图2-图8为图1所示的Ge基NMOS晶体管的制作方法各个步骤对应的结构示意图。
下面结合图2-图8来详细描述各个步骤对应的实施方式。
在步骤S11，在Ge基衬底上形成栅堆叠。
图2示例性示意在锗基衬底上形成栅堆叠和位于衬底的源/漏区的结构。
参照图2所示，例如可以通过沉积、光刻和刻蚀工艺在Ge基衬底10上制作出栅堆叠12。
本实施例中，Ge基衬底10为包括Ge的半导体衬底，例如可以为Ge衬底或SiGe衬底。由于是NMOS晶体管，在Ge基衬底10中会进行N离子轻掺杂，即Ge基衬底10为N型。为了与后续形成的源区和漏区为重掺杂进行区别，在源区和漏区中标注有N+，表示为N型离子重掺杂。
在一可选的实施例中，在步骤S11之前还包括：在Ge基衬底中形成浅沟道隔离区101，该浅沟道隔离区101位于有源区11的外侧，用于隔离相邻器件中的有源区11。在Ge基衬底10中进行N型离子轻掺杂的步骤可以在形成浅沟道隔离区101之后实施。接着实施步骤S11。
本实施例中，栅堆叠12包括栅介质层121和栅导体层122。其中栅介质层121包括高介电常数层(高K栅介质层)，栅导体层122包括金属栅层。
在步骤S12，在Ge基衬底内形成有源区，该有源区包括位于栅堆叠两侧的源区和漏区。
在本公开的一实施例中，参照图2所示，例如可以通过在栅堆叠12的上表面和侧壁形成间隔层13(spacer)。该间隔层13为绝缘材料。
位于栅堆叠12上表面的间隔层13可以作为栅堆叠12顶部的保护层。在其他实施例中，位于栅堆叠12上表面的间隔层13也可以通过化学机械抛光(CMP)的方式去除。
位于栅堆叠12侧壁的间隔层13用于限定出有源区11的内侧边缘，通过以位于栅堆叠12侧壁的间隔层13(也可以称为栅墙)作为基准在Ge基衬底10内进行N型离子重掺杂，以形成有源区。在位于栅堆叠12侧壁的间隔层13的外侧形成了N+有源区11，包括：源区111和漏区112。
需要说明的是，图2中示意的源区111和漏区112的位置和形状仅作为示例，二者的顺序可以交换，在器件没有接入电路之前，源区111和漏区112是等同的。当器件接入电路之后，对于NMOS管来说，电位低的一端定义为源区，电位高的一端定义为漏区，PMOS管的情况则相反。
经过步骤S11和步骤S12得到形成有栅堆叠、源区和漏区的结构。在一实例中，该结构中，栅堆叠的顶部和侧壁形成有间隔层13。
上述有关在Ge基衬底内形成有源区和栅堆叠的实施例仅作为示例，其它现有的制备工艺均可以涵盖在本公开的保护范围之内。另外，在其他实施例中，上述步骤S11和S12的执行顺序可能发生变化或者在同一个制备工艺中实现。
在步骤S13，在源区和漏区上形成第一金属层。
图3-图5示意性示例了一实施例中形成金属层的过程。图3示例性示意在形成有栅堆叠和源/漏区的结构上形成硬掩膜层的结构。图4示例性示意刻蚀位于源/漏区上方的硬掩膜层得到第一接触孔的结构。图5示例性示意在硬掩膜层上表面以及接触孔内壁沉积第一金属层的结构。
参照图3-图5所示，本实施例中，在源区111和漏区112上形成第一金属层16，包括以下子步骤S13a、S13b和S13c。
子步骤S13a，在形成有栅堆叠、源区和漏区的结构上沉积一硬掩膜层。在图2所示的结构上沉积硬掩膜层14，该硬掩膜层14覆盖于间隔层13和Ge基衬底10之上，得到的结构参照图3所示。
子步骤S13b，刻蚀掉位于源区和漏区上方的硬掩膜层，得到第一接触孔。在图3所示的结构上刻蚀掉位于源区111和漏区112上方的硬掩膜层14，得到第一接触孔15，在图3示意的剖面图中，该第一接触孔15将原先完整的硬掩膜层14分隔成3个部分，将覆盖于Ge基衬底10上方的部分称之为第一硬掩膜层141，将位于栅堆叠12上方的部分称之为第二硬掩膜层142，得到的结构参照图4所示，第二硬掩膜层142和栅堆叠12整体与第一硬掩膜层141之间限定出第一接触孔15，该第一接触孔15位于源极111和漏极112上方。第一接触孔15将源区111和漏区112的表面暴露出来，从而便于形成后续的接触结构。
子步骤S13c，在硬掩膜层上表面以及第一接触孔内壁沉积第一金属层。在图4所示的结构上沉积第一金属层16，该第一金属层16覆盖于硬掩膜层14的上表面以及第一接触孔15的内壁，即第一金属层16覆盖于第一硬掩膜层141的上表面和侧壁、覆盖于第二硬掩膜层142的上表面和侧壁及栅堆叠12的侧壁、以及覆盖于由第一接触孔15暴露出来的Ge基衬底表面。覆盖于由第一接触孔15暴露出来的Ge基衬底表面也可以描述为：覆盖于源区111和漏区112的表面。在硬掩膜层14上表面以及第一接触孔15内壁沉积第一金属层16之后得到的结构参照图5所示。
在一实施例中，硬掩膜层14的材料包括以下材料的一种或其组合：氧化物、氮化物以及氮氧化物。本实施例以氧化物作硬掩膜层的示例。
在步骤S14，对第一金属层进行氧化处理形成介质层叠层，该介质层叠层包括第一介质层和第二介质层，其中第一介质层为Ge的氧化物，用于钝化源区和漏区的表面态；第二介质层为第一金属层的氧化物，用于抑制金属诱导带隙态。
氧化处理为以下处理方式的一种或几种：热氧化处理、氧等离子体处理或者臭氧氧化处理；和/或，氧化处理的温度为200℃～400℃；和/或，氧化处理的时间为10min～20min。
在一实施例中，第一金属层的材料为Ti或Zn；和/或，第一金属层的厚度为
在一实施例中，介质层叠层的厚度为1nm～3nm。
在一实施例中，第一介质层161的材料为GeOx，Ge为+4价或+3价，x＝1.5或2；和/或，第一介质层的厚度为
在一实施例中，第二介质层162的材料为TiO2或ZnO；和/或，第二介质层的厚度为
图6示例性示意氧化处理第一金属层后得到具有第一介质层和第二介质层的结构。参照图6所示，在氧化处理第一金属层16的过程中，第一金属层16被氧化变成了第二介质层162，同时氧还扩散至源区111和漏区112表面，与源区111和漏区112表面的Ge发生反应生成Ge的氧化物(GeOx，Ge3+、Ge4+为主，x＝2或1.5)，即为第一介质层161，生成的第一介质层161可以钝化源区111和漏区112的Ge表面态，从而有效实现解钉扎作用。
另外，氧化处理的方式在Ge界面处引入的氧浓度相较于直接沉积氧化物的制备方式而言氧浓度更高，而界面氧浓度越高越有利于降低接触势垒。
此外，由于第二介质层(金属氧化物，例如TiO2)比第一介质层(Ge的氧化物，例如GeO2)具有更低的吉布斯自由能，这意味着介质层叠层(例如GeO2/TiO2)相比单一的金属氧化物(例如GeO2，GeOx不稳定易分解)具有更高的稳定性，利于降低表面态。
该Ge基NMOS晶体管的结构中，通过设置介质层叠层实现了较好的解钉扎作用，基于第一介质层(Ge的氧化物，例如GeO2)和第二介质层(金属氧化物，例如TiO2或ZnO)同时实现了钝化源区和漏区的表面态以及抑制金属诱导带隙态的功能，第一介质层GeOx是极好的表面态钝化层，尤其是GeOx中的Ge3+、Ge4+价态，具有优良的钝化有源区表面态的作用，第二介质层可以有效抑制金属诱导带隙态，解决了金属与氧化物进行接触时由于存在费米能级钉扎效应导致的接触电阻过高的基础技术问题。
步骤S15，在介质层叠层上形成第二金属层。
优选的，为了降低金属-半导体接触结构中的接触电阻，第二金属层为W或Co。
下面结合图7和图8来介绍一实施例中步骤S15的实施方式。图7示例性示意在第二介质层表面沉积金属氮化物层的结构。图8示例性示意在金属氮化物层表面沉积第二金属层以填充第二接触孔的结构。
在本公开的一实施例中，在介质层叠层上形成第二金属层，包括以下子步骤S15a和S15b。
在子步骤S15a中，参照图7所示，在介质层叠层上形成金属氮化物层17。在介质层叠层上形成金属氮化物层17参照图7所示。
在一实施例中，金属氮化物的材料为TiN、TaN或WNy，W为+6价，y＝1.2；和/或，金属氮化物的厚度为
在子步骤S15b中，参照图8所示，在金属氮化物层17上形成第二金属层18，使得第二金属层18通过金属氮化物层17和介质层叠层(包括第一介质层161和第二介质层162)与有源区11接触。
该实施例中，在介质层叠层上形成金属氮化物层后，第一接触孔15由于内径缩小变为第二接触孔15’。对应在金属氮化物层17上形成第二金属层18，包括：在第二接触孔15’中填充第二金属层18。形成第二金属层18之后进行后段互连工艺。
通过设置金属氮化物，形成半导体/介质层叠层/金属氮化物的接触结构，同时实现了解钉扎以及提高热稳定性的效果。一方面，介质层叠层能够有效实现解钉扎作用；另一方面，金属氮化物(如TiN、TaN、WNx等)能够提高源漏接触的热稳定性，因为金属氮化物相对来说不易与氧反应，氧在其中的扩散得以抑制，而且金属氮化物中的N由于与Ge具有较大的电负性差异会引入界面偶极子，能够进一步降低接触势垒。
上述半导体/介质层叠层/金属氮化物的接触结构的方案为优选方案，可以同时实现解钉扎以及提高热稳定性。在其它实施例中，在介质层叠层上形成第二金属层的步骤S15可以不沉积金属氮化物，为半导体/介质层叠层/金属的接触结构，该结构具有较好的解钉扎效果，解决了现有技术中存在的金属与氧化物进行接触时由于存在费米能级钉扎效应导致的接触电阻过高的技术问题。
另外，还对本实施例制作的Ge基NMOS晶体管中金属/金属氮化物/介质层叠层/半导体接触结构的接触电阻与现有技术的金属-半导体接触结构进行了对比测试。在一实例中，第二金属层的材料为Ti，半导体层为n型Ge，将现有的接触结构表示为：Ti/n-Ge；本公开实施例的接触结构为：TiN/TiO2/GeOx/n-Ge。
图9为根据本公开实施例所示的金属氮化物/介质层叠层/半导体与现有的金属/半导体之间接触电阻对比图。测试结果参照图9所示，本实施例的金属氮化物/介质层叠层/半导体接触结构TiN/TiO2/GeOx/n-Ge相较于现有的金属半导体接触结构Ti/n-Ge的接触电阻降低了45％。
综上所述，本实施例的Ge基NMOS晶体管的制作方法通过利用氧化处理金属层的方式得到介质层叠层，相对于现有的直接沉积金属氧化层的方式具有更优的解钉扎效果，有效降低了金属好半导体之间的接触电阻，解决了现有技术中存在的金属与氧化物进行接触时由于存在费米能级钉扎效应导致的接触电阻过高的技术问题；另外通过设置金属氮化物，形成半导体/介质层叠层/金属氮化物的接触结构，同时实现了解钉扎以及提高热稳定性的效果。
第二实施例
在本公开的第二个示例性实施例中，提供了一种Ge基NMOS晶体管。该Ge基NMOS晶体管可以是上述各实施例的制作方法制备得到的结构。
在一实施例中，可以参照图6和图8所示，本实施例中的Ge基NMOS晶体管不含有金属氮化物层17，即在图8所示的结构中去除金属氮化物层17；或者在图6所示的结构中，在源区和漏区的上表面沉积第二金属层18得到。该Ge基NMOS晶体管1，包括：Ge基衬底10；形成于Ge基衬底10上的栅堆叠12；形成于Ge基衬底内10的有源区11，该有源区11包括位于栅堆叠12两侧的源区111和漏区112；形成于源区111和漏区112上的介质层叠层，介质层叠层包括第一介质层161和第二介质层162，其中第一介质层161为Ge的氧化物；第二介质层162为金属氧化物层，用于抑制金属诱导带隙态；形成于介质层叠层上的第二金属层18。
本实施例中，参照图6和图7所示，该介质层叠层是通过对第一金属层16进行氧化处理形成的，第一金属层16形成于源区111和漏区112上。该第一金属层16至少包括位于源区111正上方的部分和漏区112正上方的部分。其中，第二介质层162为第一金属层的氧化物，用于抑制金属诱导带隙态；第一介质层161为Ge的氧化物，用于钝化源区和漏区的表面态。
在本公开的一实施例中，该晶体管中，Ge基衬底10中还形成有浅沟道隔离区101，浅沟道隔离区101位于有源区11的外侧。
在一实例中，参照图8所示，上述实施例的晶体管1还包括：硬掩膜层14，该硬掩膜层14位于Ge基衬底10上方且覆盖于有源区11之外的位置。
继续参照图8所示，该硬掩膜层14包括：第一硬掩膜层141，覆盖于Ge基衬底10上方；以及第二硬掩膜层142，位于栅堆叠12上方。
在本公开的一实施例中，参照图8所示，栅堆叠12的上表面和侧壁形成有间隔层13。对应的，在栅堆叠12的上表面和侧壁具有间隔层13的实施例中，在第二硬掩膜层142和栅堆叠12之间还具有间隔层13，第二硬掩膜层142覆盖于间隔层13上方。
在另一实施例中，相较于上述实施例，本实施例的晶体管还包括：形成于介质层叠层上的金属氮化物层17。上述第二金属层18形成于金属氮化物层17上，第二金属层18通过金属氮化物层17和介质层叠层与有源区11接触。
该实施例的晶体管中，参照图8所示，金属氮化物层17和第二介质层162共形覆盖于硬掩膜层14的侧壁和上表面，以及共形覆盖于第一介质层161的上表面，第一介质层161与该硬掩膜层14的侧壁接触。
在本公开的一实施例中，参照图8所示，第二金属层18填充于有源区11上方对应的金属氮化物层17的侧壁之间。
在本公开的一实施例中，上述晶体管中，硬掩膜层的材料包括以下材料的一种或其组合：氧化物、氮化物以及氮氧化物。
在本公开的一实施例中，上述晶体管中，源区和漏区均为N型掺杂，掺杂浓度为1×1019cm-3～1×1021cm-3。
在本公开的一实施例中，上述晶体管中，栅堆叠包括栅介质层和栅导体层，其中栅介质层包括高介电常数层，栅导体层包括金属栅层。
在本公开的一实施例中，上述晶体管中，
Ge基衬底为Ge衬底或SiGe衬底；和/或，
第一金属层的材料为Ti或Zn；和/或，
第一金属层的厚度为
和/或，
介质层叠层的厚度为1nm～3nm；和/或，
第一介质层的材料为GeOx，Ge为+4价或+3价，x＝1.5或2；和/或，
第二介质层的材料为TiO2或ZnO；和/或，
第一介质层的厚度为
和/或，
第二介质层的厚度为
和/或，
金属氮化物的材料为TiN、TaN或WNy，W为+6价，y＝1.2；和/或，
金属氮化物的厚度为
和/或，
第二金属层为W或Co。
上述各层的材料和尺寸范围仅作为示例性的，可以根据实际需要选择其他金属、介电材料和合适的尺寸。
本实施例的Ge基NMOS晶体管的结构中，通过设置介质层叠层实现了较好的解钉扎作用，基于第一介质层(Ge的氧化物，例如GeO2)和第二介质层(金属氧化物，例如TiO2或ZnO)同时实现了钝化源区和漏区的表面态以及抑制金属诱导带隙态的功能，第一介质层GeOx是极好的表面态钝化层，尤其是GeOx中的Ge3+、Ge4+价态，具有优良的钝化有源区表面态的作用，第二介质层可以有效抑制金属诱导带隙态，解决了金属与氧化物进行接触时由于存在费米能级钉扎效应导致的接触电阻过高的基础技术问题。进一步的，通过设置金属氮化物，形成半导体/介质层叠层/金属氮化物的接触结构，同时实现了解钉扎以及提高热稳定性的效果。一方面，介质层叠层能够有效实现解钉扎作用；另一方面，金属氮化物(如TiN、TaN、WNx等)能够提高源漏接触的热稳定性，因为金属氮化物相对来说不易与氧反应，氧在其中的扩散得以抑制，而且金属氮化物中的N由于与Ge具有较大的电负性差异会引入界面偶极子，能够进一步降低接触势垒。
综上所述，本公开提供了一种在源漏区采用金属氮化物-介质层叠层-半导体的结构，第一介质层钝化Ge表面态，第二介质层抑制金属诱导间隙态，从而削弱费米钉扎效应、降低源漏区的接触电阻；同时采用金属氮化物取代纯金属提升源漏区接触电阻的热稳定性，实现了具有高热稳定性的低阻接触，提升NMOS晶体管性能。
除非另作定义，本公开实施例以及附图中，同一标号代表同一含义。为了清晰起见，在用于描述本公开的实施例的附图中，层或区域的厚度被放大；并且，本公开一些实施例的附图中，只示出了与本公开构思相关的结构，其他结构可参考通常设计。另外，一些附图只是示意出本公开实施例的基本结构，而省略了细节部分。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语表示开放的意义，除了明确列举的元件、部件、部分或项目外，并不排除其他元件、部件、部分或者项目。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。可以理解，当诸如层、膜、区域或衬底基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
再者，单词“包含”或“包括”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。
除非存在技术障碍或矛盾，本公开的上述各种实施方式可以自由组合以形成另外的实施例，这些另外的实施例均在本公开的保护范围中。
以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。
Claims (21)
1.一种Ge基NMOS晶体管的制作方法，其特征在于，包括：
在Ge基衬底上形成栅堆叠；
在Ge基衬底内形成有源区，该有源区包括位于所述栅堆叠两侧的源区和漏区；
在所述源区和所述漏区上形成第一金属层；
对所述第一金属层进行氧化处理形成介质层叠层，该介质层叠层包括第一介质层和第二介质层，其中所述第一介质层为Ge的氧化物，用于钝化源区和漏区的表面态；所述第二介质层为第一金属层的氧化物，用于抑制金属诱导带隙态；
在所述介质层叠层上形成第二金属层。
2.根据权利要求1所述的制作方法，其特征在于，在所述介质层叠层上形成第二金属层，包括：
在所述介质层叠层上形成金属氮化物层；以及
在所述金属氮化物层上形成第二金属层，使得第二金属层通过金属氮化物层和介质层叠层与所述有源区接触。
3.根据权利要求2所述的制作方法，其特征在于，在所述源区和所述漏区上形成第一金属层，包括：
在形成有栅堆叠、源区和漏区的结构上沉积一硬掩膜层；
刻蚀掉位于所述源区和所述漏区上方的硬掩膜层，得到第一接触孔；
在硬掩膜层上表面以及第一接触孔内壁沉积第一金属层。
4.根据权利要求3所述的制作方法，其特征在于，所述硬掩膜层的材料包括以下材料的一种或其组合：氧化物、氮化物以及氮氧化物。
5.根据权利要求3所述的制作方法，其特征在于，
在所述介质层叠层上形成金属氮化物层后，所述第一接触孔由于内径缩小变为第二接触孔；
在所述金属氮化物层上形成第二金属层，包括：在所述第二接触孔中填充第二金属层。
6.根据权利要求1所述的制作方法，其特征在于，还包括：
在所述栅堆叠的上表面和侧壁形成间隔层。
7.根据权利要求1所述的制作方法，其特征在于，在Ge基衬底上形成栅堆叠之前，还包括：
在所述Ge基衬底中形成浅沟道隔离区，所述浅沟道隔离区位于所述有源区的外侧。
8.根据权利要求1所述的制作方法，其特征在于，
所述氧化处理为以下处理方式的一种或几种：热氧化处理、氧等离子体处理或者臭氧氧化处理；和/或，
所述氧化处理的温度为200℃~400℃；和/或，
所述氧化处理的时间为10min~20min。
9.根据权利要求1所述的制作方法，其特征在于，
所述源区和所述漏区均为N型掺杂，掺杂浓度为1×1019 cm-3~1×1021 cm-3；和/或，
所述栅堆叠包括栅介质层和栅导体层，其中所述栅介质层包括高介电常数层，所述栅导体层包括金属栅层。
10.根据权利要求1、3、4、6-9中任一项所述的制作方法，其特征在于，
所述Ge基衬底为Ge衬底或SiGe衬底；和/或，
所述第一金属层的材料为Ti或Zn；和/或，
所述第一金属层的厚度为5 Å~10 Å；和/或，
所述介质层叠层的厚度为1 nm~3 nm；和/或，
第一介质层的材料为GeOx，x=1.5或2；和/或，
第二介质层的材料为TiO2或ZnO；和/或，
所述第一介质层的厚度为5 Å~15 Å；和/或，
所述第二介质层的厚度为5 Å~15 Å；和/或，
第二金属层为W或Co。
11.根据权利要求2或5所述的制作方法，其特征在于，
所述Ge基衬底为Ge衬底或SiGe衬底；和/或，
所述第一金属层的材料为Ti或Zn；和/或，
所述第一金属层的厚度为5 Å~10 Å；和/或，
所述介质层叠层的厚度为1 nm~3 nm；和/或，
第一介质层的材料为GeOx，x=1.5或2；和/或，
第二介质层的材料为TiO2或ZnO；和/或，
所述第一介质层的厚度为5 Å~15 Å；和/或，
所述第二介质层的厚度为5 Å~15 Å；和/或，
所述金属氮化物的材料为TiN、TaN或WNy，y=1.2；和/或，
所述金属氮化物的厚度为50 Å ~200 Å；和/或，
第二金属层为W或Co。
12.一种Ge基NMOS晶体管，其特征在于，包括：
Ge基衬底；
形成于Ge基衬底上的栅堆叠；
形成于Ge基衬底内的有源区，该有源区包括位于所述栅堆叠两侧的源区和漏区；
形成于所述源区和所述漏区上的介质层叠层，该介质层叠层通过对第一金属层进行氧化处理形成，所述第一金属层形成于所述源区和所述漏区上；所述介质层叠层包括第一介质层和第二介质层，其中所述第一介质层为Ge的氧化物，用于钝化源区和漏区的表面态；所述第二介质层为第一金属层的氧化物，用于抑制金属诱导带隙态；
形成于所述介质层叠层上的第二金属层。
13.根据权利要求12所述的Ge基NMOS晶体管，其特征在于，该晶体管还包括：形成于所述介质层叠层上的金属氮化物层；所述第二金属层形成于所述金属氮化物层上，所述第二金属层通过金属氮化物层和介质层叠层与所述有源区接触。
14.根据权利要求13所述的Ge基NMOS晶体管，其特征在于，所述晶体管还包括：硬掩膜层，所述硬掩膜层位于Ge基衬底上方且覆盖于有源区之外的位置，所述硬掩膜层包括：第一硬掩膜层，覆盖于衬底上方；以及第二硬掩膜层，位于栅堆叠上方。
15.根据权利要求14所述的Ge基NMOS晶体管，其特征在于，所述金属氮化物层和所述第二介质层共形覆盖于该硬掩膜层的侧壁和上表面，以及共形覆盖于第一介质层的上表面，所述第一介质层与该硬掩膜层的侧壁接触。
16.根据权利要求13所述的Ge基NMOS晶体管，其特征在于，所述第二金属层填充于有源区上方对应的金属氮化物层侧壁之间。
17.根据权利要求12所述的Ge基NMOS晶体管，其特征在于，所述栅堆叠的上表面和侧壁形成有间隔层。
18.根据权利要求12所述的Ge基NMOS晶体管，其特征在于，所述Ge基衬底中还形成有浅沟道隔离区，所述浅沟道隔离区位于所述有源区的外侧。
19.根据权利要求12所述的Ge基NMOS晶体管，其特征在于，所述栅堆叠包括栅介质层和栅导体层，其中所述栅介质层包括高介电常数层，所述栅导体层包括金属栅层。
20.根据权利要求12所述的Ge基NMOS晶体管，其特征在于，
所述源区和所述漏区均为N型掺杂，掺杂浓度为1×1019 cm-3~1×1021 cm-3。
21.根据权利要求13所述的Ge基NMOS晶体管，其特征在于，所述Ge基衬底为Ge衬底或SiGe衬底；和/或，
所述第一金属层的材料为Ti或Zn；和/或，
所述第一金属层的厚度为5 Å~10 Å；和/或，
所述介质层叠层的厚度为1 nm~3 nm；和/或，
所述第一介质层的厚度为5 Å~15 Å；和/或，
所述第二介质层的厚度为5 Å~15 Å；和/或，
所述金属氮化物的材料为TiN、TaN或WNx；和/或，
所述金属氮化物的厚度为50 Å ~200 Å；和/或，
第二金属层为W或Co。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010309345.0A CN111463133B (zh) | 2020-04-17 | 2020-04-17 | Ge基NMOS晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010309345.0A CN111463133B (zh) | 2020-04-17 | 2020-04-17 | Ge基NMOS晶体管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111463133A CN111463133A (zh) | 2020-07-28 |
| CN111463133B true CN111463133B (zh) | 2023-01-17 |
Family
ID=71679011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010309345.0A Active CN111463133B (zh) | 2020-04-17 | 2020-04-17 | Ge基NMOS晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111463133B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102222687A (zh) * | 2011-06-23 | 2011-10-19 | 北京大学 | 一种锗基nmos器件及其制备方法 |
| CN102227001A (zh) * | 2011-06-23 | 2011-10-26 | 北京大学 | 一种锗基nmos器件及其制备方法 |
| CN102543755A (zh) * | 2012-01-09 | 2012-07-04 | 复旦大学 | 一种实现金属-锗接触中锗衬底表面费米能级解钉扎的方法 |
| CN110634868A (zh) * | 2019-09-16 | 2019-12-31 | 中国科学院微电子研究所 | 一种Ge基CMOS晶体管制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8524562B2 (en) * | 2008-09-16 | 2013-09-03 | Imec | Method for reducing Fermi-Level-Pinning in a non-silicon channel MOS device |
-
2020
- 2020-04-17 CN CN202010309345.0A patent/CN111463133B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102222687A (zh) * | 2011-06-23 | 2011-10-19 | 北京大学 | 一种锗基nmos器件及其制备方法 |
| CN102227001A (zh) * | 2011-06-23 | 2011-10-26 | 北京大学 | 一种锗基nmos器件及其制备方法 |
| CN102543755A (zh) * | 2012-01-09 | 2012-07-04 | 复旦大学 | 一种实现金属-锗接触中锗衬底表面费米能级解钉扎的方法 |
| CN110634868A (zh) * | 2019-09-16 | 2019-12-31 | 中国科学院微电子研究所 | 一种Ge基CMOS晶体管制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111463133A (zh) | 2020-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10714585B2 (en) | Gate-all-around field-effect-transistor devices and fabrication methods thereof | |
| US9917014B2 (en) | Vertical air gap subtractive etch back end metal | |
| US10707132B2 (en) | Method to recess cobalt for gate metal application | |
| US7202539B2 (en) | Semiconductor device having misfet gate electrodes with and without GE or impurity and manufacturing method thereof | |
| TW201015668A (en) | Method for N/P patterning in a gate last process | |
| KR20070029799A (ko) | 완전 실리사이드화 금속 게이트의 형성 방법 | |
| JP2004253767A (ja) | デュアルゲート構造およびデュアルゲート構造を有する集積回路の製造方法 | |
| JP2010161308A (ja) | 半導体装置およびその製造方法 | |
| TWI749798B (zh) | 半導體裝置及其形成方法 | |
| US20070281431A1 (en) | Formation of fully silicided (fusi) gate using a dual silicide process | |
| JP4792716B2 (ja) | 半導体装置およびその製造方法 | |
| CN112530871A (zh) | 半导体装置的形成方法 | |
| CN111211055B (zh) | 半导体结构及其形成方法 | |
| CN111463133B (zh) | Ge基NMOS晶体管及其制作方法 | |
| JP4996890B2 (ja) | 半導体装置の製造方法 | |
| CN108155235B (zh) | 半导体结构及其形成方法 | |
| CN114784003A (zh) | 一种半导体器件及其制作方法 | |
| JP2017505535A (ja) | ハイブリッドの高−ｋ ｆｉｒｓｔ及び高−ｋ ｌａｓｔリプレースメントゲートプロセス | |
| CN115172269A (zh) | 半导体结构及制备方法 | |
| JP2008066715A (ja) | 半導体装置及びその製造方法 | |
| JP2008117842A (ja) | 半導体装置、およびその製造方法 | |
| CN108573910B (zh) | 半导体结构及其形成方法 | |
| JP5676111B2 (ja) | 半導体装置及びその製造方法 | |
| CN220856579U (zh) | 半导体装置 | |
| CN109545748B (zh) | 半导体器件与其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |