CN111446527A - 基于立体电感的双层硅基滤波器的制作方法 - Google Patents

基于立体电感的双层硅基滤波器的制作方法 Download PDF

Info

Publication number
CN111446527A
CN111446527A CN202010273934.8A CN202010273934A CN111446527A CN 111446527 A CN111446527 A CN 111446527A CN 202010273934 A CN202010273934 A CN 202010273934A CN 111446527 A CN111446527 A CN 111446527A
Authority
CN
China
Prior art keywords
silicon
layer
silicon wafer
dimensional
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010273934.8A
Other languages
English (en)
Other versions
CN111446527B (zh
Inventor
董春辉
杨志
商庆杰
丁现朋
张晓磊
王敬轩
李丰
钱丽勋
李海剑
李宏军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 13 Research Institute
Original Assignee
CETC 13 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 13 Research Institute filed Critical CETC 13 Research Institute
Priority to CN202010273934.8A priority Critical patent/CN111446527B/zh
Publication of CN111446527A publication Critical patent/CN111446527A/zh
Application granted granted Critical
Publication of CN111446527B publication Critical patent/CN111446527B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/20Frequency-selective devices, e.g. filters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/645Inductive arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明适用于滤波器制作技术领域,提供了一种基于立体电感的双层硅基滤波器的制作方法,该方法包括:通过在上硅片上制备立体电感对应的电路结构,在下硅片上分别多个电容、在传输线交叉位置制备空气桥结构以及在所述立体电感对应的金属层上制备立体电感对应的电路结构,将上硅片和下硅片中立体电感对应的电路结构进行对位键合,获得双层硅基滤波器,从而可以获得体积较小的基于立体电感的双层硅基滤波器,并且在制备基于立体电感的双层硅基滤波器的过程中不需要人工干预,因此可以实现批量生成,提高生产效率。

Description

基于立体电感的双层硅基滤波器的制作方法
技术领域
本发明属于滤波器制作技术领域,尤其涉及一种基于立体电感的双层硅基滤波器的制作方法。
背景技术
滤波器作为毫米波通信系统中的重要组件,小型化已经成为其重要的研究方向,尽可能地减小微波滤波器的尺寸,尽可能方便灵活地与其它模块进行对接和集成,促进微波系统整体的微型化和便携性。然而,现有的滤波器尺寸均为厘米量级,集成密度不高,导致尺寸稍大。
发明内容
有鉴于此,本发明实施例提供了一种基于立体电感的双层硅基滤波器的制作方法,以解决现有技术中滤波器集成密度不高,导致尺寸稍大的问题。
本发明实施例的第一方面提供了一种基于立体电感的双层硅基滤波器的制作方法,包括:
分别在上层硅片和下层硅片上制作多个预设排列的孔,获得第一硅片和第二硅片;
在所述第一硅片的上下表面分别溅射第一种子层,并在所述第一种子层上分别制备通过孔两端连接的立体电感对应的电路结构,获得上硅片;
在所述第二硅片的上下表面依次淀积第一阻挡层、溅射第二种子层以及淀积第二阻挡层,对所述第二阻挡层进行刻蚀,露出填孔金属以及预设硅表面,并获得所述立体电感对应的金属层;在所述预设硅表面上的多个电容区域分别制备多个电容、在传输线交叉位置制备空气桥结构以及在所述立体电感对应的金属层上制备立体电感对应的电路结构,获得下硅片;
将所述上硅片和所述下硅片中立体电感对应的电路结构进行对位键合,获得双层硅基滤波器。
在一实施例中,所述孔的形状为圆形、长方形或正方形中任一种形状;所述孔的孔壁垂直于水平面或与水平面的夹角为预设夹角。
在一实施例中,所述在所述第一硅片的上下表面分别溅射第一种子层,包括:
对所述第一硅片进行清洗以及等离子激活;
采用双面溅射方式对激活后的硅片进行上下表面分别溅射多层金属,在所述第一硅片的上下表面分别获得第一种子层。
在一实施例中,所述在所述第一种子层上分别制备通过孔两端连接的立体电感对应的电路结构,包括:
在所述第一硅片的上表面的第一种子层上进行第一光刻显影,第一光刻显影的图形为立体电感对应的图形以及屏蔽结构对应的图形;
在所述第一硅片的下表面的第一种子层上进行第二光刻显影,第二光刻显影的图形为立体电感对应的图形以及屏蔽结构对应的图形,所述第一光刻显影的图形与所述第二光刻显影的图形中立体电感对应的图形不同;
在第一光刻显影区域和所述第二光刻显影区域进行电镀加厚,去除光刻胶以及所述光刻胶覆盖的种子层,通过孔连通的电感结构形成立体电感结构以及屏蔽结构。
在一实施例中,所述第一光刻显影的图形中立体电感对应的图形为同行或同列孔连接构成的图形;
所述第二光刻显影的图形中立体电感对应的图形为多行或多列孔首尾连接构成的螺旋图形。
在一实施例中,在所述第二硅片的上下表面依次淀积第一阻挡层、溅射第二种子层之后,还包括:
对所有孔进行金属填孔;
所述金属填充采用的金属为Cu或Au;
所述金属填充形成的金属柱为实心或者空心。
在一实施例中,所述淀积第二阻挡层,对所述第二阻挡层进行刻蚀,露出填孔金属以及预设硅表面,并获得所述立体电感对应的金属层,包括:
对金属填孔后的硅片的上下表面进行抛光;
对抛光后的硅片的上下表面采用第一方式淀积第二阻挡层,所述第一方式包括化学气相沉积、溅射、蒸发或氧化中的任一种;
对所述第二阻挡层进行干法刻蚀,露出填孔金属以及预设硅表面,并在硅片上表面获得所述立体电感对应的金属层。
在一实施例中,所述在所述预设硅表面上的多个电容区域分别制备多个电容,包括:
在所述预设硅表面上的多个电容对应区域采用蒸发或者溅射方式淀积第一金属层,并在所述第一金属层表面制备出电容下极板图形,获得电容下极板;
在获得电容下极板的硅片的表面上淀积电容介质层,并对所述电容介质层以及所述第二阻挡层进行干法刻蚀,获得电容区域介质;
在获得所述电容区域介质的硅片上采用蒸发或者溅射方式淀积第二金属层,并在所述第二金属层表面制备出电容上极板图形,获得电容上极板。
在一实施例中,所述在传输线交叉位置制备空气桥以及在所述立体电感对应的金属层上制备立体电感对应的电路结构,包括:
在制备所述多个电容后的硅片上制备牺牲层;
对制备了牺牲层的硅片采用双面溅射方式对激活后的硅片进行上下表面分别溅射多层金属,获得第三种子层;
在所述第三种子层上空气桥对应的显影区域进行电镀加厚,去除所述第三种子层以及所述牺牲层,形成硅片上表面的立体电感对应的电路结构和空气桥结构,并形成硅片下表面的金属地结构。
在一实施例中,在所述将所述上硅片和所述下硅片中立体电感对应的电路结构进行对位键合之前,还包括:
在所述下硅片的上下表面分别淀积钝化层;
在所述将所述上硅片和所述下硅片中立体电感对应的电路结构进行对位键合之后,还包括:
对键合后的上硅片和下硅片构成的双层硅基滤波器与其它硅片部分通过划片方式隔开,获得双层硅基滤波器。
本发明实施例与现有技术相比存在的有益效果是:通过在上硅片上制备立体电感对应的电路结构,在下硅片上分别多个电容、在传输线交叉位置制备空气桥结构以及在所述立体电感对应的金属层上制备立体电感对应的电路结构,将上硅片和下硅片中立体电感对应的电路结构进行对位键合,获得双层硅基滤波器,从而可以获得体积较小的基于立体电感的双层硅基滤波器,并且在制备基于立体电感的双层硅基滤波器的过程中不需要人工干预,因此可以实现批量生成,提高生产效率。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的基于立体电感的双层硅基滤波器的制作方法的实现流程示意图;
图2是本发明实施例提供的上硅片结构示意图;
图3是本发明实施例提供的下上硅片结构示意图;
图4是本发明实施例提供的立体电感结构示例图;
图5是本发明实施例提供的对第二阻挡层进行刻蚀的示意图;
图6是本发明实施例提供的在预设硅表面上的多个电容区域分别制备多个电容的示意图;
图7是本发明实施例提供的在传输线交叉位置制备空气桥以及在所述立体电感对应的金属层上制备立体电感对应的电路结构的示意图。
具体实施方式
以下描述中,为了说明而不是为了限定,提出了诸如特定系统结构、技术之类的具体细节,以便透彻理解本发明实施例。然而,本领域的技术人员应当清楚,在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中,省略对众所周知的系统、装置、电路以及方法的详细说明,以免不必要的细节妨碍本发明的描述。
为了说明本发明所述的技术方案,下面通过具体实施例来进行说明。
图1为本发明实施例提供的基于立体电感的双层硅基滤波器的制作方法的实现流程示意图,详述如下。
步骤101,分别在上层硅片和下层硅片上制作多个预设排列的孔,获得第一硅片和第二硅片。
可选的,在硅片上设置的孔的排列位置与要设置的立体电感、屏蔽结构相对应,如图2所示的上硅片结构示意图中,上硅片中上表面和下表面之间设置多个孔,上表面上的电感部分与下表面的电感部分共同构成立体电感部分。另外,上硅片四周设置的孔,通过孔上端和下端的金属层构成屏蔽结构。
可选的,如图3所示的下硅片结构示意图中,下硅片中上表面和下表面之间设置多个孔,下硅片四周设置的孔,通过孔上端和下端的金属层构成屏蔽结构,电感部分对应的下硅片上未设置孔。
可选的,孔可以是通孔也可以是盲孔。上硅片和下硅片上设置的孔的形状为圆形、长方形或正方形中任一种形状,在本实施例中不限定孔的形状。
可选的,上硅片和下硅片上设置的孔的孔壁垂直于水平面或与水平面的夹角为预设夹角。可选的,预设夹角可以根据实际需求进行设定,在本实施例中不相等预设夹角的角度。
可选的,步骤101可以包括:分别在上硅片和下硅片上涂光刻胶,并分别进行光刻显影,光刻显影的图形为孔对应的图形。然后采用深反应离子刻蚀(Deep Reactive IonEtching,DRIE)或湿法腐蚀的方法分别在上硅片和下硅片上加工出孔,然后去除光刻胶,获得具有孔的第一硅片和第二硅片。可选的,上硅片和下硅片可以同时操作,也可以分别操作,在本实施例中不限定操作的顺序。DRIE是一种微电子干法腐蚀工艺,是基于氟基气体的高深宽比硅刻蚀技术。
步骤102,在所述第一硅片的上下表面分别溅射第一种子层,并在所述第一种子层上分别制备通过孔两端连接的立体电感对应的电路结构,获得上硅片。
可选的,本步骤中在所述第一硅片的上下表面分别溅射第一种子层,可以包括:对所述第一硅片进行清洗以及等离子激活;采用双面溅射方式对激活后的硅片进行上下表面分别溅射多层金属,在所述第一硅片的上下表面分别获得第一种子层。可选的,种子层采用的金属可以为TiCu或WAu。
多层金属可以同时或分别起到粘附、阻挡以及导电的作用。种子层可以作为下一步工艺的基础,即粘附光刻胶。
可选的,本步骤中在所述第一种子层上分别制备通过孔两端连接的立体电感对应的电路结构,可以包括以下步骤:在所述第一硅片的上表面的第一种子层上进行第一光刻显影,如图2所示,第一光刻显影的图形为立体电感对应的图形以及屏蔽结构对应的图形。可选的,将一光刻显影的图形从光刻版转移到光刻胶上。
然后在所述第一硅片的下表面的第一种子层上进行第二光刻显影,如图2所示,第二光刻显影的图形为立体电感对应的图形以及屏蔽结构对应的图形,所述第一光刻显影的图形与所述第二光刻显影的图形中立体电感对应的图形不同。可选的,每个立体电感结构均为螺旋立体电感结构,由所述第一光刻显影的图形中立体电感对应的图形与所述第二光刻显影的图形中立体电感对应的图形通过孔依次首尾连接构成。可选的,如图4所示立体电感结构图,第二光刻显影的图形中立体电感对应的图形为图4中最下端对应的多个长方形图形,第一光刻显影的图形中立体电感对应的图形为图4中最上端对应多个平行四边形图形。孔1的上端通过一个平行四边形金属条连接孔2的上端,孔2的下端通过一个长方形金属条连接孔3的下端,孔3的上端通过一个平行四边形金属条连接孔4的上端……这样依次连接构成螺旋立体电感结构。
在第一光刻显影区域和所述第二光刻显影区域进行电镀加厚,去除光刻胶以及所述光刻胶覆盖的种子层,通过孔连通的电感结构形成立体电感结构以及屏蔽结构。
可选的,电镀加厚第一光刻显影区域和所述第二光刻显影区域,使加厚金属达到设计的厚度。可选的,滤波器的金属层结构在一定范围内越厚,滤波器的性能越好,因此可以使电镀加厚的金属层的达到设计的最大的厚度。
可选的呢,去除种子层时可以采用湿法腐蚀或者干法刻蚀方式。
步骤103,在所述第二硅片的上下表面依次淀积第一阻挡层、溅射第二种子层以及淀积第二阻挡层,对所述第二阻挡层进行刻蚀,露出填孔金属以及预设硅表面,并获得所述立体电感对应的金属层。
可选的,本步骤中淀积第一阻挡层时,可以采用化学气相沉积、溅射、蒸发或氧化等方式淀积电介质。可选的,第一阻挡层淀积的金属可以为SiN或者SiO2。第一阻挡层可以起到保护硅片以及使硅片表面绝缘的作用。
在淀积第一阻挡层后的硅片的上下表面采用双面溅射方式对硅片溅射多层金属,获得种子层。可选的,在溅射种子层之前,还可以对淀积第一阻挡层后的硅片进行前处理,即清洗硅片以及对硅片进行等离子激活。
可选的,种子层采用的金属可以为TiCu或WAu。
在硅片表面溅射第二种子层后,对所有孔进行金属填孔操作,即在硅片的孔内形成具有接地和互联作用的金属柱,金属填充采用的金属为Cu或Au,所述金属填充形成的金属柱为实心或者空心。
可选的,如图5所示,本步骤中淀积第二阻挡层,对所述第二阻挡层进行刻蚀,露出填孔金属以及预设硅表面,并获得所述立体电感对应的金属层,可以包括以下步骤。
步骤501,对金属填孔后的硅片的上下表面进行抛光。
可选的,对孔进行金属填孔后,可能导致硅片表面不光滑,影响后续的阻挡层淀积操作,因此首先对金属填孔后的第三硅片的上下表面减小化学机械抛光,将第三硅片表面的多余金属去除,使硅片达到设计的厚度。
步骤502,对抛光后的硅片的上下表面采用第一方式淀积第二阻挡层。
其中,所述第一方式包括化学气相沉积、溅射、蒸发或氧化中的任一种。
可选的,第二阻挡层淀积的金属可以为SiN或者SiO2。第二阻挡层可以起到保护硅片以及使硅片表面绝缘的作用。
步骤503,对所述第二阻挡层进行干法刻蚀,露出填孔金属以及预设硅表面,并在硅片上表面获得所述立体电感对应的金属层。
可选的,在第二阻挡层上分别涂覆光刻胶,然后进行第二光刻显影,第二光刻显影的图形可以为包括孔、所述立体电感对应的图形以及电容对应图形。然后根据所述第二光刻显影的图形对所述第二阻挡层进行干法刻蚀,露出填孔金属以及预设硅表面,并在硅片上表面获得所述立体电感对应的金属层。如图3所示的下硅片结构示意图的上表面,除了孔对应位置以及立体电感对应位置之外的金属位置即为预设硅表面,在预设硅表面制备电容。
步骤104,在所述预设硅表面上的多个电容区域分别制备多个电容、在传输线交叉位置制备空气桥结构以及在所述立体电感对应的金属层上制备立体电感对应的电路结构,获得下硅片。
可选的,如图6所示,在所述预设硅表面上的多个电容区域分别制备多个电容,可以包括以下步骤。
步骤601,在所述预设硅表面上的多个电容对应区域采用蒸发或者溅射方式淀积第一金属层,并在所述第一金属层表面制备出电容下极板图形,获得电容下极板。
可选的,在所述预设硅表面上的进行第三光刻显影,第三光刻显影的图形为多个电容下极板对应的图形。然后在所述第三光刻显影的区域采用蒸发或者溅射方式淀积第一金属层,采用lift-off工艺在第一金属层表面加工出电容下极板图形,去除光刻胶,获得电容下极板。
步骤602,在获得电容下极板的硅片的表面上淀积电容介质层,并对所述电容介质层进行干法刻蚀,获得电容区域介质。
可选的,在获得电容下极板的硅片的表面上淀积电容介质层,淀积电容介质层时可以采用CVD、溅射、PECVD或MOCVD等方法。电容介质层采用的金属可以为SiO2、Si3N4、MgO、AlN、Ta2O5或者HfO2中任一种金属。
在所述电容介质层上进行第四光刻显影,第四光刻显影的图形为除所述电容下极板对应区域的图形;根据所述第四光显影的图像对所述电容介质层以及所述第二阻挡层进行干法刻蚀,露出填孔金属以及硅表面,保留电容区域介质,作为制备电容的电容介质。
步骤603,在获得所述电容区域介质的硅片上采用蒸发或者溅射方式淀积第二金属层,并在所述第二金属层表面制备出电容上极板图形,获得电容上极板。
可选的,在获得所述电容区域介质的硅片上进行第五光刻显影,第五光刻显影的图形为多个电容上极板对应的图形;在所述第五光刻显影的区域采用蒸发或者溅射方式淀积第二金属层,并采用lift-off工艺在第而金属层表面加工出电容上极板图形,去除光刻胶,获得电容上极板。
在制备完成电容之后,需要对连接线跨接部分制备空气桥,以免连接线交叉连接,造成错误连接方式,导致制备的滤波器不符合要求。
可选的,如图7所示,在传输线交叉位置制备空气桥以及在所述立体电感对应的金属层上制备立体电感对应的电路结构,可以包括以下步骤。
步骤701,在制备所述多个电容后的硅片上制备牺牲层。
可选的,采用光刻胶或者PI等材料制备牺牲层,作为空气桥下的临时支撑。
步骤702,对制备了牺牲层的硅片采用双面溅射方式对激活后的硅片进行上下表面分别溅射多层金属,获得第三种子层。
可选的,对制备了牺牲层的硅片进行清洗以及等离子激活等溅射前处理,然后采用双面溅射方式对激活后的硅片进行上下表面分别溅射多层金属,获得第三种子层。可选的,第三种子层采用的金属可以为TiCu或WAu。第三种子层可以起到阻挡、粘附作用,作为下一步工艺的基础。
步骤703,在所述第三种子层上空气桥对应的显影区域进行电镀加厚,去除所述第三种子层以及所述牺牲层,形成硅片上表面的立体电感对应的电路结构和空气桥结构,并形成硅片下表面的金属地结构。
然后在所述第三种子层上即硅片的上下表面上分别进行第六光刻显影,第六光刻显影的图形为空气桥对应的图形;在第六光刻显影区域进行电镀加厚,使硅片达到预设厚度,并形成带线以及空气桥。采用湿法腐蚀或干法刻蚀将第三种子层去除,形成设计的电路结构。采用湿法腐蚀或干法刻蚀,将牺牲层去除,形成设计的空气桥结构。
可选的,下硅片的下表面是金属地结构。下硅片的上下表面通过孔连接,孔结构形成接地结构和屏蔽结构。
步骤105,将所述上硅片和所述下硅片中立体电感对应的电路结构进行对位键合,获得双层硅基滤波器。
可选的,在所述将所述上硅片和所述下硅片中所述立体电感对应金属层和电路结构进行对位键合之前,还包括:
在所述下硅片的上下表面分别淀积钝化层。
可选的,采用化学气相沉积、溅射、蒸发或旋涂等方式,制备钝化层。制备钝化层采用的材料可以为Si3N4、SiO2或聚酰亚胺(PI)等。
可选的,键合上下两层硅片采用圆片级键合,即金属热压键合、共晶键合、阳极键合、熔融键合中任一种方式。
可选的,键合时可以首先对上下硅片进行表面处理,然后将上硅片的下表面的立体电感对应的电路结构与下硅片的上表面的立体电感对应的电路结构中相同的部分进行高精度对位,然后抽真空、加热、加压,获得双层硅基滤波器。
可选的,在所述将所述上硅片和所述下硅片中立体电感对应的电路结构进行对位键合之后,还包括:
对键合后的上硅片和下硅片构成的双层硅基滤波器与其它硅片部分通过划片方式隔开,获得双层硅基滤波器。可选的,划片方式可为砂轮划片或者激光划片等方式,以将制备的各个双层硅基滤波器从大片的硅片上划分出来。
可选的,本实施例中通过在两个大圆片上分别制备上硅片和下硅片,然后将上硅片和下硅片进行对位键合,并通过划片分割,不需要人工调节电路部分或者其他需要人工调节的连接部分,从而可以实现批量生成。
上述基于立体电感的双层硅基滤波器的制作方法,通过分别在上层硅片和下层硅片上制作多个预设排列的孔,获得第一硅片和第二硅片;在所述第一硅片的上下表面分别溅射第一种子层,并在所述第一种子层上分别制备通过孔两端连接的立体电感对应的电路结构,获得上硅片;在所述第二硅片的上下表面依次淀积第一阻挡层、溅射第二种子层以及淀积第二阻挡层,对所述第二阻挡层进行刻蚀,露出填孔金属以及预设硅表面,并获得所述立体电感对应的金属层;在所述预设硅表面上的多个电容区域分别制备多个电容、在传输线交叉位置制备空气桥结构以及在所述立体电感对应的金属层上制备立体电感对应的电路结构,获得下硅片;将所述上硅片和所述下硅片中立体电感对应的电路结构进行对位键合,获得双层硅基滤波器,从而可以获得体积较小的基于立体电感的双层硅基滤波器,并且在制备基于立体电感的双层硅基滤波器的过程中不需要人工干预,因此可以实现批量生成,提高生产效率。
以上所述实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围,均应包含在本发明的保护范围之内。

Claims (10)

1.一种基于立体电感的双层硅基滤波器的制作方法,其特征在于,包括:
分别在上层硅片和下层硅片上制作多个预设排列的孔,获得第一硅片和第二硅片;
在所述第一硅片的上下表面分别溅射第一种子层,并在所述第一种子层上分别制备通过孔两端连接的立体电感对应的电路结构,获得上硅片;
在所述第二硅片的上下表面依次淀积第一阻挡层、溅射第二种子层以及淀积第二阻挡层,对所述第二阻挡层进行刻蚀,露出填孔金属以及预设硅表面,并获得所述立体电感对应的金属层;在所述预设硅表面上的多个电容区域分别制备多个电容、在传输线交叉位置制备空气桥结构以及在所述立体电感对应的金属层上制备立体电感对应的电路结构,获得下硅片;
将所述上硅片和所述下硅片中立体电感对应的电路结构进行对位键合,获得双层硅基滤波器。
2.如权利要求1所述的基于立体电感的双层硅基滤波器的制作方法,其特征在于,所述孔的形状为圆形、长方形或正方形中任一种形状;所述孔的孔壁垂直于水平面或与水平面的夹角为预设夹角。
3.如权利要求1所述的基于立体电感的双层硅基滤波器的制作方法,其特征在于,所述在所述第一硅片的上下表面分别溅射第一种子层,包括:
对所述第一硅片进行清洗以及等离子激活;
采用双面溅射方式对激活后的硅片进行上下表面分别溅射多层金属,在所述第一硅片的上下表面分别获得第一种子层。
4.如权利要求1至3中任一项所述的基于立体电感的双层硅基滤波器的制作方法,其特征在于,所述在所述第一种子层上分别制备通过孔两端连接的立体电感对应的电路结构,包括:
在所述第一硅片的上表面的第一种子层上进行第一光刻显影,第一光刻显影的图形为立体电感对应的图形以及屏蔽结构对应的图形;
在所述第一硅片的下表面的第一种子层上进行第二光刻显影,第二光刻显影的图形为立体电感对应的图形以及屏蔽结构对应的图形,所述第一光刻显影的图形与所述第二光刻显影的图形中立体电感对应的图形不同;
在第一光刻显影区域和所述第二光刻显影区域进行电镀加厚,去除光刻胶以及所述光刻胶覆盖的种子层,通过孔连通的电感结构形成立体电感结构以及屏蔽结构。
5.如权利要求4中所述的基于立体电感的双层硅基滤波器的制作方法,其特征在于,每个立体电感结构均为螺旋立体电感结构,由所述第一光刻显影的图形中立体电感对应的图形与所述第二光刻显影的图形中立体电感对应的图形通过孔依次首尾连接构成。
6.如权利要求1所述的基于立体电感的双层硅基滤波器的制作方法,其特征在于,在所述第二硅片的上下表面依次淀积第一阻挡层、溅射第二种子层之后,还包括:
对所有孔进行金属填孔;
所述金属填充采用的金属为Cu或Au;
所述金属填充形成的金属柱为实心或者空心。
7.如权利要求6所述的基于立体电感的双层硅基滤波器的制作方法,其特征在于,所述淀积第二阻挡层,对所述第二阻挡层进行刻蚀,露出填孔金属以及预设硅表面,并获得所述立体电感对应的金属层,包括:
对金属填孔后的硅片的上下表面进行抛光;
对抛光后的硅片的上下表面采用第一方式淀积第二阻挡层,所述第一方式包括化学气相沉积、溅射、蒸发或氧化中的任一种;
对所述第二阻挡层进行干法刻蚀,露出填孔金属以及预设硅表面,并在硅片上表面获得所述立体电感对应的金属层。
8.如权利要求1所述的基于立体电感的双层硅基滤波器的制作方法,其特征在于,所述在所述预设硅表面上的多个电容区域分别制备多个电容,包括:
在所述预设硅表面上的多个电容对应区域采用蒸发或者溅射方式淀积第一金属层,并在所述第一金属层表面制备出电容下极板图形,获得电容下极板;
在获得电容下极板的硅片的表面上淀积电容介质层,并对所述电容介质层以及所述第二阻挡层进行干法刻蚀,获得电容区域介质;
在获得所述电容区域介质的硅片上采用蒸发或者溅射方式淀积第二金属层,并在所述第二金属层表面制备出电容上极板图形,获得电容上极板。
9.如权利要求1所述的基于立体电感的双层硅基滤波器的制作方法,其特征在于,所述在传输线交叉位置制备空气桥以及在所述立体电感对应的金属层上制备立体电感对应的电路结构,包括:
在制备所述多个电容后的硅片上制备牺牲层;
对制备了牺牲层的硅片采用双面溅射方式对激活后的硅片进行上下表面分别溅射多层金属,获得第三种子层;
在所述第三种子层上空气桥对应的显影区域进行电镀加厚,去除所述第三种子层以及所述牺牲层,形成硅片上表面的立体电感对应的电路结构和空气桥结构,并形成硅片下表面的金属地结构。
10.如权利要求1所述的基于立体电感的双层硅基滤波器的制作方法,其特征在于,在所述将所述上硅片和所述下硅片中立体电感对应的电路结构进行对位键合之前,还包括:
在所述下硅片的上下表面分别淀积钝化层;
在所述将所述上硅片和所述下硅片中立体电感对应的电路结构进行对位键合之后,还包括:
对键合后的上硅片和下硅片构成的双层硅基滤波器与其它硅片部分通过划片方式隔开,获得双层硅基滤波器。
CN202010273934.8A 2020-04-09 2020-04-09 基于立体电感的双层硅基滤波器的制作方法 Active CN111446527B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010273934.8A CN111446527B (zh) 2020-04-09 2020-04-09 基于立体电感的双层硅基滤波器的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010273934.8A CN111446527B (zh) 2020-04-09 2020-04-09 基于立体电感的双层硅基滤波器的制作方法

Publications (2)

Publication Number Publication Date
CN111446527A true CN111446527A (zh) 2020-07-24
CN111446527B CN111446527B (zh) 2021-10-15

Family

ID=71657484

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010273934.8A Active CN111446527B (zh) 2020-04-09 2020-04-09 基于立体电感的双层硅基滤波器的制作方法

Country Status (1)

Country Link
CN (1) CN111446527B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112259942A (zh) * 2020-08-31 2021-01-22 中国空间技术研究院 一种用于毫米波段的双工器及其制备方法
CN112420319A (zh) * 2020-11-10 2021-02-26 山东傲天环保科技有限公司 一种立体悬空电感器及其制造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1334594A (zh) * 2001-08-24 2002-02-06 清华大学 硅基单面加工悬浮结构微机械电感的制作方法
CN1564372A (zh) * 2004-03-26 2005-01-12 华东师范大学 一种片上lc无源低通滤波器及其制备方法
WO2007055878A2 (en) * 2005-11-02 2007-05-18 Northrop Grumman Corporation Compact printed filters with self-connected lc resonators
CN101060027A (zh) * 2007-05-15 2007-10-24 东南大学 抑制衬底涡流效应的微电子机械电感及其制备方法
CN102231452A (zh) * 2011-04-15 2011-11-02 深圳市麦捷微电子科技股份有限公司 一种ltcc滤波器制作工艺及其制得的ltcc滤波器
CN102779807A (zh) * 2012-01-16 2012-11-14 中国科学院上海微系统与信息技术研究所 一种与rdl工艺兼容的电感元件及制造方法
US20160126925A1 (en) * 2014-11-03 2016-05-05 Rf Micro Devices, Inc. Semiconductor resonators with reduced substrate losses
WO2017189592A1 (en) * 2016-04-25 2017-11-02 Kumu Networks, Inc. Integrated delay modules
CN207753006U (zh) * 2018-01-15 2018-08-21 宁波大学 一种基于硅通孔技术的三维带通滤波器

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1334594A (zh) * 2001-08-24 2002-02-06 清华大学 硅基单面加工悬浮结构微机械电感的制作方法
CN1564372A (zh) * 2004-03-26 2005-01-12 华东师范大学 一种片上lc无源低通滤波器及其制备方法
WO2007055878A2 (en) * 2005-11-02 2007-05-18 Northrop Grumman Corporation Compact printed filters with self-connected lc resonators
CN101060027A (zh) * 2007-05-15 2007-10-24 东南大学 抑制衬底涡流效应的微电子机械电感及其制备方法
CN102231452A (zh) * 2011-04-15 2011-11-02 深圳市麦捷微电子科技股份有限公司 一种ltcc滤波器制作工艺及其制得的ltcc滤波器
CN102779807A (zh) * 2012-01-16 2012-11-14 中国科学院上海微系统与信息技术研究所 一种与rdl工艺兼容的电感元件及制造方法
US20160126925A1 (en) * 2014-11-03 2016-05-05 Rf Micro Devices, Inc. Semiconductor resonators with reduced substrate losses
WO2017189592A1 (en) * 2016-04-25 2017-11-02 Kumu Networks, Inc. Integrated delay modules
CN207753006U (zh) * 2018-01-15 2018-08-21 宁波大学 一种基于硅通孔技术的三维带通滤波器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李鸽: "基于TSV技术的集成开关滤波器研究", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112259942A (zh) * 2020-08-31 2021-01-22 中国空间技术研究院 一种用于毫米波段的双工器及其制备方法
CN112420319A (zh) * 2020-11-10 2021-02-26 山东傲天环保科技有限公司 一种立体悬空电感器及其制造方法
CN112420319B (zh) * 2020-11-10 2022-07-19 合肥德珑电子科技有限公司 一种立体悬空电感器及其制造方法

Also Published As

Publication number Publication date
CN111446527B (zh) 2021-10-15

Similar Documents

Publication Publication Date Title
CN111446527B (zh) 基于立体电感的双层硅基滤波器的制作方法
US8782876B1 (en) Method of manufacturing MEMS based quartz hybrid filters
CN102110673B (zh) 使用光敏bcb为介质层的圆片级mmcm封装结构及方法
US6675450B1 (en) Method of manufacturing and mounting electronic devices to limit the effects of parasitics
JP4469181B2 (ja) 電子装置とこの装置の製造方法
JP2009164219A (ja) 電子部品の製造方法
CN111512547B (zh) 混合滤波器
JP4034669B2 (ja) インダクタとキャパシタを有する素子及びその作製方法
CN107026627A (zh) 垂直阵列纳米柱薄膜体声波谐振器及其制备方法和滤波器
US20110115338A1 (en) Methods of Fabricating a Membrane With Improved Mechanical Integrity
US20100020509A1 (en) Integrated Power Passives
CN110752207B (zh) 一种背面电容结构及制作方法
CN112530939B (zh) 集成电容器及其制造方法,射频电路
CN114497938B (zh) 微带滤波器及其制备方法
CN115473026A (zh) 一种薄膜滤波器及其制作方法
CN213718280U (zh) 一种基于dbc覆铜板的ipd器件
CN212434616U (zh) 半导体结构
CN116247404B (zh) 微同轴传输结构及其制备方法
CN111883898B (zh) 微同轴结构的微延时线芯片的制作方法
Zine-El-Abidine et al. CMOS-Compatible Micromachined Toroid and Solenoid Inductors With High $ Q $-Factors
CN111490004A (zh) 重新布线层的制备方法及半导体结构
CN111834235B (zh) 通孔填充方法及结构
RU2715412C1 (ru) Многослойная коммутационная плата СВЧ-гибридной интегральной микросхемы космического назначения и способ её получения (варианты)
CN112490001B (zh) 一种片式电容器的制备方法
CN112188724B (zh) 一种基于dbc覆铜板的ipd器件及其制作工艺

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information

Inventor after: Dong Chunhui

Inventor after: Li Hongjun

Inventor after: Yang Zhi

Inventor after: Shang Qingjie

Inventor after: Ding Xianpeng

Inventor after: Zhang Xiaolei

Inventor after: Wang Jingxuan

Inventor after: Li Feng

Inventor after: Qian Lixun

Inventor after: Li Haijian

Inventor before: Dong Chunhui

Inventor before: Li Hongjun

Inventor before: Yang Zhi

Inventor before: Shang Qingjie

Inventor before: Ding Xianpeng

Inventor before: Zhang Xiaolei

Inventor before: Wang Jingxuan

Inventor before: Li Feng

Inventor before: Qian Lixun

Inventor before: Li Haijian

CB03 Change of inventor or designer information
GR01 Patent grant
GR01 Patent grant