CN111445876A - Goa驱动单元 - Google Patents

Goa驱动单元 Download PDF

Info

Publication number
CN111445876A
CN111445876A CN202010324205.0A CN202010324205A CN111445876A CN 111445876 A CN111445876 A CN 111445876A CN 202010324205 A CN202010324205 A CN 202010324205A CN 111445876 A CN111445876 A CN 111445876A
Authority
CN
China
Prior art keywords
circuit
reference potential
clock signal
line
goa
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010324205.0A
Other languages
English (en)
Inventor
吕晓文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
TCL China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL China Star Optoelectronics Technology Co Ltd filed Critical TCL China Star Optoelectronics Technology Co Ltd
Priority to CN202010324205.0A priority Critical patent/CN111445876A/zh
Priority to PCT/CN2020/089563 priority patent/WO2021212562A1/zh
Publication of CN111445876A publication Critical patent/CN111445876A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开一种GOA驱动单元。GOA驱动单元包括上拉控制电路、上拉电路、传输电路及下拉维持电路。上拉控制电路耦接前级传输信号、前级驱动输出信号及控制节点，用于依据前级传输信号与前级驱动输出信号预充电控制节点。上拉电路耦接时钟信号、驱动输出线及控制节点，用于根据时钟信号及控制节点决定驱动输出线的电位。传输电路耦接时钟信号、传输信号线及控制节点。下拉维持电路耦接第一基准电位线、第二基准电位线及驱动输出线，用于根据第一基准电位线及第二基准电位线决定驱动输出线及控制节点的电位。时钟信号的每一个低电位周期具有脉冲周期及稳定周期。

Description

GOA驱动单元
技术领域
本发明是有关于显示器驱动技术领域,特别是有关于一种GOA驱动单元。
背景技术
GOA(Gate Driver On Array)是一种驱动薄膜晶体管液晶显示器的阵列的驱动电路。GOA是将多个栅极行扫描驱动电路制作在阵列基板上，进而实现对像素群逐行扫描的一项技术。
现有的GOA驱动电路，通常包括互相连接的多个GOA驱动单元，每一个GOA单元对应驱动一个栅极行扫描线(栅极输出信号线)。如图1所示，每个GOA驱动单元包括上拉模块101、上拉控制模块102、下拉模块105、下拉维持模块104以及自举(Boast)电容模块105等。下拉维持模块用来将栅极输出信号(GN)与控制节点信号(QN)维持在关闭状态(即低电位)。下拉维持模块可以包括一个或两个基准电位线VSS(通常为直流负电位)。下拉维持模块透过下拉维持时钟信号将基准电位线连通到栅极行扫描线或控制节点，使得栅极输出信号与控制节点信号切换成低电位。单根基准电位线会使得栅极输出信号的涟波增大，影响显示效果。然而，使用两条基准电位线的GOA驱动单元也可能造成基准电位线的电位与栅极输出信号的低电位之间的电压差，使得栅极输出信号难以回复到基准电位线的电位。最后，栅极输出信号可能停留在低于基准电位线的一个电位。假如基准电位线的电位与栅极信号的低电位之间的压差加大，亦即栅极信号的栅极维持(gate holding)电位偏离基准电位线越远，将造成漏电、残影与串扰(crosstalk)等问题。
故，有必要提供一种GOA驱动单元，以解决现有技术所存在的问题。
发明内容
本发明的主要目的在于提供一种GOA驱动单元，其可以解决漏电、残影与串音问题，提高显示品质。
为达成本发明的前述目的，本发明一实施例提供一种GOA驱动单元，其中所述GOA驱动单元包括:
一上拉控制电路，耦接一前级传输信号、一前级驱动输出信号及一控制节点，用于依据所述前级传输信号与所述前级驱动输出信号预充电所述控制节点；
一上拉电路，耦接一时钟信号、一驱动输出线及所述控制节点，用于根据所述时钟信号及所述控制节点决定所述驱动输出线的电位；
一传输电路，耦接所述时钟信号、一传输信号线及所述控制节点；以及
一下拉维持电路，耦接一第一基准电位线、一第二基准电位线及所述驱动输出线，用于根据所述第一基准电位线及所述第二基准电位线决定所述驱动输出线及所述控制节点的电位；
其中所述时钟信号的每一个低电位周期具有一脉冲周期及一稳定周期。
根据本发明一优选实施例，在所述时钟信号的每一个低电位周期的初始期间产生所述脉冲周期。
根据本发明一优选实施例，所述所述脉冲周期的电位低于所述稳定周期的电位。
根据本发明一优选实施例，所述所述脉冲周期的持续时间小于所述稳定周期的持续时间。
根据本发明一优选实施例，所述下拉维持电路包括一第一维持电路及一第二维持电路，所述第一维持电路及所述第二维持电路分别包括六个晶体管，所述第一维持电路及所述第二维持电路都有一个晶体管耦接所述第一基准电位线及所述驱动输出线，且都有三个晶体管耦接所述第二基准电位线。
根据本发明一优选实施例，所述第一维持电路及所述第二维持电路还分别包括一第一维持时钟信号与一第二维持时钟信号，所述第一维持时钟信号与所述第二维持时钟信号是逻辑上相反，使得所述第一维持电路与所述第二维持电路交替地将所述控制节点及所述驱动输出线连通至所述第一基准电位线及/或所述第二基准电位线。
根据本发明一优选实施例，所述下拉维持电路用于根据所述第一维持时钟信号及/或所述第二维持时钟信号将所述驱动输出线连通至所述第一基准电位线及将所述控制节点连通至所述第二基准电位线。
根据本发明一优选实施例，还包括一下拉电路，耦接一后级传输信号、所述控制节点、所述第一基准电位线及所述第二基准电位线。
根据本发明一优选实施例，所述后级传输信号来自于本GOA驱动单元的后四级的GOA驱动单元。
根据本发明一优选实施例，所述第一前级传输信号及所述第一前级驱动输出信号来自于至本GOA驱动单元的前四级的GOA驱动单元。
与现有技术相比较，本发明提出一种具有改良的时钟信号的GOA驱动单元。改良的时钟信号包括一个脉冲信号，能使得GOA驱动单元更快速关闭栅极输出信号，以防止驱动像素期间的显示错误。此外，脉冲信号还可以降低整体时钟信号产生的功率耗损及降低对基准电位线的干扰，进而稳定基准电位线的信号。稳定的基准电位信号可以增加栅极输出信号在低电位期间的稳定性进而降低影像闪烁(Flick)。稳定的基准电位信号还可以改善漏电、残影与串扰的问题。最后，提高整体充电率达到更好的显示效果。
为让本发明的上述内容能更明显易懂，下文特举优选实施例，幷配合所附图式，作详细说明如下：
附图说明
图1是现有技术的GOA驱动单元的电路图。
图2是本发明一实施例的GOA驱动单元的电路图。
图3是本发明的GOA驱动单元的时钟信号的时序图。
具体实施方式
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。再者，本发明所提到的方向用语，例如上、下、顶、底、前、后、左、右、内、外、侧面、周围、中央、水平、横向、垂直、纵向、轴向、径向、最上层或最下层等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
请参照图2，图2是本发明一实施例的GOA驱动单元的电路图。本发明第一实施例提供一种GOA驱动单元200，包括上拉控制电路210、上拉电路220、传输电路230、下拉维持电路240及下拉电路250。
在本发明一实施例中，上拉控制电路210包括薄膜晶体管T11。薄膜晶体管T11的栅极耦接前级传输信号，例如来自本GOA驱动单元前4级的传输信号ST(N-4)。薄膜晶体管T11的漏极耦接前级驱动输出信号，例如来自本GOA驱动单元前4级的驱动输出信号G(N-4)。薄膜晶体管T11的源极耦接控制节点Q(N)。上拉控制电路210用于依据前级传输信号与前级驱动输出信号预充电控制节点。
在本发明一实施例中，上拉电路220包括薄膜晶体管T21。薄膜晶体管T21的栅极耦接控制节点Q(N)，薄膜晶体管T21的漏极耦接时钟信号CK，薄膜晶体管T21的源极耦接本级GOA单元的驱动输出线G(N)。上拉电路220用于根据时钟信号及控制节点决定驱动输出线的电位。
在本发明一实施例中，下拉电路250包括薄膜晶体管T41及薄膜晶体管T31。薄膜晶体管T41的栅极与薄膜晶体管T31的栅极都连接到来自于后四级的GOA驱动单元的后级传输信号ST(N+4)。薄膜晶体管T31的漏极耦接本级GOA单元的驱动输出线G(N)，薄膜晶体管T31的源极耦接第一基准电位线VSS1。另外，薄膜晶体管T41的漏极耦接控制节点Q(N)，薄膜晶体管T41的源极耦接第二基准电位线VSS2。
在本发明一实施例中，传输电路230包括薄膜晶体管T22。薄膜晶体管T22的栅极耦接薄膜晶体管T11的源极，即控制节点Q(N)。薄膜晶体管T22的漏极耦接时钟信号CK。薄膜晶体管T22的源极耦接传输信号线ST(N)，传输信号线ST(N)可能连接到例如后四级GOA单元的前级传输信号，或前四级GOA单元的后级传输信号。
在本发明一实施例中，下拉维持电路240包括第一维持电路242与第二维持电路244。第一维持电路242包括六个晶体管(T32、T42、T51、T52、T53、T54)，第二维持电路244也包括六个晶体管(T33、T43、T61、T62、T63、T64)。晶体管T32及晶体管T33的漏极耦接驱动输出线G(N)，晶体管T32及晶体管T33的源极耦接第一基准电位线VSS1。晶体管T42及晶体管T43的漏极耦接控制节点Q(N)，晶体管T42及晶体管T43的源极耦接第二基准电位线VSS2。此外，晶体管T52、T54、T62、T64的源极也耦接第二基准电位线VSS2。第一维持电路242及第二维持电路244还分别包括第一维持时钟信号LC1与第二维持时钟信号LC2。第一维持时钟信号与第二维持时钟信号呈逻辑相反，使得第一维持电路242与第二维持电路244可以交替地将控制节点Q(N)连通至第二基准电位线VSS2以及将驱动输出线G(N)连通至第一基准电位线VSS1。
请参照图3，图3是本发明的GOA驱动单元的时钟信号的时序图。在本发明一实施例中，时钟信号CK设定成每一个低电位周期具有一脉冲周期310及一稳定周期320。在时钟信号的每一个低电位周期开始时先产生脉冲周期310，之后才进入稳定周期320。脉冲周期310的电位低于稳定周期320的电位，且脉冲周期310的持续时间小于稳定周期320的持续时间。
在时钟信号CK信号从高电位转态往低电位时，产生的脉冲周期310可以保证驱动输出线的栅极下降(Gate falling)达到更低电位，使得对应的像素的栅极能更快速关断。在像素的栅极关断后，时钟信号CK信号回复到稳定周期320的电位(一个稍高的电位)以确保驱动输出线的栅极维持(Gate holding)电位回复到第一基准电位线VSS1的电位。此外，具有脉冲周期310的时钟信号CK可以防止第一基准电位线VSS1与第二基准电位线VSS2相互干扰并且可以使时钟信号CK容易再次充电到高电位周期的电压。对于高解析度与高频率充电的显示阵列，快速地关闭像素的栅极能防止显示错乱。
与现有技术相比较，本发明提出一种具有改良的时钟信号的GOA驱动单元。改良的时钟信号包括一个脉冲信号，能使得GOA驱动单元更快速关闭栅极输出信号所连接的像素，以防止驱动像素期间的显示错误。此外，脉冲信号还可以降低整体时钟信号产生的功率耗损及降低对基准电位线的干扰，进而稳定基准电位线的信号。稳定的基准电位信号可以增加栅极输出信号在低电位期间的稳定性进而降低影像闪烁(Flick)。稳定的基准电位信号还可以改善漏电、残影与串扰的问题。最后，提高整体充电率达到更好的显示效果。
本发明已由上述相关实施例加以描述，然而上述实施例仅为实施本发明的范例。必需指出的是，已公开的实施例幷未限制本发明的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本发明的范围内。

Claims (10)

1.一种GOA驱动单元，其特征在于，包括:
一上拉控制电路，耦接一前级传输信号、一前级驱动输出信号及一控制节点，用于依据所述前级传输信号与所述前级驱动输出信号预充电所述控制节点；
一上拉电路，耦接一时钟信号、一驱动输出线及所述控制节点，用于根据所述时钟信号及所述控制节点决定所述驱动输出线的电位；
一传输电路，耦接所述时钟信号、一传输信号线及所述控制节点；以及
一下拉维持电路，耦接一第一基准电位线、一第二基准电位线及所述驱动输出线，用于根据所述第一基准电位线及所述第二基准电位线决定所述驱动输出线及所述控制节点的电位；
其中所述时钟信号的每一个低电位周期具有一脉冲周期及一稳定周期。
2.如权利要求1所述的GOA驱动单元，其特征在于：其中在所述时钟信号的每一个低电位周期的初始期间产生所述脉冲周期。
3.如权利要求2所述的GOA驱动单元，其特征在于：所述脉冲周期的电位低于所述稳定周期的电位。
4.如权利要求3所述的GOA驱动单元，其特征在于：所述脉冲周期的持续时间小于所述稳定周期的持续时间。
5.如权利要求1所述的GOA驱动单元，其特征在于：所述下拉维持电路包括一第一维持电路及一第二维持电路，所述第一维持电路及所述第二维持电路分别包括六个晶体管，所述第一维持电路及所述第二维持电路都有一个晶体管耦接所述第一基准电位线及所述驱动输出线，且都有三个晶体管耦接所述第二基准电位线。
6.如权利要求5所述的GOA驱动单元，其特征在于：所述第一维持电路及所述第二维持电路还分别包括一第一维持时钟信号与一第二维持时钟信号，所述第一维持时钟信号与所述第二维持时钟信号是逻辑上相反，使得所述第一维持电路与所述第二维持电路交替地将所述控制节点及所述驱动输出线连通至所述第一基准电位线及/或所述第二基准电位线。
7.如权利要求6所述的GOA驱动单元，其特征在于：所述下拉维持电路用于根据所述第一维持时钟信号及/或所述第二维持时钟信号将所述驱动输出线连通至所述第一基准电位线及将所述控制节点连通至所述第二基准电位线。
8.如权利要求1所述的GOA驱动单元，其特征在于：还包括一下拉电路，耦接一后级传输信号、所述控制节点、所述第一基准电位线及所述第二基准电位线。
9.如权利要求8所述的GOA驱动单元的电路，其特征在于：所述后级传输信号来自于本GOA驱动单元的后四级的GOA驱动单元。
10.如权利要求1所述的GOA驱动单元，其特征在于：所述第一前级传输信号及所述第一前级驱动输出信号来自于至本GOA驱动单元的前四级的GOA驱动单元。
CN202010324205.0A 2020-04-22 2020-04-22 Goa驱动单元 Pending CN111445876A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010324205.0A CN111445876A (zh) 2020-04-22 2020-04-22 Goa驱动单元
PCT/CN2020/089563 WO2021212562A1 (zh) 2020-04-22 2020-05-11 Goa 驱动单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010324205.0A CN111445876A (zh) 2020-04-22 2020-04-22 Goa驱动单元

Publications (1)

Publication Number Publication Date
CN111445876A true CN111445876A (zh) 2020-07-24

Family

ID=71656255

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010324205.0A Pending CN111445876A (zh) 2020-04-22 2020-04-22 Goa驱动单元

Country Status (2)

Country Link
CN (1) CN111445876A (zh)
WO (1) WO2021212562A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113674656A (zh) * 2021-08-13 2021-11-19 Tcl华星光电技术有限公司 Goa电路及其电学老化测试方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103514843A (zh) * 2012-06-25 2014-01-15 群康科技(深圳)有限公司 非晶硅整合栅极驱动电路
KR20150007563A (ko) * 2013-07-11 2015-01-21 엘지전자 주식회사 터치스크린 패널의 터치 제어 장치 및 그 방법
US20170270886A1 (en) * 2014-07-18 2017-09-21 Shenzhen China Star Optoelectronics Technology Co., Ltd. Complementary gate driver on array circuit employed for panel display
CN107909971A (zh) * 2017-11-03 2018-04-13 深圳市华星光电半导体显示技术有限公司 Goa电路
CN108831396A (zh) * 2018-07-17 2018-11-16 惠科股份有限公司 时序控制模块、显示装置、以及时钟信号的电平调整方法
CN110827776A (zh) * 2019-10-16 2020-02-21 深圳市华星光电技术有限公司 Goa器件及栅极驱动电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020061802A1 (zh) * 2018-09-26 2020-04-02 深圳市柔宇科技有限公司 Goa电路、阵列基板及显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103514843A (zh) * 2012-06-25 2014-01-15 群康科技(深圳)有限公司 非晶硅整合栅极驱动电路
KR20150007563A (ko) * 2013-07-11 2015-01-21 엘지전자 주식회사 터치스크린 패널의 터치 제어 장치 및 그 방법
US20170270886A1 (en) * 2014-07-18 2017-09-21 Shenzhen China Star Optoelectronics Technology Co., Ltd. Complementary gate driver on array circuit employed for panel display
CN107909971A (zh) * 2017-11-03 2018-04-13 深圳市华星光电半导体显示技术有限公司 Goa电路
CN108831396A (zh) * 2018-07-17 2018-11-16 惠科股份有限公司 时序控制模块、显示装置、以及时钟信号的电平调整方法
CN110827776A (zh) * 2019-10-16 2020-02-21 深圳市华星光电技术有限公司 Goa器件及栅极驱动电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113674656A (zh) * 2021-08-13 2021-11-19 Tcl华星光电技术有限公司 Goa电路及其电学老化测试方法

Also Published As

Publication number Publication date
WO2021212562A1 (zh) 2021-10-28

Similar Documents

Publication Publication Date Title
US10978114B2 (en) Shift register unit, gate driving circuit, display device and driving method to reduce noise
US11688351B2 (en) Shift register unit and driving method, gate driving circuit, and display device
JP5258913B2 (ja) 低電力消費のシフトレジスタ
US11996030B2 (en) Display device, gate drive circuit, shift register including two units and control method thereof
CN107909971B (zh) Goa电路
JP6231692B2 (ja) ゲート駆動回路及び駆動方法
KR102023641B1 (ko) 쉬프트 레지스터와 이의 구동방법
WO2018120328A1 (zh) Goa电路的驱动方法和驱动装置
WO2011129126A1 (ja) 走査信号線駆動回路およびそれを備えた表示装置
CN112154497A (zh) 移位寄存器单元、驱动电路、显示装置以及驱动方法
CN107689221B (zh) Goa电路
US9786243B2 (en) Gate driving circuit and display apparatus including the same
US11315512B2 (en) GOA circuit and display panel thereof
US20210225312A1 (en) Shift register unit and driving method thereof, gate driving circuit and display device
US10748465B2 (en) Gate drive circuit, display device and method for driving gate drive circuit
US8912996B2 (en) Scan driver and driving method thereof
US20130177128A1 (en) Shift register and method thereof
CN110068970B (zh) Tft阵列基板及显示面板
US11688318B2 (en) Shift register unit comprising input circuit, first control circuit, blanking control circuit, first output circuit, and second output circuit, driving method, gate driving circuit, and display device
US20190108810A1 (en) Shift register and display device provided with same
WO2020224240A1 (zh) 一种goa电路、显示面板及显示装置
CN107610668A (zh) 一种goa电路及液晶面板、显示装置
US10950155B1 (en) GOA circuit and display panel
CN112102768A (zh) Goa电路及显示面板
WO2012147637A1 (ja) 液晶表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200724

RJ01 Rejection of invention patent application after publication