CN111444135A - 用于嵌入式开发板的底板、嵌入式开发板 - Google Patents
用于嵌入式开发板的底板、嵌入式开发板 Download PDFInfo
- Publication number
- CN111444135A CN111444135A CN202010432720.0A CN202010432720A CN111444135A CN 111444135 A CN111444135 A CN 111444135A CN 202010432720 A CN202010432720 A CN 202010432720A CN 111444135 A CN111444135 A CN 111444135A
- Authority
- CN
- China
- Prior art keywords
- core board
- module
- board interfaces
- group
- interfaces
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
本申请提供一种用于嵌入式开发板的底板和嵌入式开发板。所述底板包括:第一组核心板接口;第二组核心板接口,与所述第一组核心板接口至少部分交叠;外设模块,设置于所述第一组核心板接口和/或第二组核心板接口周围,与所述第一组核心板接口和第二组核心板接口相连。本申请提供的底板包括两组核心板接口,可以满足I/O数量需求较大的情况,也能在I/O数量需求较小时节省核心板的成本。
Description
技术领域
本申请涉及FPGA嵌入式开发板领域,具体涉及一种用于嵌入式开发板的底板和嵌入式开发板。
背景技术
现场编程门阵列(FPGA)是现代通信技术、电子技术、计算机技术、自动化技术中广泛采用的重要工具。市面上存在着许多嵌入式芯片或FPGA开发板,适用于各种应用领域。
传统的嵌入式或FPGA开发板,往往只使用某一特定型号的嵌入式芯片或FPGA芯片,开发者在使用的时候常常会遇到片上资源不足而必须更换整块开发板的情况。例如,有些开发板外设功能虽然齐全,但是芯片常常采用某种特定型号。
发明内容
本申请旨在提供一种可替换不同规格核心板、包含各种常见总线类型及外设的嵌入式开发板底板,以满足不同的开发、学习需求。
根据本申请的一方面,提供一种用于嵌入式开发板的底板,包括:
第一组核心板接口;
第二组核心板接口,与所述第一组核心板接口至少部分交叠;
外设模块,设置于所述第一组核心板接口和/或第二组核心板接口周围,与所述第一组核心板接口和第二组核心板接口相连。
进一步地,所述第一组核心板接口的规格包括120*2pin;所述第二组核心板接口的规格包括100*2pin。
根据本申请的一些实施例,所述外设模块,包括:
第一外设模块,其控制芯片与所述第一组核心板接口和所述第二组核心板接口直接相连。
进一步地,所述第一外设模块,包括:
总线收发器模块、以太网模块、OLED模块、Micro SD卡接口模块、USB收发器模块、音频编解码模块、FLASH模块、ADC模块、USB信号转接模块中的一种或多种。
根据本申请的一些实施例,所述外设模块,还包括:
第二外设模块,与所述第一组核心板接口和所述第二组核心板接口直接相连。
进一步地,所述第二外设模块,包括:
JTAG接口模块、拨动开关、轻触按键、用户跳线、发光二极管、通用I/O及扩展接口中的一种或多种。
根据本申请的一些实施例,所述第二外设模块,还包括:
无源蜂鸣器,通过一个作为开关的跳线与所述第一组核心板接口和所述第二组核心板接口相连。
根据本申请的一些实施例,所述外设模块,还包括:
电源模块,与所述第一外设模块、第二外设模块、第一组核心板接口、第二组核心板接口相连,为其提供电压。
进一步地,所述电源模块,包括:
电源变压模块;
电源保护电路,与所述电源变压模块相连;
电源输入口,与所述电源保护电路相连。
根据本申请的一些实施例,所述底板包括4层板,分别为:
顶层;
底层,与所述顶层进行信号连接;
电源层,设置于所述顶层和所述底层之间;
地层,设置于所述顶层和所述底层之间。
根据本申请的另一方面,提供一种嵌入式开发板,包括:
如上所述的底板;
核心板,与所述底板的所述第一组核心板接口或所述第二组核心板接口相连。
本申请提供的开发板底板提供了两组核心板接口,可以满足I/O数量需求较大的情况,也能在I/O数量需求较小时节省核心板的成本。此外,底板搭载了更为多样的外设资源,在进行开发的过程中免去购买独立外设模块的成本,提高了开发的便利程度。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性的,并不能限制本申请。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例。
图1示出根据本申请示例实施例的底板结构示意图。
图2示出根据本申请另一示例实施例的底板结构示意图。
图3示出根据本申请示例实施例的开发板结构示意图。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而,示例实施例能够以多种形式实施,且不应被理解为限于在此阐述的实施例。提供这些实施例是为使得本申请更全面和完整,并将示例实施例的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的部分,因而将省略对它们的重复描述。
此外,所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中,提供许多具体细节从而给出对本申请的实施例的充分理解。然而,本领域技术人员将意识到,可以实践本申请的技术方案而没有特定细节中的一个或更多,或者可以采用其它的方法、组元、装置、步骤等。在其它情况下,不详细示出或描述公知方法、装置、实现或者操作以避免模糊本申请的各方面。
本领域技术人员可以理解,附图只是示例实施例的示意图,可能不是按比例的。附图中的模块或流程并不一定是实施本申请所必须的,因此不能用于限制本申请的保护范围。
在嵌入式开发板或FPGA开发板设计方案中,往往只使用某一特定型号的嵌入式芯片或FPGA芯片,开发者在使用的时候常常会遇到片上资源不足而必须更换整块开发板的情况。例如,一种接口可扩展的FPGA开发板设计方案中,开发板由可分离的底板和核心板组成,底板上包含电源供电模块、有源晶振、发光二极管、拨码开关、按键、无源蜂鸣器、I/O扩展接口,核心板上包含FPGA芯片、JTAG编程下载接口、配置存储器、拨码开关,底板和核心板之间通过板对板连接器进行互连。
一方面,该开发板设计方案中的核心板虽然与底板分离,但是规格是固定的。另一方面,该开发板设计方案中仅仅包含了诸如发光二极管、开关、按键、蜂鸣器等简单外设。而在学习和开发的过程中,常常需要用到的各种常见外设,如存储器、音视频模块等,却需要另外购置,通过杜邦线连接到I/O扩展接口上方能使用。即使核心板上的FPGA芯片功能强大,该底板也难以充分利用FPGA芯片的计算资源。
针对上述问题,本发明人提供一种用于嵌入式开发板的底板和嵌入式开发板,既包含了各种常见总线类型的外设,还可以更换不同规格的核心板,可以满足更广泛的开发和学习需求。
以下将结合附图,对本申请的技术方案进行详细说明。
图1示出根据本申请示例实施例的底板结构示意图。
如图1所示,根据本申请的示例实施例,本申请提供的用于嵌入式开发板的底板100包括第一组核心板接口110、第二组核心板接口120、外设模块130。
底板100整体上以第一组核心板接口110和第二组核心板接口120为中心。外设模块130以放射的形式,环绕设置于所述第一组核心板接口、第二组核心板接口的周围。外设模块130的各个外设模块与所述第一组核心板接口110和第二组核心板接口120相连。第一组核心板接口110与第二组核心板接口120之间通过互连线相连,至少部分交叠。由此,两组接口均能访问板上所有外设。作为开发板使用时,可以将核心板与底板100相连接,核心板即可接受底板上所有外设模块的输入输出,并对其进行控制等操作。
第一组核心板接口110和第二组核心板接口120的规格不同。例如,第一组核心板接口的规格可以是120*2pin。第二组核心板接口的规格包括100*2pin。两组接口都能连通到底板上的所有外设模块,区别在于可以利用底板通用I/O数量的多少。因此在实际应用过程中,可根据开发过程所需通用IO的数量,连接不同规格的嵌入式或FPGA核心板,方便筛选芯片,节省开发时间。
底板100上的外设模块130包括了丰富的外设,具体包括第一外设模块、第二外设模块。
第一外设模块为常用外设,包括总线收发器模块11、以太网模块12、OLED模块13、Micro SD卡接口模块14、USB收发器模块15、音频编解码模块16、FLASH模块17、ADC模块18、USB信号转接模块20中的一种或多种。其中,总线收发器模块11可以是CAN总线接收器模块。以太网模块12可以是以太网PHY模块。OLED模块13可以是128*64SPI OLED模块。USB收发器模块15可以是USB1.1收发器模块。音频编解码模块16可以是含扬声器驱动的立体声音频数字信号编解码模块。FLASH模块17可以是QSPI FLASH模块。ADC模块18可以是I2C ADC模块。USB信号转接模块20可以是USB转JTAG/UART模块。
第一外设模块为含有控制器芯片的外设模块。这些模块的控制器芯片均与第一组核心板接口110和第二组核心板接口120通过连线直接相连。连接核心板后,可以由核心板进行控制。这些外设模块可作为核心板的输入输出,接受核心板的控制,从而实现CAN总线数据传输、以太网数据传输、USB数据传输、图像/视频显示、音频编解码、数据存储等丰富功能。
第二外设模块为简单的外设模块,包括JTAG接口模块19、拨动开关31、轻触开关32、用户跳线33、发光二极管34、无源蜂鸣器35、通用用户I/O 36、扩展接口模块37等。在第二外设模块的外设模块中,无源蜂鸣器35通过一个作为开关的跳线与第一组核心板接口110和第二组核心板接口120连线。其他外设模块均直接与第一组核心板接口110和第二组核心板接口120连线。
接入核心板后,拨动开关31、轻触开关32、用户跳线33为核心板提供输入信号。发光二极管34、无源蜂鸣器35接受核心板的输出信号。通用用户I/O 36及扩展接口模块37可提供输入和输出信号,也可通过杜邦线或排针排母形式外接其他硬件模块,拓展底板的功能。
USB转JTAG/UART模块20和JTAG接口模块19为核心板配置模块。这两个模块均可用于对核心板进行JTAG编程下载。USB转JTAG/UART模块20也能为核心板提供UART信号,核心板可通过该接口模块进行UART调试。
如图1所示,外设模块130还包括电源模块40,与所述第一外设模块、第二外设模块、第一组核心板接口、第二组核心板接口等相连,为其提供电压。电源模块包括供电、保护和变压模块。底板的供电电源输入口与电源保护电路相连接,再连接到电源变压模块,为各个外设及核心板提供合适的电源电压。此部分电路统称为电源模块。
另外,底板100采用4层板设计,顶层和底层进行信号连线。内部两层分别铺大量铜线形成电源层和地层。电源层又根据不同模块所需电源电压的不同进行分割隔离。此结构设计可以减少信号之间的串扰,且有利于散热。
图2示出根据本申请另一示例实施例的底板结构示意图。
如图2所示,根据本申请的另一实施例,提供另一种结构的底板200。底板200的结构组成与图1中的底板100的结构组成相同,只是第一组核心接口110和第二组核心板接口120的布置方向不同,此处不再赘述。
图3示出根据本申请示例实施例的嵌入式开发板结构示意图。
本申请还提供一种嵌入式开发板1000。如图3所示,嵌入式开发板1000包括核心板200和如图1所示的底板100。核心板200与底板100的第一组核心板接口110或第二组核心板接口120相连。
由于第一组核心板接口110和第二组核心板接口120的规格不同,在开发、学习过程中,可以根据实际需求,选择符合需求的核心板规格。第一组核心板接口110和第二组核心板接口120之间相连,且均与外设模块相连,因此核心板200无论与第一组核心板接口110还是第二组核心板接口120相连,均可以访问丰富的外设模块。
本申请提供的开发板底板提供了两组核心板接口,可以满足I/O数量需求较大的情况,也能在I/O数量需求较小时节省核心板的成本。此外,底板搭载了更为多样的外设资源,在进行开发的过程中免去购买独立外设模块的成本,提高了开发的便利程度。
需要说明的是,以上参照附图所描述的每个实施例仅用以说明本申请而非限制本申请的范围,本领域的普通技术人员应当理解,在不脱离本申请的精神和范围的前提下对本申请进行的修改或者等同替换,均应涵盖在本申请的范围之内。此外,除上下文另有所指外,以单数形式出现的词包括复数形式,反之亦然。另外,除非特别说明,那么任何实施例的全部或一部分可结合任何其它实施例的全部或一部分来使用。
Claims (11)
1.一种用于嵌入式开发板的底板,其特征在于,包括:
第一组核心板接口;
第二组核心板接口,与所述第一组核心板接口至少部分交叠;
外设模块,设置于所述第一组核心板接口和/或第二组核心板接口周围,与所述第一组核心板接口和第二组核心板接口相连。
2.根据权利要求1所述的底板,其特征在于,
所述第一组核心板接口的规格包括120*2pin;
所述第二组核心板接口的规格包括100*2pin。
3.根据权利要求1所述的底板,其特征在于,所述外设模块,包括:
第一外设模块,其控制芯片与所述第一组核心板接口和所述第二组核心板接口直接相连。
4.根据权利要求3所述的底板,其特征在于,所述第一外设模块,包括:
总线收发器模块、以太网模块、OLED模块、Micro SD卡接口模块、USB收发器模块、音频编解码模块、FLASH模块、ADC模块、USB信号转接模块中的一种或多种。
5.根据权利要求1所述的底板,其特征在于,所述外设模块,还包括:
第二外设模块,与所述第一组核心板接口和所述第二组核心板接口直接相连。
6.根据权利要求5所述的底板,其特征在于,所述第二外设模块,包括:
JTAG接口模块、拨动开关、轻触按键、用户跳线、发光二极管、通用I/O及扩展接口中的一种或多种。
7.根据权利要求6所述的底板,其特征在于,所述第二外设模块,还包括:
无源蜂鸣器,通过一个作为开关的跳线与所述第一组核心板接口和所述第二组核心板接口相连。
8.根据权利要求3-7中任一项所述的底板,其特征在于,所述外设模块,还包括:
电源模块,与所述第一外设模块、第二外设模块、第一组核心板接口、第二组核心板接口相连,为其提供电压。
9.根据权利要求8述的底板,其特征在于,所述电源模块,包括:
电源变压模块;
电源保护电路,与所述电源变压模块相连;
电源输入口,与所述电源保护电路相连。
10.根据权利要求1所述的底板,其特征在于,所述底板包括4层板,分别为:
顶层;
底层,与所述顶层进行信号连接;
电源层,设置于所述顶层和所述底层之间;
地层,设置于所述顶层和所述底层之间。
11.一种嵌入式开发板,其特征在于,包括:
如权利要求1-10中任一项所述的底板;
核心板,与所述底板的所述第一组核心板接口或所述第二组核心板接口相连。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010432720.0A CN111444135A (zh) | 2020-05-20 | 2020-05-20 | 用于嵌入式开发板的底板、嵌入式开发板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010432720.0A CN111444135A (zh) | 2020-05-20 | 2020-05-20 | 用于嵌入式开发板的底板、嵌入式开发板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111444135A true CN111444135A (zh) | 2020-07-24 |
Family
ID=71656905
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010432720.0A Pending CN111444135A (zh) | 2020-05-20 | 2020-05-20 | 用于嵌入式开发板的底板、嵌入式开发板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111444135A (zh) |
-
2020
- 2020-05-20 CN CN202010432720.0A patent/CN111444135A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20070032100A1 (en) | Replaceable input/output interface for circuit board | |
CN107431061A (zh) | 用于多裸片封装中通信的方法和电路 | |
CN103069358A (zh) | 关于电源、存储器、互连件与led的小型化技术、系统及装置 | |
US8255853B2 (en) | Circuit emulation systems and methods | |
CN108205393A (zh) | 用于半导体设备中的通信的系统和方法 | |
CN101833530B (zh) | 致能与提供一总线上的一多核环境的装置与方法 | |
CN212256306U (zh) | 用于嵌入式开发板的底板、嵌入式开发板 | |
CN111444135A (zh) | 用于嵌入式开发板的底板、嵌入式开发板 | |
CN103293992A (zh) | U盘式fpga开发板 | |
KR20080067745A (ko) | 다변환 젠더 | |
CN216388068U (zh) | 一种pcie接口验证板及测试系统 | |
CN206451069U (zh) | 基于fpga的多通道高速信号转接卡 | |
US5546566A (en) | Emulation system for microcomputer | |
CN114722754A (zh) | 一种fpga原型验证设备 | |
CN102131365A (zh) | 数码电子产品的实现系统 | |
CN102446132B (zh) | 一种模拟本地总线进行板级管理的方法和装置 | |
CN201682716U (zh) | 数码电子产品的实现系统 | |
CN100595715C (zh) | 信号处理电路 | |
CN107578788B (zh) | 用于记录芯片版本编号的逻辑电路及写入芯片版本编号的方法 | |
CN111427807A (zh) | 一种基于zynq的微型化信号处理电路 | |
CN220367596U (zh) | 一种jtag菊花链拓扑结构和jtag调试系统 | |
CN101833529B (zh) | 致能与提供一总线上的一多核环境的装置与方法 | |
CN109982506A (zh) | 一种佩戴设备 | |
CN220325909U (zh) | 多层板互连的pcb板及电子白板 | |
CN218037986U (zh) | 数据通道切换设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |