CN111429842A - 显示面板及其驱动方法、显示装置 - Google Patents

显示面板及其驱动方法、显示装置 Download PDF

Info

Publication number
CN111429842A
CN111429842A CN202010328502.2A CN202010328502A CN111429842A CN 111429842 A CN111429842 A CN 111429842A CN 202010328502 A CN202010328502 A CN 202010328502A CN 111429842 A CN111429842 A CN 111429842A
Authority
CN
China
Prior art keywords
circuit
transistor
control
terminal
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010328502.2A
Other languages
English (en)
Inventor
袁志东
李永谦
李蒙
袁粲
何敏
焦超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Zhuoyin Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Zhuoyin Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Zhuoyin Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010328502.2A priority Critical patent/CN111429842A/zh
Publication of CN111429842A publication Critical patent/CN111429842A/zh
Priority to PCT/CN2021/076326 priority patent/WO2021212981A1/zh
Priority to US17/439,522 priority patent/US11900873B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

本发明涉及一种显示面板及其驱动方法、显示装置。所述显示面板，包括：第一像素电路与解复用电路；第一像素电路包括第一复位电路、第一数据写入电路与第一驱动电路；第一复位电路的第一端与第一驱动电路的第一端连接，第一复位电路的第二端与第一复用信号线连接，第一驱动电路的控制端与第一数据写入电路的第一端连接，第一数据写入电路的第二端与第一复用信号线连接；解复用电路包括第一控制电路与第二控制电路，第一控制电路的第一端与第一复用信号线连接，第一控制电路的第二端用于接收复位信号，第二控制电路的第一端与第一复用信号线连接，第二控制电路的第二端用于接收第一数据信号。根据本发明的实施例，可提高显示分辨率或像素发光面积。

Description

显示面板及其驱动方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种显示面板及其驱动方法、显示装置。
背景技术
相关技术中，显示领域较成熟的技术有LCD(Liquid Crystal Display，液晶显示)及主动矩阵式OLED(Organic Light-Emitting Diode，有机发光二极管)。OLED显示装置的原理为通过借助电子与空穴直接的复合，激发出各种波长的光谱，从而形成图形。通过OLED技术形成的显示装置具有快速的响应速度，同时可以达到对比度最大化，因此OLED显示装置有望成为下一代显示主流产品。
一般地，OLED显示装置包括：显示面板、栅极驱动装置、数据驱动器和时序控制器。其中显示面板包括：数据线、栅线以及通过它们控制的像素，通常工作方式为当栅极驱动信号被提供至栅线时某一行的像素则被提供给数据线的数据电压。像素根据数据电压的大小发出不同亮度的光。
栅极驱动装置向栅极线提供栅极信号，栅极驱动装置包括单独的栅极驱动集成电路或者面板栅极驱动电路。由于单独的栅极驱动集成电路不利于窄边框、低成本，面板栅极驱动电路越来越受到关注。面板栅极电路根据工艺(如氧化物、LTPS(Low TemperaturePoly-Silicon，多晶硅)等)决定电路驱动方式，但基本原理类似。
相关技术中，像素可包括像素电路。如果像素电路结构复杂时，其占用的版图面积较大，可能会影响显示分辨率或像素发光面积。
发明内容
本发明提供一种显示面板及其驱动方法、显示装置，以解决相关技术中的不足。
根据本发明实施例的第一方面，提供一种显示面板，包括：第一像素电路、第一复用信号线与解复用电路；所述第一像素电路包括第一复位电路、第一数据写入电路、第一存储电路与第一驱动电路；所述第一复位电路的第一端与所述第一驱动电路的第一端连接，所述第一复位电路的第二端与所述第一复用信号线连接，所述第一驱动电路的第一端还与第一发光元件连接，所述第一驱动电路的控制端与所述第一数据写入电路的第一端连接，所述第一数据写入电路的第二端与所述第一复用信号线连接，所述第一存储电路的第一端与所述第一驱动电路的控制端连接，所述第一存储电路的第二端与所述第一驱动电路的第一端连接；所述解复用电路包括第一控制电路与第二控制电路，所述第一控制电路的第一端与所述第一复用信号线连接，所述第一控制电路的第二端用于接收复位信号，所述第二控制电路的第一端与所述第一复用信号线连接，所述第二控制电路的第二端用于接收第一数据信号。
在一个实施例中，所述显示面板还包括第二像素电路与第二复用信号线，所述第二像素电路包括第二复位电路、第二数据写入电路、第二存储电路与第二驱动电路；所述第二复位电路的第一端与所述第二驱动电路的第一端连接，所述第二复位电路的第二端与所述第二复用信号线连接，所述第二驱动电路的第一端还与第二发光元件连接，所述第二驱动电路的控制端与所述第二数据写入电路的第一端连接，所述第二数据写入电路的第二端与所述第二复用信号线连接，所述第二存储电路的第一端与所述第二驱动电路的控制端连接，所述第二存储电路的第二端与所述第二驱动电路的第一端连接；所述解复用电路还包括第三控制电路与第四控制电路，所述第三控制电路的第一端与所述第二复用信号线连接，所述第三控制电路的第二端用于接收所述复位信号；所述第四控制电路的第一端与所述第二复用信号线连接，所述第四控制电路的第二端用于接收第二数据信号。
在一个实施例中，所述的显示面板还包括复位信号线与数据信号线；所述第一控制电路的第二端与所述第三控制电路的第二端并接后连接至所述复位信号线；所述第二控制电路的第二端与所述第四控制电路的第二端并接后连接至所述数据信号线。
在一个实施例中，所述的显示面板还包括第一控制信号线、第二控制信号线与第三控制信号线；所述第一控制电路的控制端与所述第三控制电路的控制端分别与所述第一控制信号线连接，所述第二控制电路的控制端与所述第二控制信号线连接，所述第四控制电路的控制端与所述第三控制信号线连接。
在一个实施例中，所述第一控制电路包括第一晶体管，所述第一晶体管的第一端为所述第一控制电路的第一端，所述第一晶体管的第二端为所述第一控制电路的第二端，所述第一晶体管的控制端为所述第一控制电路的控制端。所述第二控制电路包括第二晶体管，所述第二晶体管的第一端为所述第二控制电路的第一端，所述第二晶体管的第二端为所述第二控制电路的第二端，所述第二晶体管的控制端为所述第二控制电路的控制端。所述第三控制电路包括第三晶体管，所述第三晶体管的第一端为所述第三控制电路的第一端，所述第三晶体管的第二端为所述第三控制电路的第二端，所述第三晶体管的控制端为所述第三控制电路的控制端。所述第四控制电路包括第四晶体管，所述第四晶体管的第一端为所述第四控制电路的第一端，所述第四晶体管的第二端为所述第四控制电路的第二端，所述第四晶体管的控制端为所述第四控制电路的控制端。
在一个实施例中，所述第一晶体管为N型晶体管；所述第一晶体管的第一端为源极，所述第一晶体管的第二端为漏极，所述第一晶体管的控制端为栅极。所述第二晶体管为N型晶体管；所述第二晶体管的第一端为源极，所述第二晶体管的第二端为漏极，所述第二晶体管的控制端为栅极。所述第三晶体管为N型晶体管；所述第三晶体管的第一端为源极，所述第三晶体管的第二端为漏极，所述第三晶体管的控制端为栅极。所述第四晶体管为N型晶体管；所述第四晶体管的第一端为源极，所述第四晶体管的第二端为漏极，所述第四晶体管的控制端为栅极。
在一个实施例中，所述的显示面板还包括第一栅线与第二栅线；所述第一复位电路的控制端、所述第二复位电路的控制端分别与所述第一栅线连接。所述第一数据写入电路的控制端、所述第二数据写入电路的控制端分别与所述第二栅线连接。
在一个实施例中，所述第一像素电路还包括第一补偿电路，所述第一补偿电路的第一端与所述第一驱动电路的控制端连接，所述第一补偿电路的第二端与电源信号线连接，所述电源信号线用于提供参考电压信号。所述第二像素电路还包括第二补偿电路，所述第二补偿电路的第一端与所述第二驱动电路的控制端连接，所述第二补偿电路的第二端与所述电源信号线连接。
在一个实施例中，所述的显示面板，还包括第三栅线；所述第一补偿电路的控制端、所述第二补偿电路的控制端分别与所述第三栅线连接。
在一个实施例中，所述第一复位电路包括第五晶体管，所述第五晶体管的第一端为所述第一复位电路的第一端，所述五晶体管的第二端为所述第一复位电路的第二端，所述五晶体管的控制端为所述第一复位电路的控制端。所述第一补偿电路包括第六晶体管，所述第六晶体管的第一端为所述第一补偿电路的第一端，所述第六晶体管的第二端为所述第一补偿电路的第二端，所述第六晶体管的控制端为所述第一补偿电路的控制端。所述第一数据写入电路包括第七晶体管，所述第七晶体管的第一端为所述第一数据写入电路的第一端，所述第七晶体管的第二端为所述第一数据写入电路的第二端，所述第七晶体管的控制端为所述第一数据写入电路的控制端。所述第一驱动电路包括第八晶体管，所述第八晶体管的第一端为所述第一驱动电路的第一端，所述第八晶体管的第二端为所述第一驱动电路的第二端，所述第八晶体管的控制端为所述第一驱动电路的控制端。所述第一存储电路包括第一电容，所述第一电容的第一端为所述第一存储电路的第一端，所述第一电容的第二端为所述第一存储电路的第二端。所述第二复位电路包括第九晶体管，所述第九晶体管的第一端为所述第二复位电路的第一端，所述第九晶体管的第二端为所述第二复位电路的第二端，所述九晶体管的控制端为所述第二复位电路的控制端。所述第二补偿电路包括第十晶体管，所述第十晶体管的第一端为所述第二补偿电路的第一端，所述第十晶体管的第二端为所述第二补偿电路的第二端，所述第十晶体管的控制端为所述第二补偿电路的控制端。所述第二数据写入电路包括第十一晶体管，所述第十一晶体管的第一端为所述第二数据写入电路的第一端，所述第十一晶体管的第二端为所述第二数据写入电路的第二端，所述第十一晶体管的控制端为所述第二数据写入电路的控制端。所述第二驱动电路包括第十二晶体管，所述第十二晶体管的第一端为所述第二驱动电路的第一端，所述第十二晶体管的第二端为所述第二驱动电路的第二端，所述第十二晶体管的控制端为所述第二驱动电路的控制端。所述第二存储电路包括第二电容，所述第二电容的第一端为所述第二存储电路的第一端，所述第二电容的第二端为所述第二存储电路的第二端。
在一个实施例中，所述第五晶体管为N型晶体管，所述第五晶体管的第一端为源极，所述第五晶体管的第二端为漏极，所述第五晶体管的控制端为栅极。所述第六晶体管为N型晶体管，所述第六晶体管的第一端为源极，所述第六晶体管的第二端为漏极，所述第六晶体管的控制端为栅极。所述第七晶体管为N型晶体管，所述第七晶体管的第一端为源极，所述第七晶体管的第二端为漏极，所述第七晶体管的控制端为栅极。所述第八晶体管为N型晶体管，所述第八晶体管的第一端为源极，所述第八晶体管的第二端为漏极，所述第八晶体管的控制端为栅极。所述第九晶体管为N型晶体管，所述第九晶体管的第一端为源极，所述第九晶体管的第二端为漏极，所述第九晶体管的控制端为栅极。所述第十晶体管为N型晶体管，所述第十晶体管的第一端为源极，所述第十晶体管的第二端为漏极，所述第十晶体管的控制端为栅极。所述第十一晶体管为N型晶体管，所述第十一晶体管的第一端为源极，所述第十一晶体管的第二端为漏极，所述第十一晶体管的控制端为栅极。所述第十二晶体管为N型晶体管，所述第十二晶体管的第一端为源极，所述第十二晶体管的第二端为漏极，所述第十二晶体管的控制端为栅极。
在一个实施例中，所述的显示面板，包括显示区域与周边区域，所述周边区域与所述显示区域相邻，所述第一像素电路位于所述显示区域，所述解复用电路位于所述周边区域。
根据本发明实施例的第二方面，提供一种显示装置，包括上述的显示面板。
根据本发明实施例的第三方面，提供一种显示面板的驱动方法，应用于上述的显示面板，所述方法，包括：在复位时间段内，所述第一控制电路将所述复位信号输出至所述第一复用信号线，所述复位信号经所述第一复用信号线以及所述第一复位电路输入至所述第一驱动电路的第一端，对所述第一驱动电路的第一端的电位进行复位。在第一数据写入时间段内，所述第二控制电路将接收的所述第一数据信号输出至所述第一复用信号线，所述第一数据信号经所述第一复用信号线以及所述第一数据写入电路输入至所述第一驱动电路的第一端。
根据上述实施例可知，通过解复用电路与第一复用信号线，可以将复位信号经第一复用信号线输出至第一复位电路，也可以将第一数据信号经第一复用信号线输出至第一数据写入电路，这样，对于像素电路而言，减少了一根信号线，可以节约空间，进而可以优化像素布局，提高显示分辨率或像素发光面积，同时有利于数据信号线复位，增加信号写入一致性。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
图1是根据相关技术示出的一种像素电路的结构示意图；
图2是图1所示像素电路的驱动时序图；
图3是根据本发明实施例示出的一种显示面板的结构示意图；
图4是图1所示显示面板的驱动时序图；
图5是根据本发明实施例示出的另一种显示面板的结构示意图；
图6是根据本发明实施例示出的一种显示面板的驱动方法的流程图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本发明的一些方面相一致的装置和方法的例子。
相关技术中，存在一种如图1所示的像素电路，用于驱动发光元件D0发光。该像素电路为4T1C像素电路。如图1所示，4T1C像素电路包括晶体管T1、T2、T3、T4以及电容C0。其中，晶体管T1、T2、T3、T4均为N型晶体管。晶体管T1的漏极用于接收数据信号DATA，晶体管T1的栅极用于接收栅极驱动信号G10，晶体管T2的漏极用于接收第一初始化信号VIN10，晶体管T2的栅极用于接收栅极驱动信号G20，晶体管T3的漏极用于接收电源电压信号VDD，晶体管T4的栅极用于接收栅极驱动信号G30，晶体管T4的漏极用于接收第二初始化信号VIN20，发光元件D0的负极用于接收低压电源信号VSS。
其中，栅极驱动信号G10、栅极驱动信号G20、栅极驱动信号G30如图2所示，从图2可知，晶体管T1的导通时间与晶体管T4的导通时间不同，第二初始化信号VIN20与数据信号DATA并不是同时供给。
本发明实施例提供一种显示面板。如图3所示，该显示面板，包括：第一像素电路31、第一复用信号线DL1与解复用电路32。
如图3所示，第一像素电路31包括第一复位电路311、第一数据写入电路312、第一存储电路313与第一驱动电路314。第一复位电路311的第一端与第一驱动电路314的第一端连接，第一复位电路311的第二端与第一复用信号线DL1连接，第一驱动电路314的第一端还与第一发光元件D1连接，第一驱动电路314的控制端与第一数据写入电路312的第一端连接，第一数据写入电路312的第二端与第一复用信号线DL1连接，第一存储电路313的第一端与第一驱动电路314的控制端连接，第一存储电路313的第二端与第一驱动电路314的第一端连接。
如图3所示，解复用电路32包括第一控制电路321与第二控制电路322，第一控制电路321的第一端与第一复用信号线DL1连接，第一控制电路321的第二端用于接收复位信号VIN1，第二控制电路322的第一端与第一复用信号线DL1连接，第二控制电路322的第二端用于接收第一数据信号DATA1。
本实施例中，通过解复用电路与第一复用信号线，可以将复位信号经第一复用信号线输出至第一复位电路，也可以将第一数据信号经第一复用信号线输出至第一数据写入电路，这样，对于像素电路而言，减少了一根信号线，可以节约空间，进而可以优化像素布局，提高显示分辨率或像素发光面积，同时有利于数据信号线复位，增加信号写入一致性。
以上对本发明实施例提供的显示面板进行了简单的介绍，下面对本发明实施例提供的显示面板进行详细的介绍。
本发明实施例还提供一种显示面板。如图3所示，该显示面板包括：第一像素电路31、第二像素电路34、第一复用信号线DL1、第二复用信号线DL2、解复用电路32、第一栅线Gate1、第二栅线Gate2、第三栅线Gate3、第一控制信号线Con1、第二控制信号线Con2、第三控制信号线Con3、复位信号线Vin1、电源信号线Vin2与数据信号线Data。
在本实施例中，显示面板可包括阵列排布的像素电路，阵列排布的像素电路包括上述的第一像素电路31与上述的第二像素电路34，第一像素电路31可位于第i行第j列，第二像素电路34可位于第i行第j+1列。其中，i、j分别为正整数。解复用电路32经第一复用信号线DL1与第一像素电路31连接，解复用电路32还经第二复用信号线DL2与第二像素电路34连接。
在本实施例中，如图3所示，第一像素电路31包括第一复位电路311、第一数据写入电路312、第一存储电路313、第一驱动电路314与第一补偿电路315。
如图3所示，第一复位电路311的第一端与第一驱动电路314的第一端连接，第一复位电路311的第二端与第一复用信号线DL1连接，第一复位电路311的控制端与第一栅线Gate1连接，第一栅线Gate1用于提供第i行像素电路的第一栅极驱动信号G1，第一栅极驱动信号G1用于控制第一复位电路311的导通与关断。第一栅极驱动信号G1的时序如图4所示。
在本实施例中，第一复位电路311包括第五晶体管M5，第五晶体管M5的第一端为第一复位电路311的第一端，五晶体管M5的第二端为第一复位电路311的第二端，五晶体管M5的控制端为第一复位电路311的控制端。在本实施例中，第五晶体管M5为N型晶体管，第五晶体管M5的第一端为源极，第五晶体管M5的第二端为漏极，第五晶体管M5的控制端为栅极。需要说明的是，第一复位电路311的具体结构不限于本发明实施例提供的结构。
如图3所示，第一驱动电路314的第一端还与第一发光元件D1连接，第一驱动电路314的控制端与第一数据写入电路312的第一端连接，第一驱动电路314的第二端用于接收电源电压信号VDD。
在本实施例中，第一驱动电路314包括第八晶体管M8，第八晶体管M8的第一端为第一驱动电路314的第一端，第八晶体管M8的第二端为第一驱动电路314的第二端，第八晶体管M8的控制端为第一驱动电路314的控制端。第八晶体管M8为N型晶体管，第八晶体管M8的第一端为源极，第八晶体管M8的第二端为漏极，第八晶体管M8的控制端为栅极。
如图3所示，第一数据写入电路312的第二端与第一复用信号线DL1连接，第一数据写入电路312的控制端与第二栅线Gate2连接，第二栅线Gate2用于提供第i行像素电路的第二栅极驱动信号G2。第二栅极驱动信号G2用于控制第一数据写入电路312的导通与关断。第二栅极驱动信号G2的时序如图4所示。
在本实施例中，第一数据写入电路312包括第七晶体管M7，第七晶体管M7的第一端为第一数据写入电路312的第一端，第七晶体管M7的第二端为第一数据写入电路312的第二端，第七晶体管M7的控制端为第一数据写入电路312的控制端。第七晶体管M7为N型晶体管，第七晶体管M7的第一端为源极，第七晶体管M7的第二端为漏极，第七晶体管M7的控制端为栅极。
如图3所示，第一存储电路313的第一端与第一驱动电路314的控制端连接，第一存储电路313的第二端与第一驱动电路314的第一端连接。
在本实施例中，第一存储电路313包括第一电容C1，第一电容C1的第一端为第一存储电路313的第一端，第一电容C1的第二端为第一存储电路313的第二端。
如图3所示，第一补偿电路315的第一端与第一驱动电路314的控制端连接，第一补偿电路315的第二端与电源信号线Vin2连接，电源信号线Vin2用于提供参考电压信号VIN2。参考电压信号VIN2的电压值为Vref。第一补偿电路315的控制端与第三栅线Gate3连接。第三栅线Gate3用于提供第三栅极驱动信号G3。第三栅极驱动信号G3用于控制第一补偿电路315的导通与关断。第三栅极驱动信号G3的时序如图4所示。
在本实施例中，第一补偿电路315包括第六晶体管M6，第六晶体管M6的第一端为第一补偿电路315的第一端，第六晶体管M6的第二端为第一补偿电路315的第二端，第六晶体管M6的控制端为第一补偿电路315的控制端。第六晶体管M6为N型晶体管，第六晶体管M6的第一端为源极，第六晶体管M6的第二端为漏极，第六晶体管M6的控制端为栅极。
在本实施例中，如图3所示，第二像素电路34包括第二复位电路341、第二数据写入电路342、第二存储电路343、第二驱动电路344与第二补偿电路345。
如图3所示，第二复位电路341的第一端与第二驱动电路344的第一端连接，第二复位电路341的第二端与第二复用信号线DL2连接，第二复位电路341的控制端与第一栅线Gate1连接。第一栅极驱动信号G1还用于控制第二复位电路341的导通与关断。第一栅极驱动信号G1的时序如图4所示。
在本实施例中，第二复位电路341包括第九晶体管M9，第九晶体管M9的第一端为第二复位电路341的第一端，第九晶体管M9的第二端为第二复位电路341的第二端，九晶体管M9的控制端为第二复位电路341的控制端。第九晶体管M9为N型晶体管，第九晶体管M9的第一端为源极，第九晶体管M9的第二端为漏极，第九晶体管M9的控制端为栅极。
如图3所示，第二驱动电路344的第一端还与第二发光元件D2连接，第二驱动电路344的控制端与第二数据写入电路342的第一端连接，第二驱动电路344的第二端用于接收电源电压信号VDD。
在本实施例中，第二驱动电路344包括第十二晶体管M12，第十二晶体管M12的第一端为第二驱动电路344的第一端，第十二晶体管M12的第二端为第二驱动电路344的第二端，第十二晶体管M12的控制端为第二驱动电路344的控制端。第十二晶体管M12为N型晶体管，第十二晶体管M12的第一端为源极，第十二晶体管M12的第二端为漏极，第十二晶体管M12的控制端为栅极。
如图3所示，第二数据写入电路342的第二端与第二复用信号线DL2连接，第二数据写入电路342的控制端与Gate2连接。第二栅极驱动信号G2还用于控制第二数据写入电路342的导通与关断。第二栅极驱动信号G2的时序如图4所示。
在本实施例中，第二数据写入电路342包括第十一晶体管M11，第十一晶体管M11的第一端为第二数据写入电路342的第一端，第十一晶体管M11的第二端为第二数据写入电路342的第二端，第十一晶体管M11的控制端为第二数据写入电路342的控制端。第十一晶体管M11为N型晶体管，第十一晶体管M11的第一端为源极，第十一晶体管M11的第二端为漏极，第十一晶体管M11的控制端为栅极。
如图3所示，第二存储电路343的第一端与第二驱动电路344的控制端连接，第二存储电路343的第二端与第二驱动电路344的第一端连接。
在本实施例中，第二存储电路343包括第二电容C2，第二电容C2的第一端为第二存储电路343的第一端，第二电容C2的第二端为第二存储电路343的第二端。
如图3所示，第二补偿电路345的第一端与第二驱动电路344的控制端连接，第二补偿电路345的第二端与电源信号线Vin2连接，第二补偿电路345的控制端与第三栅线Gate3连接。第三栅极驱动信号G3还用于控制第二补偿电路345的导通与关断。第三栅极驱动信号G3的时序如图4所示。
在本实施例中，第二补偿电路345包括第十晶体管M10，第十晶体管的第一端为第二补偿电路345的第一端，第十晶体管M10的第二端为第二补偿电路345的第二端，第十晶体管M10的控制端为第二补偿电路345的控制端。第十晶体管M10为N型晶体管，第十晶体管M10的第一端为源极，第十晶体管M10的第二端为漏极，第十晶体管M10的控制端为栅极。
如图3所示，解复用电路32包括第一控制电路321、第二控制电路322、第三控制电路323与第四控制电路324。
如图3所示，第一控制电路321的第一端与第一复用信号线DL1连接，第一控制电路321的第二端用于接收复位信号VIN1，第一控制电路321的控制端与第一控制信号线Con1连接。第一控制信号线Con1用于提供第一开关信号SW1，第一开关信号SW1用于控制第一控制电路321的导通与关断。复位信号VIN1、第一开关信号SW1的时序如图4所示。
在本实施例中，第一控制电路321包括第一晶体管M1，第一晶体管M1的第一端为第一控制电路321的第一端，第一晶体管M1的第二端为第一控制电路321的第二端，第一晶体管M1的控制端为第一控制电路321的控制端。第一晶体管M1为N型晶体管，第一晶体管M1的第一端为源极，第一晶体管M1的第二端为漏极，第一晶体管M1的控制端为栅极。
如图3所示，第二控制电路322的第一端与第一复用信号线DL1连接，第二控制电路322的第二端用于接收第一数据信号DATA1，第二控制电路的控制端与第二控制信号线Con2连接。第二控制信号线Con2用于提供第二开关信号SW2，第二开关信号SW2用于控制第二控制电路322的导通与关断。第二开关信号SW2的时序如图4所示。
在本实施例中，第二控制电路322包括第二晶体管M2，第二晶体管M2的第一端为第二控制电路322的第一端，第二晶体管M2的第二端为第二控制电路322的第二端，第二晶体管M2的控制端为第二控制电路322的控制端。第二晶体管M2为N型晶体管，第二晶体管M2的第一端为源极，第二晶体管M2的第二端为漏极，第二晶体管M2的控制端为栅极。
如图3所示，第三控制电路323的第一端与第二复用信号线DL2连接，第三控制电路323的第二端用于接收复位信号VIN1，第三控制电路323的控制端与第一控制信号线Con1连接。第一开关信号SW1还用于控制第三控制电路323的导通与关断。
在本实施例中，第三控制电路323包括第三晶体管M3，第三晶体管M3的第一端为第三控制电路323的第一端，第三晶体管M3的第二端为第三控制电路323的第二端，第三晶体管M3的控制端为第三控制电路323的控制端。第三晶体管M3为N型晶体管；第三晶体管M3的第一端为源极，第三晶体管M3的第二端为漏极，第三晶体管M3的控制端为栅极。
如图3所示，第四控制电路324的第一端与第二复用信号线DL2连接，第四控制电路324的第二端用于接收第二数据信号DATA2，第四控制电路的控制端与第三控制信号线Con3连接。第三控制信号线Con3用于提供第三开关信号SW3，第三开关信号SW3用于控制第四控制电路324的导通与关断。第三开关信号SW3的时序如图4所示。
在本实施例中，第四控制电路324包括第四晶体管M4，第四晶体管M4的第一端为第四控制电路324的第一端，第四晶体管M4的第二端为第四控制电路324的第二端，第四晶体管M4的控制端为第四控制电路324的控制端。第四晶体管M4为N型晶体管，第四晶体管M4的第一端为源极，第四晶体管M4的第二端为漏极，第四晶体管M4的控制端为栅极。
在本实施例中，如图3所示，第一控制电路321的第二端与第三控制电路323的第二端并接后连接至复位信号线Vin1，第二控制电路322的第二端与第四控制电路324的第二端并接后连接至数据信号线Data。这样，第一控制电路321与第三控制电路323可以共用一条复位信号线，第二控制电路322与第四控制电路324可以共用一条数据信号线，可以节约信号线，进而可以节约空间。
当显示面板在如图4所示的信号驱动下工作时，工作过程包括三个阶段：第一阶段S1、第二阶段S2与第三阶段S3。
在第一阶段S1中，第一栅极驱动信号G1及第一开关信号SW1为高电平，第一晶体管M1、第三晶体管M3、第五晶体管M5、第九晶体管M9导通，通过第一复用信号线DL1将复位信号VIN1传入第八晶体管M8的源极，对第八晶体管M8的源极的电位进行复位，并通过第二复用信号线DL2将复位信号VIN1传入第十二晶体管M12的源极，对第十二晶体管M12的源极的电位进行复位。因此，第一阶段S1的时间段也可称为复位时间段。
在第一阶段S1中，第三栅极驱动信号G3为高电平，第六晶体管M6、第十晶体管M10导通，第八晶体管M8的栅极、第十二晶体管M12的栅极分别被写入参考电压信号VIN2，因此，第八晶体管M8的栅极与源极之间的电压Vgs1＝Vref，第十二晶体管M12栅极与源极之间的电压Vgs2＝Vref。其中，第八晶体管M8、第十二晶体管M12分别用于驱动第一发光元件D1、第二发光元件D2发光，因此，第八晶体管M8、第十二晶体管M12可称为驱动晶体管。
在第二阶段S2中，第二开关信号SW2及第三开关信号SW3周期性交替为高电平，为其他行像素电路写入数据信号DATA，第一开关信号SW1周期性为高电平，为其他行像素电路中的驱动晶体管的源极的电位进行复位。
在第二阶段S2中，对于第i行像素电路，由于第一栅极驱动信号G1为低电平，第八晶体管M8、第十二晶体管M12的源极的电位不受复位信号VIN1的影响。
在第二阶段S2中，第三栅极开关信号G3为高电平，第八晶体管M8的栅极的电位持续受到参考电压信号VIN2的影响保持不变，第八晶体管M8的源极的电位Vs1抬升，当满足Vref-Vs1＝Vth1时，第八晶体管M8关断，其中，Vth1为第八晶体管M8的阈值电压。此时完成了第八晶体管M8的阈值电压Vth1的侦测。
同理，在第二阶段S2中，G3为高电平，第十二晶体管M12的栅极的电位持续受到参考电压信号VIN2的影响保持不变，第十二晶体管M12的源极的电位Vs2抬升，当满足Vref-Vs2＝Vth2时，第十二晶体管M12关断，其中，Vth2为第十二晶体管M12的阈值电压。此时完成了第十二晶体管M12的阈值电压Vth2的侦测。
在第三阶段S3中，当第二栅极驱动信号G2及第二开关信号SW2为高电平且第一开关信号SW1、第三开关信号SW3为低电平时，第二晶体管M2导通，第一复用信号线DL1写入第一数据信号DATA1。当第二栅极驱动信号G2及第三开关信号SW3为高电平且第一开关信号SW1、第二开关信号SW2为低电平时，第四晶体管M4导通，第二复用信号线DL2写入第二数据信号DATA2，此时，第一像素电路31、第二像素电路34写入数据信号DATA完成，亦即第i行像素电路写入数据信号DATA完成。其中，第一复用信号线DL1写入第一数据信号DATA1的时间段可称为第一数据写入时间段。第二复用信号线DL2写入第二数据信号DATA2的时间段可称为第二数据写入时间段。
对于第八晶体管M8来说，第八晶体管M8的栅极与源极之间的电压Vgs1＝VDATA1-Vref+Vth1，其中，VDATA1为第一数据信号DATA1的电压值。将Vgs1＝VDATA1-Vref+Vth1代入第八晶体管M8的饱和区电流公式，可得流经第八晶体管M8的源极、漏极的电流I1的表达式
Figure BDA0002464098370000151
其中，k1为由第八晶体管M8的参数决定的常数。
同理，对于第十二晶体管M12来说，第十二晶体管M12的栅极与源极之间的电压Vgs2＝VDATA2-Vref+Vth2，其中，VDATA2为第二数据信号DATA2的电压值。将Vgs2＝VDATA2-Vref+Vth2代入第十二晶体管M12的饱和区电流公式，可得流经第十二晶体管M12的源极、漏极的电流I2的表达式
Figure BDA0002464098370000152
在第三阶段S3结束时，第i行像素电路的内部补偿完成。对像素电路进行内部补偿，可以避免驱动晶体管阈值漂移影响显示均一性。
本实施例中，通过解复用电路、第一复用信号线与第二复用信号线，可以将复位信号经第一复用信号线输出至第一复位电路，将复位信号经第二复用信号线输出至第二复位电路，也可以将第一数据信号经第一复用信号线输出至第一数据写入电路，可以将第二数据信号经第二复用信号线输出至第二数据写入电路，这样，对于每个像素电路而言，减少了一根信号线，可以节约空间，进而可以优化像素布局，提高显示分辨率或像素发光面积，同时有利于数据信号线复位，增加信号写入一致性。
本发明实施例还提供一种显示面板。如图5所示，该显示面板5，包括显示区域51与周边区域52，周边区域52与显示区域51相邻，且周边区域52可环绕显示区域51。
在本实施例中，显示区域51可包括阵列排布的像素电路。如图5所示，阵列排布的像素电路可包括第一像素电路31与第二像素电路34。第一像素电路31可位于第i行第j列，第二像素电路34可位于第i行第j+1列。
在本实施例中，周边区域52可包括多个解复用电路32、一条复位信号线Vin1与多条数据信号线Data。每个解复用电路32可均与复位信号线Vin1连接，一个解复用电路32可仅与一条数据信号线Data连接。例如，第m个解复用电路32可以与第m条数据信号线Data<m>连接，第m+n个解复用电路32可以与第m+n条数据信号线Data<m+n>连接。其中m、n为正整数。
在本实施例中，对于同一个解复用电路32，解复用电路32经第一复用信号线DL1与第一像素电路31连接，还经第二复用信号线DL2与第二像素电路34连接。例如，对于第m个解复用电路32，第m个解复用电路32可以经第m条第一复用信号线DL1与位于第i行第j列的第一像素电路31连接，还可以经第m条第二复用信号线DL2与位于第i行第j+1列的第二像素电路34连接。
对于同一个解复用电路32，在复位时间段内，解复用电路32接收复位信号线Vin1提供的复位信号VIN1，并经第一复用信号线DL1将复位信号VIN1传输至第一像素电路31，经第二复用信号线DL2将复位信号VIN1传输至第二像素电路34。在第一数据写入时间段内，解复用电路32接收数据信号线Data提供的第一数据信号DATA1，并经第一复用信号线DL1将第一数据信号DATA1输出至第一像素电路31。在第二数据写入时间段内，解复用电路32接收数据信号线Data提供的第二数据信号DATA2，并经第二复用信号线DL2将第二数据信号DATA2输出至第二像素电路34。
对于第一像素电路31来说，第一复用信号线DL1既用于传输复位信号VIN1，还用于传输第一数据信号DATA1，这样，节约了一条信号线。对于第二像素电路34来说，第二复用信号线DL2既用于传输复位信号VIN1，还用于传输第二数据信号DATA2，这样，也节约了一条信号线。进一步地，对于阵列排布的每个像素电路来讲，分别减少了一根信号线，节约了空间，进而可以优化像素布局，提高显示分辨率或像素发光面积，同时有利于数据信号线复位，增加信号写入一致性。
需要说明的是，本发明实施例中以第一像素电路31为4T1C像素电路、第二像素电路34为4T1C像素电路为例进行了举例说明，可以理解的是，第一像素电路31与第二像素电路34还可以是其他像素电路，例如，5T1C像素电路、6T1C像素电路、7T1C像素电路等，但不限于此。
本发明的实施例还提出了一种显示装置，包括显示模组，还包括上述任一实施例所述的显示面板。
在本实施例中，通过解复用电路与第一复用信号线，可以将复位信号经第一复用信号线输出至第一复位电路，也可以将第一数据信号经第一复用信号线输出至第一数据写入电路，这样，对于像素电路而言，减少了一根信号线，可以节约空间，进而可以优化像素布局，提高显示分辨率或像素发光面积，同时有利于数据信号线复位，增加信号写入一致性。
本发明的实施例还提出了一种显示面板的驱动方法。该显示面板的驱动方法应用于上述任一实施例所述的显示面板。如图6所示，所述方法，包括以下步骤601～602：
在步骤601中，在复位时间段内，第一控制电路将复位信号输出至第一复用信号线，复位信号经第一复用信号线以及第一复位电路输入至第一驱动电路的第一端，对第一驱动电路的第一端的电位进行复位。
在一个实施例中，上述的方法还包括：在复位时间段内，第三控制电路将复位信号输出至第二复用信号线，复位信号经第二复用信号线以及第二复位电路输入至第二驱动电路的第一端，对第二驱动电路的第一端的电位进行复位。
在步骤602中，在第一数据写入时间段内，第二控制电路将接收的第一数据信号输出至第一复用信号线，第一数据信号经第一复用信号线以及第一数据写入电路输入至第一驱动电路的第一端。
在一个实施例中，上述的方法还包括：在第二数据写入时间段内，第四控制电路将接收的第二数据信号输出至第二复用信号线，第二数据信号经第二复用信号线以及第二数据写入电路输入至第二驱动电路的第一端。
本实施例中，通过解复用电路与第一复用信号线，可以将复位信号经第一复用信号线输出至第一复位电路，也可以将第一数据信号经第一复用信号线输出至第一数据写入电路，这样，对于像素电路而言，减少了一根信号线，可以节约空间，进而可以优化像素布局，提高显示分辨率或像素发光面积，同时有利于数据信号线复位，增加信号写入一致性。
需要说明的是，本实施例中的显示装置可以为：电子纸、手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
需要指出的是，在附图中，为了图示的清晰可能夸大了层和区域的尺寸。而且可以理解，当元件或层被称为在另一元件或层“上”时，它可以直接在其他元件上，或者可以存在中间的层。另外，可以理解，当元件或层被称为在另一元件或层“下”时，它可以直接在其他元件下，或者可以存在一个以上的中间的层或元件。另外，还可以理解，当层或元件被称为在两层或两个元件“之间”时，它可以为两层或两个元件之间唯一的层，或还可以存在一个以上的中间层或元件。通篇相似的参考标记指示相似的元件。
在本发明中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。术语“多个”指两个或两个以上，除非另有明确的限定。
本领域技术人员在考虑说明书及实践这里公开的公开后，将容易想到本发明的其它实施方案。本发明旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由下面的权利要求指出。
应当理解的是，本发明并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。

Claims (14)

1.一种显示面板，其特征在于，包括：第一像素电路、第一复用信号线与解复用电路；
所述第一像素电路包括第一复位电路、第一数据写入电路、第一存储电路与第一驱动电路；所述第一复位电路的第一端与所述第一驱动电路的第一端连接，所述第一复位电路的第二端与所述第一复用信号线连接，所述第一驱动电路的第一端还与第一发光元件连接，所述第一驱动电路的控制端与所述第一数据写入电路的第一端连接，所述第一数据写入电路的第二端与所述第一复用信号线连接，所述第一存储电路的第一端与所述第一驱动电路的控制端连接，所述第一存储电路的第二端与所述第一驱动电路的第一端连接；
所述解复用电路包括第一控制电路与第二控制电路，所述第一控制电路的第一端与所述第一复用信号线连接，所述第一控制电路的第二端用于接收复位信号，所述第二控制电路的第一端与所述第一复用信号线连接，所述第二控制电路的第二端用于接收第一数据信号。
2.根据权利要求1所述的显示面板，其特征在于，还包括第二像素电路与第二复用信号线，所述第二像素电路包括第二复位电路、第二数据写入电路、第二存储电路与第二驱动电路；
所述第二复位电路的第一端与所述第二驱动电路的第一端连接，所述第二复位电路的第二端与所述第二复用信号线连接，所述第二驱动电路的第一端还与第二发光元件连接，所述第二驱动电路的控制端与所述第二数据写入电路的第一端连接，所述第二数据写入电路的第二端与所述第二复用信号线连接，所述第二存储电路的第一端与所述第二驱动电路的控制端连接，所述第二存储电路的第二端与所述第二驱动电路的第一端连接；
所述解复用电路还包括第三控制电路与第四控制电路，所述第三控制电路的第一端与所述第二复用信号线连接，所述第三控制电路的第二端用于接收所述复位信号；所述第四控制电路的第一端与所述第二复用信号线连接，所述第四控制电路的第二端用于接收第二数据信号。
3.根据权利要求2所述的显示面板，其特征在于，还包括复位信号线与数据信号线；
所述第一控制电路的第二端与所述第三控制电路的第二端并接后连接至所述复位信号线；
所述第二控制电路的第二端与所述第四控制电路的第二端并接后连接至所述数据信号线。
4.根据权利要求2所述的显示面板，其特征在于，还包括第一控制信号线、第二控制信号线与第三控制信号线；
所述第一控制电路的控制端与所述第三控制电路的控制端分别与所述第一控制信号线连接，所述第二控制电路的控制端与所述第二控制信号线连接，所述第四控制电路的控制端与所述第三控制信号线连接。
5.根据权利要求4所述的显示面板，其特征在于，所述第一控制电路包括第一晶体管，所述第一晶体管的第一端为所述第一控制电路的第一端，所述第一晶体管的第二端为所述第一控制电路的第二端，所述第一晶体管的控制端为所述第一控制电路的控制端；
所述第二控制电路包括第二晶体管，所述第二晶体管的第一端为所述第二控制电路的第一端，所述第二晶体管的第二端为所述第二控制电路的第二端，所述第二晶体管的控制端为所述第二控制电路的控制端；
所述第三控制电路包括第三晶体管，所述第三晶体管的第一端为所述第三控制电路的第一端，所述第三晶体管的第二端为所述第三控制电路的第二端，所述第三晶体管的控制端为所述第三控制电路的控制端；
所述第四控制电路包括第四晶体管，所述第四晶体管的第一端为所述第四控制电路的第一端，所述第四晶体管的第二端为所述第四控制电路的第二端，所述第四晶体管的控制端为所述第四控制电路的控制端。
6.根据权利要求5所述的显示面板，其特征在于，所述第一晶体管为N型晶体管；所述第一晶体管的第一端为源极，所述第一晶体管的第二端为漏极，所述第一晶体管的控制端为栅极；
所述第二晶体管为N型晶体管；所述第二晶体管的第一端为源极，所述第二晶体管的第二端为漏极，所述第二晶体管的控制端为栅极；
所述第三晶体管为N型晶体管；所述第三晶体管的第一端为源极，所述第三晶体管的第二端为漏极，所述第三晶体管的控制端为栅极；
所述第四晶体管为N型晶体管；所述第四晶体管的第一端为源极，所述第四晶体管的第二端为漏极，所述第四晶体管的控制端为栅极。
7.根据权利要求2所述的显示面板，其特征在于，还包括第一栅线与第二栅线；
所述第一复位电路的控制端、所述第二复位电路的控制端分别与所述第一栅线连接；
所述第一数据写入电路的控制端、所述第二数据写入电路的控制端分别与所述第二栅线连接。
8.根据权利要求2所述的显示面板，其特征在于，所述第一像素电路还包括第一补偿电路，所述第一补偿电路的第一端与所述第一驱动电路的控制端连接，所述第一补偿电路的第二端与电源信号线连接，所述电源信号线用于提供参考电压信号；
所述第二像素电路还包括第二补偿电路，所述第二补偿电路的第一端与所述第二驱动电路的控制端连接，所述第二补偿电路的第二端与所述电源信号线连接。
9.根据权利要求8所述的显示面板，其特征在于，还包括第三栅线；
所述第一补偿电路的控制端、所述第二补偿电路的控制端分别与所述第三栅线连接。
10.根据权利要求8所述的显示面板，其特征在于，所述第一复位电路包括第五晶体管，所述第五晶体管的第一端为所述第一复位电路的第一端，所述五晶体管的第二端为所述第一复位电路的第二端，所述五晶体管的控制端为所述第一复位电路的控制端；
所述第一补偿电路包括第六晶体管，所述第六晶体管的第一端为所述第一补偿电路的第一端，所述第六晶体管的第二端为所述第一补偿电路的第二端，所述第六晶体管的控制端为所述第一补偿电路的控制端；
所述第一数据写入电路包括第七晶体管，所述第七晶体管的第一端为所述第一数据写入电路的第一端，所述第七晶体管的第二端为所述第一数据写入电路的第二端，所述第七晶体管的控制端为所述第一数据写入电路的控制端；
所述第一驱动电路包括第八晶体管，所述第八晶体管的第一端为所述第一驱动电路的第一端，所述第八晶体管的第二端为所述第一驱动电路的第二端，所述第八晶体管的控制端为所述第一驱动电路的控制端；
所述第一存储电路包括第一电容，所述第一电容的第一端为所述第一存储电路的第一端，所述第一电容的第二端为所述第一存储电路的第二端；
所述第二复位电路包括第九晶体管，所述第九晶体管的第一端为所述第二复位电路的第一端，所述第九晶体管的第二端为所述第二复位电路的第二端，所述九晶体管的控制端为所述第二复位电路的控制端；
所述第二补偿电路包括第十晶体管，所述第十晶体管的第一端为所述第二补偿电路的第一端，所述第十晶体管的第二端为所述第二补偿电路的第二端，所述第十晶体管的控制端为所述第二补偿电路的控制端；
所述第二数据写入电路包括第十一晶体管，所述第十一晶体管的第一端为所述第二数据写入电路的第一端，所述第十一晶体管的第二端为所述第二数据写入电路的第二端，所述第十一晶体管的控制端为所述第二数据写入电路的控制端；
所述第二驱动电路包括第十二晶体管，所述第十二晶体管的第一端为所述第二驱动电路的第一端，所述第十二晶体管的第二端为所述第二驱动电路的第二端，所述第十二晶体管的控制端为所述第二驱动电路的控制端；
所述第二存储电路包括第二电容，所述第二电容的第一端为所述第二存储电路的第一端，所述第二电容的第二端为所述第二存储电路的第二端。
11.根据权利要求10所述的显示面板，其特征在于，所述第五晶体管为N型晶体管，所述第五晶体管的第一端为源极，所述第五晶体管的第二端为漏极，所述第五晶体管的控制端为栅极；
所述第六晶体管为N型晶体管，所述第六晶体管的第一端为源极，所述第六晶体管的第二端为漏极，所述第六晶体管的控制端为栅极；
所述第七晶体管为N型晶体管，所述第七晶体管的第一端为源极，所述第七晶体管的第二端为漏极，所述第七晶体管的控制端为栅极；
所述第八晶体管为N型晶体管，所述第八晶体管的第一端为源极，所述第八晶体管的第二端为漏极，所述第八晶体管的控制端为栅极；
所述第九晶体管为N型晶体管，所述第九晶体管的第一端为源极，所述第九晶体管的第二端为漏极，所述第九晶体管的控制端为栅极；
所述第十晶体管为N型晶体管，所述第十晶体管的第一端为源极，所述第十晶体管的第二端为漏极，所述第十晶体管的控制端为栅极；
所述第十一晶体管为N型晶体管，所述第十一晶体管的第一端为源极，所述第十一晶体管的第二端为漏极，所述第十一晶体管的控制端为栅极；
所述第十二晶体管为N型晶体管，所述第十二晶体管的第一端为源极，所述第十二晶体管的第二端为漏极，所述第十二晶体管的控制端为栅极。
12.根据权利要求1所述的显示面板，其特征在于，包括显示区域与周边区域，所述周边区域与所述显示区域相邻，所述第一像素电路位于所述显示区域，所述解复用电路位于所述周边区域。
13.一种显示装置，其特征在于，包括：权利要求1至12任一项所述的显示面板。
14.一种显示面板的驱动方法，其特征在于，应用于权利要求1至12任一项所述的显示面板，所述方法，包括：
在复位时间段内，所述第一控制电路将所述复位信号输出至所述第一复用信号线，所述复位信号经所述第一复用信号线以及所述第一复位电路输入至所述第一驱动电路的第一端，对所述第一驱动电路的第一端的电位进行复位；
在第一数据写入时间段内，所述第二控制电路将接收的所述第一数据信号输出至所述第一复用信号线，所述第一数据信号经所述第一复用信号线以及所述第一数据写入电路输入至所述第一驱动电路的第一端。
CN202010328502.2A 2020-04-23 2020-04-23 显示面板及其驱动方法、显示装置 Pending CN111429842A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010328502.2A CN111429842A (zh) 2020-04-23 2020-04-23 显示面板及其驱动方法、显示装置
PCT/CN2021/076326 WO2021212981A1 (zh) 2020-04-23 2021-02-09 显示面板及其驱动方法、显示装置
US17/439,522 US11900873B2 (en) 2020-04-23 2021-02-09 Display panels, methods of driving the same, and display devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010328502.2A CN111429842A (zh) 2020-04-23 2020-04-23 显示面板及其驱动方法、显示装置

Publications (1)

Publication Number Publication Date
CN111429842A true CN111429842A (zh) 2020-07-17

Family

ID=71554461

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010328502.2A Pending CN111429842A (zh) 2020-04-23 2020-04-23 显示面板及其驱动方法、显示装置

Country Status (3)

Country Link
US (1) US11900873B2 (zh)
CN (1) CN111429842A (zh)
WO (1) WO2021212981A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021212981A1 (zh) * 2020-04-23 2021-10-28 京东方科技集团股份有限公司 显示面板及其驱动方法、显示装置
CN114399971A (zh) * 2021-12-28 2022-04-26 深圳市华星光电半导体显示技术有限公司 像素电路、显示面板以及显示设备
JP7516504B2 (ja) 2021-12-16 2024-07-16 ティーシーエル チャイナスター オプトエレクトロニクス テクノロジー カンパニー リミテッド 画素駆動回路及び表示パネル

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1702727A (zh) * 2004-05-25 2005-11-30 三星Sdi株式会社 多路分离器、使用该多路分离器的显示装置及其显示面板
CN101206835A (zh) * 2006-12-20 2008-06-25 三星Sdi株式会社 有机发光二极管显示器
US9472140B2 (en) * 2012-04-16 2016-10-18 Samsung Display Co., Ltd. Drive circuit, optoelectronic device, electronic device, and drive method
CN106548753A (zh) * 2017-01-20 2017-03-29 深圳市华星光电技术有限公司 Amoled像素驱动系统及amoled像素驱动方法
KR20180024082A (ko) * 2016-08-25 2018-03-08 엘지디스플레이 주식회사 표시장치 및 그의 구동방법
KR101949222B1 (ko) * 2017-10-20 2019-02-18 엘지디스플레이 주식회사 발광 표시장치와 그의 구동방법
CN109461407A (zh) * 2018-12-26 2019-03-12 上海天马微电子有限公司 一种有机发光显示面板及有机发光显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7397448B2 (en) * 2004-07-16 2008-07-08 E.I. Du Pont De Nemours And Company Circuits including parallel conduction paths and methods of operating an electronic device including parallel conduction paths
JP4826598B2 (ja) 2008-04-09 2011-11-30 ソニー株式会社 画像表示装置及び画像表示装置の駆動方法
US20100277400A1 (en) 2009-05-01 2010-11-04 Leadis Technology, Inc. Correction of aging in amoled display
CN104715726A (zh) 2015-04-07 2015-06-17 合肥鑫晟光电科技有限公司 像素驱动电路、像素驱动方法和显示装置
CN104751804A (zh) 2015-04-27 2015-07-01 京东方科技集团股份有限公司 一种像素电路、其驱动方法及相关装置
JP2017227755A (ja) * 2016-06-22 2017-12-28 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法、および電子機器
CN106910463B (zh) * 2017-04-28 2021-03-05 深圳市华星光电半导体显示技术有限公司 一种amoled驱动电路及显示装置
US10424247B2 (en) * 2017-04-28 2019-09-24 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd AMOLED driving circuit and AMOLED display device
CN107393478B (zh) * 2017-08-24 2019-12-24 深圳市华星光电半导体显示技术有限公司 像素内部补偿电路及驱动方法
US10504441B2 (en) 2017-08-24 2019-12-10 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Pixel internal compensation circuit and driving method
JP7345268B2 (ja) * 2019-04-18 2023-09-15 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 表示装置及びその制御方法
CN111429842A (zh) * 2020-04-23 2020-07-17 合肥京东方卓印科技有限公司 显示面板及其驱动方法、显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1702727A (zh) * 2004-05-25 2005-11-30 三星Sdi株式会社 多路分离器、使用该多路分离器的显示装置及其显示面板
CN101206835A (zh) * 2006-12-20 2008-06-25 三星Sdi株式会社 有机发光二极管显示器
US9472140B2 (en) * 2012-04-16 2016-10-18 Samsung Display Co., Ltd. Drive circuit, optoelectronic device, electronic device, and drive method
KR20180024082A (ko) * 2016-08-25 2018-03-08 엘지디스플레이 주식회사 표시장치 및 그의 구동방법
CN106548753A (zh) * 2017-01-20 2017-03-29 深圳市华星光电技术有限公司 Amoled像素驱动系统及amoled像素驱动方法
KR101949222B1 (ko) * 2017-10-20 2019-02-18 엘지디스플레이 주식회사 발광 표시장치와 그의 구동방법
CN109461407A (zh) * 2018-12-26 2019-03-12 上海天马微电子有限公司 一种有机发光显示面板及有机发光显示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021212981A1 (zh) * 2020-04-23 2021-10-28 京东方科技集团股份有限公司 显示面板及其驱动方法、显示装置
US11900873B2 (en) 2020-04-23 2024-02-13 Hefei Boe Joint Technology Co., Ltd. Display panels, methods of driving the same, and display devices
JP7516504B2 (ja) 2021-12-16 2024-07-16 ティーシーエル チャイナスター オプトエレクトロニクス テクノロジー カンパニー リミテッド 画素駆動回路及び表示パネル
CN114399971A (zh) * 2021-12-28 2022-04-26 深圳市华星光电半导体显示技术有限公司 像素电路、显示面板以及显示设备
CN114399971B (zh) * 2021-12-28 2024-04-26 深圳市华星光电半导体显示技术有限公司 像素电路、显示面板以及显示设备

Also Published As

Publication number Publication date
US11900873B2 (en) 2024-02-13
WO2021212981A1 (zh) 2021-10-28
US20230091012A1 (en) 2023-03-23

Similar Documents

Publication Publication Date Title
US11062645B1 (en) Display device
CN108538336B (zh) 发光移位寄存器及发光控制方法、驱动电路及显示装置
EP3852095B1 (en) Pixel circuit and driving method therefor, and display device
US11183114B2 (en) Display panel, compensation method thereof and display device compensating an organic light-emitting element
CN111599308B (zh) 显示装置及其控制方法、电子设备
CN112435622B (zh) 显示基板及其驱动方法、显示装置
US9412299B2 (en) Drive circuit, display device, and drive method
US11450270B2 (en) Pixel circuit and method of driving the same, display device
CN110428776B (zh) 像素电路及检测方法、显示面板以及显示装置
CN210667751U (zh) 显示基板和显示装置
US11626065B2 (en) Display substrate, driving method thereof and display device
CN110853576B (zh) 显示基板和显示装置
US11683957B2 (en) Display panel and display device
CN110111738B (zh) 像素电路、显示基板、显示装置及驱动方法
CN110718193A (zh) 显示面板及其驱动方法、显示装置
US11100851B2 (en) Pixel circuit and driving method thereof, display device
US11538379B2 (en) Foldable display panel and driving method thereof, display device and electronic apparatus
CN114512099B (zh) 显示装置
US20240127756A1 (en) Pixel Driving Circuit, Pixel Driving Method, Display Panel and Display Device
CN109935207B (zh) 像素驱动电路、像素电路和显示装置及其驱动方法
CN111429842A (zh) 显示面板及其驱动方法、显示装置
US20220199027A1 (en) Array substrate, display panel and driving method of array substrate
CN112435624A (zh) 像素驱动电路、像素驱动电路的驱动方法和显示面板
CN111462700A (zh) 主动发光型显示像素电路、显示方法及主动型发光显示器
CN113966528B (zh) 像素电路及其驱动方法和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination