CN114399971A - 像素电路、显示面板以及显示设备 - Google Patents

Abstract

本申请涉及一种像素电路、显示面板以及显示设备，像素电路包括驱动单元、数据写入单元、参考单元、储能单元以及复位单元；驱动单元的第一端分别连接数据写入单元的第一端、参考单元的第一端和储能单元的第一端，第二端连接工作电压源，第三端连接发光器件；数据写入单元的第二端连接数据信号线，第三端连接当前行水平扫描线；参考单元的第二端连接参考电压信号线，第三端连接控制信号线；复位单元的第一端连接储能单元的第二端，第二端连接初始电压信号线，第三端连接上一行水平扫描线，本申请像素电路采用当前行水平扫描线和上一行水平扫描线两条扫描线传输扫描信号，减少了传统像素电路采用三条以上的扫描线，有利于降低显示设备的边框尺寸。

Description

像素电路、显示面板以及显示设备

技术领域

本申请涉及显示驱动技术领域，特别是涉及像素电路、显示面板以及显示设备。

背景技术

随着显示技术的不断发展，显示设备的性能也逐渐提高，如显示设备的刷新率、分辨率、寿命、边框尺寸等性能都在不断攀升。其中，边框尺寸作为在不改变产品的整体尺寸的情况下，扩大显示面积有一定的帮助。但是，传统技术中显示设备使用的像素电路上的扫描信号多，需要更多的布线来传输更多的扫描信号，导致显示设备的边框尺寸大。

发明内容

基于此，有必要针对传统显示设备的类型依然不够丰富，不能满足能够更多的使用场景的问题，提供一种像素电路、显示面板以及显示设备。

为了实现上述目的，第一方面，本申请实施例提供了一种像素电路，包括驱动单元、数据写入单元、参考单元、储能单元以及复位单元；

驱动单元的第一端分别连接数据写入单元的第一端、参考单元的第一端和储能单元的第一端，第二端连接工作电压源，第三端连接发光器件；

数据写入单元的第二端连接数据信号线，第三端连接当前行水平扫描线；参考单元的第二端连接参考电压信号线，第三端连接控制信号线；

复位单元的第一端连接储能单元的第二端，第二端连接初始电压信号线，第三端连接上一行水平扫描线。

可选的，驱动单元包括第一薄膜晶体管；第一薄膜晶体管的栅极分别连接数据写入单元的第一端、参考单元的第一端和储能单元的第一端，漏极连接工作电压源，源极连接发光器件。

可选的，数据写入单元包括第二薄膜晶体管；第二薄膜晶体管的源极连接第一薄膜晶体管的栅极，源极连接数据信号线，栅极连接当前行水平扫描线。

可选的，参考单元包括第三薄膜晶体管；第三薄膜晶体管的源极连接第一薄膜晶体管的栅极，漏极连接参考电压信号线，栅极连接控制信号。

可选的，储能单元包括电容；电容的第一端分别连接第一薄膜晶体管的栅极，第二端连接复位单元。

可选的，复位单元包括第四薄膜晶体管；第四薄膜晶体管的漏极连接电容的第二端，源极连接初始电压信号线，栅极连接上一行水平扫描线。

可选的，第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管和第四薄膜晶体管为N型薄膜晶体管。

可选的，像素电路的工作方式包括复位阶段、探测阶段、维持阶段、过渡阶段、数据写入阶段以及发光阶段；

在复位阶段中，上一行水平扫描线输入高电平，第四薄膜晶体管导通，第一薄膜晶体管的源极电压复位至初始电压，第一薄膜晶体管的栅极电压被拉低，控制信号线输入高电平，第三薄膜晶体管导通，第一薄膜晶体管的栅极电压等于参考电压；

在探测阶段中，上一行水平扫描线输入低电平，第四薄膜晶体管关闭，第一薄膜晶体管的栅极电压等于参考电压，第一薄膜晶体管的源极电压等于参考电压与其导通电压的第一差值；

在维持阶段中，上一行水平扫描线输入低电平，当前行水平扫描线输入低电平，控制信号线输入底电平，并维持预设时间；

在过渡阶段中，当前行水平扫描线输入高电平；

在数据写入阶段中，当前行水平扫描线输入高电平，数据信号线将数据信号写入第一薄膜晶体管；电容存储的电压为数据信号与第一差值的第二差值；

在发光阶段中，电容维持第一薄膜晶体管的栅极与源极电压不变，发光器件发光。

第二方面，本申请实施例提供了一种显示面板，包括上述的像素电路。

第三方面，本申请实施例提供了一种显示设备，包括上述的显示面板。

上述技术方案中的一个技术方案具有如下优点和有益效果：

本申请各实施例提供的像素电路，包括驱动单元、数据写入单元、参考单元、储能单元以及复位单元，其中，驱动单元的第一端分别连接数据写入单元的第一端、参考单元的第一端和储能单元的第一端，第二端连接工作电压源，第三端连接发光器件；数据写入单元的第二端连接数据信号线，第三端连接当前行水平扫描线；参考单元的第二端连接参考电压信号线，第三端连接控制信号线；复位单元的第一端连接储能单元的第二端，第二端连接初始电压信号线，第三端连接上一行水平扫描线，本申请像素电路采用当前行水平扫描线和上一行水平扫描线两条扫描线传输扫描信号，减少了传统像素电路采用三条以上的扫描线，从而有利于降低显示设备的边框尺寸。

附图说明

图1为本申请实施提供的像素电路的结构示意图。

图2为本申请实施提供的像素电路的电路示意图。

图3为本申请实施提供的像素电路的工作时序示意图。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。

需要说明的是，当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件并与之结合为一体，或者可能同时存在居中元件。本文所使用的术语“安装”、“一端”、“另一端”以及类似的表述只是为了说明的目的。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

为了解决传统技术中显示设备使用的像素电路1上的扫描信号多，需要更多的布线来传输更多的扫描信号，导致显示设备的边框尺寸大的问题，如图1所示，提供了一种像素电路1，包括驱动单元11、数据写入单元12、参考单元13、储能单元14以及复位单元15。

其中，驱动单元11用于驱动发光器件16发光。驱动单元11在像素电路1中的连接关系为：驱动单元11的第一端分别连接数据写入单元12的第一端、参考单元13的第一端和储能单元14的第一端，第二端连接工作电压源(如图1和2中的VDD)，第三端连接发光器件16。其中，工作电压源为驱动单元11导通之后，供发光器件16发光所用。在一个示例中，如图2所示，驱动单元11包括第一薄膜晶体管T1；第一薄膜晶体管T1的栅极分别连接数据写入单元12的第一端、参考单元13的第一端和储能单元14的第一端，漏极连接工作电压源，源极连接发光器件16。示例性的，第一薄膜晶体管T1为N型薄膜晶体管。如图1和2所示发光器件还连接VSS信号。

数据写入单元12用于连接数据信号线，在其导通时将数据信号线传输的数据信号写入驱动单元11和储能单元14。数据写入单元12在像素电路1中的连接关系为：数据写入单元12的第一端分别连接驱动单元11的第一端、参考单元13的第一端和储能单元14的第一端，数据写入单元12的第二端连接数据信号线，第三端连接当前行水平扫描线(如图1和2中的G_n)。其中，数据信号线用于传输数据信号(如图1和2中的V_data)，该数据信号为图像数据信号。当前行水平扫描线用于传输扫描信号，来控制数据写入单元12的导通和关闭。参考电压信号线(如图1和2中的V_ref)用于传输参考电压信号，来调节驱动单元11第一端的电压。在一个示例中，如图2所示，数据写入单元12包括第二薄膜晶体管T2；第二薄膜晶体管T2的源极连接第一薄膜晶体管T1的栅极，源极连接数据信号线，栅极连接当前行水平扫描线。示例性的，第二薄膜晶体管T2为N型薄膜晶体管。

参考单元13用于连接参考电压信号线，在其导通时将参考电压信号线传输的参考电压写入驱动单元11和储能单元14。参考单元13在像素电路1中的连接关系为：参考单元13的第一端分别连接驱动单元11的第一端、数据写入单元12的第一端和储能单元14的第一端，参考单元13的第二端连接参考电压信号线，第三端连接控制信号线(如图1和2中的REF)。其中，参考电压信号线用于传输参考电压。控制信号线用于传输控制信号，控制参考单元13的导通和关闭。在一个示例中，如图2所示，参考单元13包括第三薄膜晶体管T3；第三薄膜晶体管T3的源极连接第一薄膜晶体管T1的栅极，漏极连接参考电压信号线，栅极连接控制信号。示例性的，第三薄膜晶体管T3为N型薄膜晶体管。

复位单元15用于在驱动发光器件16进行下一次发光前，将驱动单元11的第三端的电压进行复位，清除上一次发光时的电压。复位单元15在像素电路1中的连接关系为：复位单元15的第一端连接储能单元14的第二端，第二端连接初始电压信号线(如图1和2中的V_ini)，第三端连接上一行水平扫描线(如图1和2中的G_n-1)。其中，上一行水平扫描线用于传输扫描信号，控制复位单元15的导通和关闭。在一个示例中，如图2所示，复位单元15包括第四薄膜晶体管T4；第四薄膜晶体管T4的漏极连接电容C的第二端，源极连接初始电压信号线，栅极连接上一行水平扫描线。示例性的，第四薄膜晶体管T4为N型薄膜晶体管。

储能单元14用于存储电压，对驱动单元11在驱动发光器件16时对其进行补偿。储能单元14在像素电路1中的连接关系为：储能单元14的第一端分别连接驱动单元11的第一端、数据写入单元12的第一端和参考单元13的第一端，第二端连接复位单元15。在一个示例中，如图2所示，储能单元14包括电容C；电容C的第一端分别连接第一薄膜晶体管T1的栅极，第二端连接复位单元15。

为了更加清楚本申请像素电路1的结构以及工作原理，提供一具体实施例进行解释说明。

如图2所示，一种像素电路1，包括驱动单元11、数据写入单元12、参考单元13、储能单元14以及复位单元15；驱动单元11包括第一薄膜晶体管T1；数据写入单元12包括第二薄膜晶体管T2；参考单元13包括第三薄膜晶体管T3；储能单元14包括电容C；复位单元15包括第四薄膜晶体管T4。

第一薄膜晶体管T1的栅极分别连第二薄膜晶体管T2的源极、第三薄膜晶体管T3的源极和电容C的第一端，漏极连接工作电压源，源极连接发光器件16。

第二薄膜晶体管T2的源极连接第一薄膜晶体管T1的栅极，源极连接数据信号线，栅极连接当前行水平扫描线。

第三薄膜晶体管T3的源极连接第一薄膜晶体管T1的栅极，漏极连接参考电压信号线，栅极连接控制信号。

电容C的第一端分别连接第一薄膜晶体管T1的栅极，第二端连接复位单元15。

第四薄膜晶体管T4的漏极连接电容C的第二端，源极连接初始电压信号线，栅极连接上一行水平扫描线。

结合如图3所示的工作时序，像素电路1的工作方式包括复位阶段、探测阶段、维持阶段、过渡阶段、数据写入阶段以及发光阶段。

在复位阶段中，上一行水平扫描线输入高电平，第四薄膜晶体管T4导通，第一薄膜晶体管T1的源极电压复位至初始电压，第一薄膜晶体管T1的栅极电压被拉低，控制信号线输入高电平，第三薄膜晶体管T3导通，第一薄膜晶体管T1的栅极电压等于参考电压。需要说明的是，由于受到RC Loading的影响，复位阶段的时长不可太短，否则影响第一薄膜晶体管T1的栅极电压与源极电压的复位，影响后续第一薄膜晶体管T1的启动电压的侦测效果。

在探测阶段中，上一行水平扫描线输入低电平，第四薄膜晶体管T4关闭，第一薄膜晶体管T1的栅极电压等于参考电压，第一薄膜晶体管T1的源极电压等于参考电压与其导通电压的第一差值。需要说明的是，第三薄膜晶体管T3由参考电压信号单独控制，其开启时间可以较长，有足够的时间对第一薄膜晶体管T1的源极电压进行探测，继而提高了第一薄膜晶体管T1的启动电压的侦测精度。其中，该时间段一般为N*H，N根据启动电压的大小范围来优化选取，H表示一阵画面的时长。当前行水平扫描线和上一行水平扫描线的开启时间相同，所以为了避免因数据写入时间较长而造成启动电压探测精度的损失，则1帧画面时间内数据信号分为两个阶段，前一阶段为参考电压，后一阶段为灰阶数据信号电压值,后一阶段时间根据补偿效果进行调节。

在维持阶段中，上一行水平扫描线输入低电平，当前行水平扫描线输入低电平，控制信号线输入底电平，并维持预设时间。

在过渡阶段中，当前行水平扫描线输入高电平。

在数据写入阶段中，当前行水平扫描线输入高电平，数据信号线将数据信号写入第一薄膜晶体管T1；电容C存储的电压为数据信号与第一差值的第二差值。需要说明的是，在数据写入阶段中，当前行水平扫描线输入高电平的时间段与数据信号线传输数据信号的时间段重叠时间要适量，否则会影响对启动电压的补充效果。在关闭数据信号线的时间点要打开下一行水平扫描线之前，否则容易引起错冲。

在发光阶段中，电容C维持第一薄膜晶体管T1的栅极与源极电压不变，发光器件16发光。需要说明的是，在发光阶段中，发光器件16的驱动电流＝K(数据信号-参考电压)²。则电流与第一薄膜晶体管T1的启动电压无关，不会受到启动电压不均带来的对显示画面的影响。

上述像素电路1，包括驱动单元11、数据写入单元12、参考单元13、储能单元14以及复位单元15，其中，驱动单元11的第一端分别连接数据写入单元12的第一端、参考单元13的第一端和储能单元14的第一端，第二端连接工作电压源，第三端连接发光器件16；数据写入单元12的第二端连接数据信号线，第三端连接当前行水平扫描线；参考单元13的第二端连接参考电压信号线，第三端连接控制信号线；复位单元15的第一端连接储能单元14的第二端，第二端连接初始电压信号线，第三端连接上一行水平扫描线，本申请像素电路1采用当前行水平扫描线和上一行水平扫描线两条扫描线传输扫描信号，减少了传统像素电路1采用三条以上的扫描线，从而有利于降低显示设备的边框尺寸。

将上述像素电路1应用到显示面板中而提供了一种显示面板，包括上述的像素电路1。

需要说明的是，本实施例中像素电路1与本申请像素电路1相同，具体情况请参照本申请像素电路1的各实施例，此处不再赘述。

将上述显示面板应用到设备中本申请实施例提供了一种显示设备，包括上述的显示面板。

上述显示设备由于采用本申请像素电路1而边框尺寸小。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种像素电路，其特征在于，包括驱动单元、数据写入单元、参考单元、储能单元以及复位单元；

所述驱动单元的第一端分别连接所述数据写入单元的第一端、所述参考单元的第一端和所述储能单元的第一端，第二端连接工作电压源，第三端连接发光器件；

所述数据写入单元的第二端连接数据信号线，第三端连接当前行水平扫描线；所述参考单元的第二端连接参考电压信号线，第三端连接控制信号线；

所述复位单元的第一端连接所述储能单元的第二端，第二端连接初始电压信号线，第三端连接上一行水平扫描线。

2.根据权利要求1所述的像素电路，其特征在于，所述驱动单元包括第一薄膜晶体管；

所述第一薄膜晶体管的栅极分别连接所述数据写入单元的第一端、所述参考单元的第一端和所述储能单元的第一端，漏极连接所述工作电压源，源极连接所述发光器件。

3.根据权利要求2所述的像素电路，其特征在于，所述数据写入单元包括第二薄膜晶体管；

所述第二薄膜晶体管的源极连接所述第一薄膜晶体管的栅极，源极连接所述数据信号线，栅极连接所述当前行水平扫描线。

4.根据权利要求3所述的像素电路，其特征在于，所述参考单元包括第三薄膜晶体管；

所述第三薄膜晶体管的源极连接所述第一薄膜晶体管的栅极，漏极连接所述参考电压信号线，栅极连接所述控制信号。

5.根据权利要求4所述的像素电路，其特征在于，所述储能单元包括电容；

所述电容的第一端分别连接所述第一薄膜晶体管的栅极，第二端连接所述复位单元。

6.根据权利要求5所述的像素电路，其特征在于，所述复位单元包括第四薄膜晶体管；

所述第四薄膜晶体管的漏极连接所述电容的第二端，源极连接所述初始电压信号线，栅极连接所述上一行水平扫描线。

7.根据权利要求6所述的像素电路，其特征在于，所述第一薄膜晶体管、所述第二薄膜晶体管、所述第三薄膜晶体管和所述第四薄膜晶体管为N型薄膜晶体管。

8.根据权利要求6或7所述的像素电路，其特征在于，所述像素电路的工作方式包括复位阶段、探测阶段、维持阶段、过渡阶段、数据写入阶段以及发光阶段；

在所述复位阶段中，所述上一行水平扫描线输入高电平，所述第四薄膜晶体管导通，所述第一薄膜晶体管的源极电压复位至初始电压，所述第一薄膜晶体管的栅极电压被拉低，所述控制信号线输入高电平，所述第三薄膜晶体管导通，所述第一薄膜晶体管的栅极电压等于参考电压；

在所述探测阶段中，所述上一行水平扫描线输入低电平，所述第四薄膜晶体管关闭，所述第一薄膜晶体管的栅极电压等于参考电压，所述第一薄膜晶体管的源极电压等于所述参考电压与其导通电压的第一差值；

在所述维持阶段中，所述上一行水平扫描线输入低电平，所述当前行水平扫描线输入低电平，所述控制信号线输入底电平，并维持预设时间；

在所述过渡阶段中，所述当前行水平扫描线输入高电平；

在所述数据写入阶段中，所述当前行水平扫描线输入高电平，所述数据信号线将数据信号写入所述第一薄膜晶体管；所述电容存储的电压为所述数据信号与所述第一差值的第二差值；

在所述发光阶段中，所述电容维持所述第一薄膜晶体管的栅极与源极电压不变，所述发光器件发光。

9.一种显示面板，其特征在于，包括如权利要求1至8任意一项所述的像素电路。

10.一种显示设备，其特征在于，包括如权利要求9所述的显示面板。

Images