CN111428847A - 触摸检测计数器 - Google Patents

Abstract

本发明提供了一种触摸检测计数器，包括：时钟模块，所述时钟模块用于选择输入时钟频率；计数结束控制模块，所述计数结束控制模块的输入端与所述时钟模块的第一输出端电连接，所述计数结束控制模块用于产生计数结束信号；主逻辑模块，所述主逻辑模块的第一输入端与所述计数结束控制模块的输出端电连接，所述主逻辑模块的第二输入端与所述时钟模块的第二输出端电连接，所述主逻辑模块的第一输出端与使能输出信号端电连接，所述主逻辑模块的第二输出端与唤醒信号端电连接，所述主逻辑模块用于产生启动的使能信号。本发明所提供的触摸检测计数器，电路结构清晰稳定可靠，且占用芯片面积小，成本低，得到的原始计数值再通过软件程序灵活处理。

Description

触摸检测计数器

技术领域

本发明涉及触摸按键技术领域，特别涉及一种触摸检测计数器。

背景技术

电容触摸传感大约在50多年前就已经出现，触摸灯是电容触摸开关的一个经典示例，触摸灯的出现已有很长一段时间，新技术使得可以对触摸按钮实现更为复杂的控制，单片机提供了完成电容触摸传感、决策、响应以及其他系统相关任务的能力，目前业内已有好几种电容触摸传感技术存在，多数技术是基于测量由于人手指触摸产生额外电容而改变的频率或占空比，触摸按键已被广泛采用，越来越多的电子产品。

目前市面上主要的电容触摸按键方案有：CSR张驰震荡电容感应(CapSenseRelaxation Oscillator-张驰震荡电容感应)、CSA逐次逼近电容感应(CapSenseSuccessiveApproximation-逐次逼近电容感应)、CSD积分微分电容感应(CapSense SigmaDelta-积分微分电容感应)、CDC电容数字转换(Capator Digital Conversion-电容数字转换)。

由于电容会受温度、湿度或者接地情况的不同而发生变化，所以对电容触摸按键方案的要求也比较高，特别是抗噪声能力。由此电容触摸按键方案的初始计数值的获取显得尤为重要，通常会用复杂的数字电容去获取和处理计数值，这样对资源大小和电路规模都有较高的要求。

发明内容

本发明提供了一种触摸检测计数器，其目的是为了解决多种电容触摸按键方案的初始计数值的获取，需要用复杂的数字电容去获取和处理计数值，电路规模复杂的问题。

为了达到上述目的，本发明的实施例提供了一种触摸检测计数器，包括：

时钟模块，所述时钟模块用于选择输入时钟频率；

计数结束控制模块，所述计数结束控制模块的输入端与所述时钟模块的第一输出端电连接，所述计数结束控制模块用于产生计数结束信号；

主逻辑模块，所述主逻辑模块的第一输入端与所述计数结束控制模块的输出端电连接，所述主逻辑模块的第二输入端与所述时钟模块的第二输出端电连接，所述主逻辑模块的第一输出端与使能输出信号端电连接，所述主逻辑模块的第二输出端与唤醒信号端电连接，所述主逻辑模块用于产生启动的使能信号；

计数器模块，所述计数器模块的输入端与所述主逻辑模块的第三输出端电连接，所述计数器模块的输出端与计数值端电连接。

其中，所述时钟模块包括：

第一D触发器单元，所述第一D触发器单元的第一输入端与使能信号EN电连接，所述第一D触发器单元的第二输入端与CLK信号电连接，所述第一D触发器单元内设置有四个D触发器，每个所述D触发器的第一输入端与第二输出端电连接，首个所述D触发器的清零端与使能信号EN电连接，后一个所述D触发器的清零端与前一个所述D触发器的清零端电连接，首个所述D触发器的第二输入端与CLK信号电连接，后一个所述D触发器的第二输入端与前一个所述D触发器的第二输出端电连接；

四选择器，所述四选择器的第一输入端与所述第一D触发器单元中的第四个所述D触发器的第一输出端电连接，所述四选择器的第二输入端与所述第一D触发器单元中的第三个所述D触发器的第一输出端电连接，所述四选择器的第三输入端与所述第一D触发器单元中的第二个所述D触发器的第一输出端电连接，所述四选择器的第四输入端与所述第一D触发器单元中的第一个所述D触发器的第一输出端电连接，所述四选择器的第五输入端与CLK_SEL0信号电连接，所述四选择器的第六输入端与CLK_SEL1信号电连接。

其中，所述计数结束控制模块包括：

第二D触发器单元，所述第二D触发器单元的第一端与所述第一D触发器单元的第一输入端电连接，所述第二D触发器单元的第二端与所述四选择器的输出端电连接，所述第二D触发器单元内设置有十三个所述D触发器，每个所述D触发器的第一输入端与第二输出端电连接，首个所述D触发器的清零端与所述第一D触发器单元的第一输入端电连接，后一个所述D触发器的清零端与前一个所述D触发器的清零端电连接，首个所述D触发器的第二输入端与所述四选择器的输出端电连接，后一个所述D触发器的第二输入端与前一个所述D触发器的第二输出端电连接；

二选择器，所述二选择器的第一输入端与所述第二D触发器单元内的第十三个所述D触发器的第一输出端电连接，所述二选择器的第二输入端与所述第二D触发器单元内的第十一个所述D触发器的第一输出端电连接，所述二选择器的第三输入端与D_SEL信号电连接；

第一反相器，所述第一反相器的输入端与所述第二选择器的输出端电连接，所述第一反相器的输出端与第一与非门的第一输入端电连接。

其中，所述主逻辑模块包括：

第一与非门，所述第一与非门的第一输入端与第一与门的第二输入端电连接；

第一延时单元，所述第一延时单元的第一端与所述第一与非门的输出端电连接；

第二延时单元，所述第二延时单元的第一端与所述第一延时单元的第二端电连接；

第一与门，所述第一与门的第一输入端与所述第一与非门的第二输入端电连接；

第一或非门，所述第一或非门的第一输入端与所述第二延时单元的第二端电连接，所述第一或非门的第二输入端与所述第一与门的输出端电连接，所述第一或非门的输出端与所述第一与门的第一输入端电连接；

第二反相器，所述第二反相器的输入端与所述第一或非门的输出端电连接；

第二或非门，所述第二或非门的第一输入端与所述第二反相器的输出端电连接，所述第二或非门的输出端与使能输出信号端电连接；

第三或非门，所述第三或非门的第一输入端与所述第二或非门的输出端电连接，所述第三或非门的第二输入端与START端电连接，所述第三或非门的输出端与所述第二或非门的第二输入端电连接；

第一D触发器，所述第一D触发器的第一输入端与所述第二或非门的输出端电连接，所述第一D触发器的清零端与所述第一D触发器单元的第一输入端电连接，所述第一D触发器的第二输入端与所述第一D触发器单元的第二输入端电连接；

第三反相器，所述第三反相器的输入端与所述第一D触发器的第一输出端电连接；

第二D触发器，所述第二D触发器的第一输入端与所述第三反相器的输出端电连接，所述第二D触发器的第二输入端与所述第一D触发器的第二输入端电连接，所述第二D触发器的清零端与所述第一D触发器的清零端电连接；

第四反相器，所述第四反相器的输入端与所述第三反相器的输入端电连接；

第二与门，所述第二与门的第一输入端与所述第四反相器的输出端电连接，所述第二与门的第二输入端与所述第二D触发器的第一输出端电连接，所述第二与门的输出端与唤醒信号端电连接。

其中，所述计数器模块包括：

第三D触发器，所述第三D触发器的第一输入端与所述第一D触发器的清零端电连接，所述第三D触发器的第二输入端与CLK_TRC信号电连接，所述第三D触发器的清零端与所述第三D触发器的第一输入端电连接；

第二与非门，所述第二与非门的第一输入端与所述第三D触发器的清零端电连接；

第四或非门，所述第四或非门的第一输入端分别与所述第二与非门的第二输入端和所述第三D触发器的第二输出端电连接，所述第四或非门的第二输入端与所述第三D触发器的第二输入端电连接；

第三D触发器单元，所述第三D触发器单元的第一端与所述第二与非门的输出端电连接，所述第三D触发器单元的第二端与所述第四或非门的输出端电连接，所述第三D触发器单元内设置有十三个所述D触发器，每个所述D触发器的第一输入端与第二输出端电连接，首个所述D触发器的清零端与所述第二与非门的输出端电连接，后一个所述D触发器的清零端与前一个所述D触发器的清零端电连接，首个所述D触发器的第二输入端与所述第四或非门的输出端电连接，后一个所述D触发器的第二输入端与前一个所述D触发器的第二输出端电连接。

其中，所述计数结束控制模块包括：

第四D触发器，所述第四D触发器的第一输入端与所述第四D触发器的第二输出端电连接，所述第四D触发器的第二输入端与所述四选择器的输出端电连接，所述第四D触发器的清零端与CMP_OUT端电连接；

第五D触发器，所述第五D触发器的第一输入端与所述第五D触发器的第二输出端电连接，所述第五D触发器的第二输入端与所述第四D触发器的第二输出端电连接，所述第五D触发器的的清零端与所述第四D触发器的清零端电连接；

第一同或门，所述第一同或门的第一输入端与所述第五D触发器的第二输出端电连接，所述第一同或门的第二输入端与DEB0信号电连接；

第二同或门，所述第二同或门的第一输入端与所述第四D触发器的第二输出端电连接，所述第二同或门的第二输入端与DEB1信号电连接；

第三与非门，所述第三与非门的第一输入端与所述第一同或门的输出端电连接，所述第三与非门的第二输入端与所述第二同或门的输出端电连接；

第五反相器，所述第五反相器的输入端与所述第四D触发器的第二输入端电连接；

第六D触发器，所述第六D触发器的第一输入端与所述第三与非门的输出端电连接，所述第六D触发器的第二输入端与所述第五反相器的输出端电连接，所述第六D触发器的清零端与所述第一D触发器单元的第一输入端电连接，所述第六D触发器的第一输出端与所述第一与非门的第一输入端电连接。

其中，所述计数器模块包括：

第七D触发器，所述第七D触发器的第一输入端与所述第一D触发器的清零端电连接，所述第七D触发器的第二输入端与所述四选择器的输出端电连接，所述第七D触发器的清零端与所述第七D触发器的第一输入端电连接；

第四与非门，所述第四与非门的第一输入端与所述第七D触发器的清零端电连接，所述第四与非门的第二输入端与所述第七D触发器的第二输出端电连接；

第五与非门，所述第五与非门的第一输入端与所述第七D触发器的第一输入端电连接，所述第五与非门的第二输入端与CSD_OUT端电连接；

第五或非门，所述第五或非门的第一输入端与所述第七D触发器的第二输入端电连接，所述第五或非门的第二输入端与所述第五与非门的输出端电连接；

第四D触发器单元，所述第四D触发器单元的第一输入端与所述第四与非门的输出端电连接，所述第四D触发器单元的第二输入端与所述第五或非门的输出端电连接，所述第四D触发器单元内设置有十三个所述D触发器，每个所述D触发器的第一输入端与第二输出端电连接，首个所述D触发器的清零端与所述第四与非门的输出端电连接，后一个所述D触发器的清零端与前一个所述D触发器的清零端电连接，首个所述D触发器的第二输入端与所述第五或非门的输出端电连接，后一个所述D触发器的第二输入端与前一个所述D触发器的第二输出端电连接。

本发明的上述方案有如下的有益效果：

本发明的上述实施例所述的触摸检测计数器，可以根据系统需要灵活设计成各种触摸按键方案的计数器，并且可以改变计数时钟和计数值位数，电路结构清晰、稳定、可靠、灵活多变，且占用芯片面积小，得到的原始计数值再通过软件程序灵活处理，大大节省了芯片的成本。

附图说明

图1为本发明的结构框图；

图2为本发明应用于CSR方案的具体电路图；

图3为本发明应用于CSR方案的时序图；

图4为本发明应用于CDC方案和CSA方案的具体电路图；

图5为本发明应用于CDC方案和CSA方案的时序图；

图6为本发明应用于CSD方案的具体电路图；

图7为本发明应用于CSD方案的时序图。

【附图标记说明】

1-时钟模块；2-计数结束控制模块；3-主逻辑模块；4-计数器模块；5-第一D触发器单元；6-四选择器；7-第二D触发器单元；8-二选择器；9-第一反相器；10-第一与非门；11-第一延时单元；12-第二延时单元；13-第一与门；14-第一或非门；15-第二反相器；16-第二或非门；17-第三或非门；18-第一D触发器；19-第三反相器；20-第二D触发器；21-第四反相器；22-第二与门；23-第三D触发器；24-第二与非门；25-第四或非门；26-第三D触发器单元；27-第四D触发器；28-第五D触发器；29-第一同或门；30-第二同或门；31-第三与非门；32-第五反相器；33-第六D触发器；34-第七D触发器；35-第四与非门；36-第五与非门；37-第五或非门；38-第四D触发器单元。

具体实施方式

为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。

本发明针对现有的多种电容触摸按键方案的初始计数值的获取，需要用复杂的数字电容去获取和处理计数值，电路规模复杂的问题，提供了一种触摸检测计数器。

如图1所示，本发明的实施例提供了一种触摸检测计数器，包括：时钟模块1，所述时钟模块1用于选择输入时钟频率；计数结束控制模块，所述计数结束控制模块的输入端与所述时钟模块1的第一输出端电连接，所述计数结束控制模块用于产生计数结束信号；主逻辑模块3，所述主逻辑模块3的第一输入端与所述计数结束控制模块的输出端电连接，所述主逻辑模块3的第二输入端与所述时钟模块1的第二输出端电连接，所述主逻辑模块3的第一输出端与使能输出信号端电连接，所述主逻辑模块3的第二输出端与唤醒信号端电连接，所述主逻辑模块3用于产生启动的使能信号；计数器模块4，所述计数器模块4的输入端与所述主逻辑模块3的第三输出端电连接，所述计数器模块4的输出端与计数值端电连接。

本发明的上述实施例所述的触摸检测计数器，主要由所述时钟模块1、所述计数结束控制模块2、所述主逻辑模块3和所述计数器模块4构成，所述时钟模块1主要是选择所述的触摸检测计数器的时钟，根据应用需要选择不同的输入频率，同时不同的频率计数持续的时间也不相同，外部触摸电容较小时，可以选择相对较高的输入时钟频率，外部触摸电容较大时，必须选择较低的输入时钟频率。所述计数结束控制模块2产生计数结束信号，不同的触摸按键方案的计数结束信号不尽相同，例如CSR(张驰震荡电容感应)方案和CSD(积分微分电容感应)方案的计数时间初始化设定后为一固定时间，而CDC(电容数字转换结构)方案的计数时间每次都不固定，而是和外部触摸电容有关，外部触摸电容大，则计数时间短，反之，计数时间相对较长，所述主逻辑模块3功能主要是产生启动触摸按键模块电路模块的使能信号，控制对应的模拟模块的开启时间与关闭时间，并且产生唤醒低功耗模式的脉冲信号。所述计数器模块4主要由D触发器组成的加法器构成，由所述主逻辑模块3控制所述的触摸检测计数器的开始与结束。

如图2至图3所示，所述时钟模块1包括：第一D触发器单元5，所述第一D触发器单元5的第一输入端与使能信号EN电连接，所述第一D触发器单元5的第二输入端与CLK信号电连接，所述第一D触发器单元5内设置有四个D触发器，每个所述D触发器的第一输入端与第二输出端电连接，首个所述D触发器的清零端与使能信号EN电连接，后一个所述D触发器的清零端与前一个所述D触发器的清零端电连接，首个所述D触发器的第二输入端与CLK信号电连接，后一个所述D触发器的第二输入端与前一个所述D触发器的第二输出端电连接；四选择器6，所述四选择器6的第一输入端与所述第一D触发器单元5中的第四个所述D触发器的第一输出端电连接，所述四选择器6的第二输入端与所述第一D触发器单元5中的第三个所述D触发器的第一输出端电连接，所述四选择器6的第三输入端与所述第一D触发器单元5中的第二个所述D触发器的第一输出端电连接，所述四选择器6的第四输入端与所述第一D触发器单元5中的第一个所述D触发器的第一输出端电连接，所述四选择器6的第五输入端与CLK_SEL0信号电连接，所述四选择器6的第六输入端与CLK_SEL1信号电连接。

其中，所述计数结束控制模块2包括：第二D触发器单元7，所述第二D触发器单元7的第一端与所述第一D触发器单元5的第一输入端电连接，所述第二D触发器单元7的第二端与所述四选择器6的输出端电连接，所述第二D触发器单元7内设置有十三个所述D触发器，每个所述D触发器的第一输入端与第二输出端电连接，首个所述D触发器的清零端与所述第一D触发器单元5的第一输入端电连接，后一个所述D触发器的清零端与前一个所述D触发器的清零端电连接，首个所述D触发器的第二输入端与所述四选择器6的输出端电连接，后一个所述D触发器的第二输入端与前一个所述D触发器的第二输出端电连接；二选择器8，所述二选择器8的第一输入端与所述第二D触发器单元7内的第十三个所述D触发器的第一输出端电连接，所述二选择器8的第二输入端与所述第二D触发器单元7内的第十一个所述D触发器的第一输出端电连接，所述二选择器8的第三输入端与D_SEL信号电连接；第一反相器9，所述第一反相器9的输入端与所述第二选择器8的输出端电连接，所述第一反相器9的输出端与第一与非门10的第一输入端电连接。

其中，所述主逻辑模块3包括：第一与非门10，所述第一与非门10的第一输入端与第一与门13的第二输入端电连接；第一延时单元11，所述第一延时单元11的第一端与所述第一与非门10的输出端电连接；第二延时单元12，所述第二延时单元12的第一端与所述第一延时单元11的第二端电连接；第一与门13，所述第一与门13的第一输入端与所述第一与非门10的第二输入端电连接；第一或非门14，所述第一或非门14的第一输入端与所述第二延时单元12的第二端电连接，所述第一或非门14的第二输入端与所述第一与门13的输出端电连接，所述第一或非门14的输出端与所述第一与门13的第一输入端电连接；第二反相器15，所述第二反相器15的输入端与所述第一或非门14的输出端电连接；第二或非门16，所述第二或非门16的第一输入端与所述第二反相器15的输出端电连接，所述第二或非门16的输出端与使能输出信号端电连接；第三或非门17，所述第三或非门17的第一输入端与所述第二或非门16的输出端电连接，所述第三或非门17的第二输入端与START端电连接，所述第三或非门17的输出端与所述第二或非门16的第二输入端电连接；第一D触发器18，所述第一D触发器18的第一输入端与所述第二或非门16的输出端电连接，所述第一D触发器18的清零端与所述第一D触发器单元5的第一输入端电连接，所述第一D触发器18的第二输入端与所述第一D触发器单元5的第二输入端电连接；第三反相器19，所述第三反相器19的输入端与所述第一D触发器18的第一输出端电连接；第二D触发器20，所述第二D触发器20的第一输入端与所述第三反相器19的输出端电连接，所述第二D触发器20的第二输入端与所述第一D触发器18的第二输入端电连接，所述第二D触发器20的清零端与所述第一D触发器18的清零端电连接；第四反相器21，所述第四反相器21的输入端与所述第三反相器19的输入端电连接；第二与门22，所述第二与门22的第一输入端与所述第四反相器21的输出端电连接，所述第二与门22的第二输入端与所述第二D触发器20的第一输出端电连接，所述第二与门22的输出端与唤醒信号端电连接。

其中，所述计数器模块4包括：第三D触发器23，所述第三D触发器23的第一输入端与所述第一D触发器18的清零端电连接，所述第三D触发器23的第二输入端与CLK_TRC信号电连接，所述第三D触发器23的清零端与所述第三D触发器23的第一输入端电连接；第二与非门24，所述第二与非门24的第一输入端与所述第三D触发器23的清零端电连接；第四或非门25，所述第四或非门25的第一输入端分别与所述第二与非门24的第二输入端和所述第三D触发器23的第二输出端电连接，所述第四或非门25的第二输入端与所述第三D触发器23的第二输入端电连接；第三D触发器单元26，所述第三D触发器单元26的第一端与所述第二与非门24的输出端电连接，所述第三D触发器单元26的第二端与所述第四或非门25的输出端电连接，所述第三D触发器单元26内设置有十三个所述D触发器，每个所述D触发器的第一输入端与第二输出端电连接，首个所述D触发器的清零端与所述第二与非门24的输出端电连接，后一个所述D触发器的清零端与前一个所述D触发器的清零端电连接，首个所述D触发器的第二输入端与所述第四或非门25的输出端电连接，后一个所述D触发器的第二输入端与前一个所述D触发器的第二输出端电连接。

本发明的上述实施例所述的触摸检测计数器，应用于CSR方案的触摸检测计数器由所述时钟模块1、所述计数结束控制模块2、所述主逻辑模块3和所述计数器模块4组成，当使能EN信号打开时，内部振荡器计数器开始计数一段时间，同时外部振荡器也开始振荡，然后读取在这一段时间内外部振荡器周期个数，即为计数值。所述时钟模块1由所述第一D触发器单元5与所述四选择器6组成，所述第一D触发器单元5对输入时钟CLK产生2、4、8、16分频，然后通过CLK_SEL0信号与CLK_SEL1信号来选择2、4、8、16分频时钟作为所述的触摸检测计数器的时钟CLK_COUNT。所述计数结束控制模块2由所述第二D触发器单元7、所述二选择器8和所述第一反相器9组成，D_SEL信号用来选择所述的触摸检测计数器计时的长短，例如，D_SEL信号为低电平时选择计数时间长度为2^12个计数周期，D_SEL信号为高电平时选择计数时间长度为2^10个计数周期，计数结束时，END信号由高电平翻转为低电平。所述主逻辑模块3由下降沿转正脉冲产生电路、RS触发器和唤醒信号产生电路组成，下降沿转正脉冲产生电路由所述第一与非门10、所述第一延时单元11、所述第二延时单元12、所述第一与门13、所述第一或非门14和所述第二反相器15组成，RS触发器由所述第二或非门16和所述第三或非门17组成，唤醒信号产生电路由所述第一D触发器18、所述第三反相器19、所述第二D触发器20、所述第四反相器21和所述第二与门22组成。初始阶段START输入一个正脉冲信号，所述第二或非门16和所述第三或非门17组成的RS触发器输出的使能输出信号翻转为高电平。所述第一与非门10、所述第一与门13、所述第一延时单元11与所述第二延时单元12、所述第一或非门14和所述第二反相器15将检测到的END信号下降沿转化成一个正脉冲，所述第二或非门16和所述第三或非门17组成的RS触发器接收到正脉冲，输出使能信号由高电平翻转为低电平，结束CSR方案触摸检测，CLK_TRC是由外接触摸电容的振荡器产生的时钟，输出使能信号为低电平时振荡器将停止振荡。所述计数器模块4由所述第三D触发器23、所述第三D触发器单元26、所述第二与非门24和所述第四或非门25组成，所述的触摸检测计数器对输入时钟CLK_TRC进行计数，计数值为D0～D12。CSR方案的时序图如图3所示，在clk_trc上升沿的时候，所述计数器模块4进行加1操作，并且输出使能信号一直为高直到计数结束，同时也将产生一个正脉冲唤醒信号。

如图4至图5所示，所述计数结束控制模块2包括：第四D触发器27，所述第四D触发器27的第一输入端与所述第四D触发器27的第二输出端电连接，所述第四D触发器27的第二输入端与所述四选择器6的输出端电连接，所述第四D触发器27的清零端与CMP_OUT端电连接；第五D触发器28，所述第五D触发器28的第一输入端与所述第五D触发器28的第二输出端电连接，所述第五D触发器28的第二输入端与所述第四D触发器27的第二输出端电连接，所述第五D触发器28的的清零端与所述第四D触发器27的清零端电连接；第一同或门29，所述第一同或门29的第一输入端与所述第五D触发器28的第二输出端电连接，所述第一同或门29的第二输入端与DEB0信号电连接；第二同或门30，所述第二同或门30的第一输入端与所述第四D触发器27的第二输出端电连接，所述第二同或门30的第二输入端与DEB1信号电连接；第三与非门31，所述第三与非门31的第一输入端与所述第一同或门29的输出端电连接，所述第三与非门31的第二输入端与所述第二同或门30的输出端电连接；第五反相器32，所述第五反相器32的输入端与所述第四D触发器27的第二输入端电连接；第六D触发器33，所述第六D触发器33的第一输入端与所述第三与非门31的输出端电连接，所述第六D触发器33的第二输入端与所述第五反相器32的输出端电连接，所述第六D触发器33的清零端与所述第一D触发器单元5的第一输入端电连接，所述第六D触发器33的第一输出端与所述第一与非门10的第一输入端电连接。

本发明的上述实施例所述的触摸检测计数器，应用于CDC方案和CSA方案的触摸检测计数器由所述时钟模块1、所述计数结束控制模块2、所述主逻辑模块3和所述计数器模块4组成，其中，所述时钟模块1、所述主逻辑模块3和所述计数器模块4与CSR方案中的所述时钟模块1、所述主逻辑模块3和所述计数器模块4几乎相同，但是所述计数结束控制模块2稍有差别，应用于CDC方案和CSA方案的所述计数结束控制模块2主要由所述第四D触发器27、所述第五D触发器28、所述第一同或门29、所述第二同或门30、所述第三与非门31、所述第五反相器32、所述第六D触发器33组成，CMP_OUT为CDC模拟模块中比较器的输出，当计数结束时，CMP_OUT翻转为高电平，此时所述计数结束控制模块2开始工作，DEB0信号与DEB1信号用来选择去抖次数，例如DEB0信号与DEB1信号都为高电平时，选择去抖次数为3次，当CMP_OUT持续为高电平时间超过3个计数周期时，计数结束有效，END信号将由高为低，输出给所述主逻辑模块3，同理CSR方案。CDC方案的时序图如图5所示，与CSR方案不同的是，所述计数器模块4是在计数时钟的上升沿时进行加1操作。

如图6至图7所示，所述计数器模块4包括：第七D触发器34，所述第七D触发器34的第一输入端与所述第一D触发器18的清零端电连接，所述第七D触发器34的第二输入端与所述四选择器6的输出端电连接，所述第七D触发器34的清零端与所述第七D触发器34的第一输入端电连接；第四与非门35，所述第四与非门35的第一输入端与所述第七D触发器34的清零端电连接，所述第四与非门35的第二输入端与所述第七D触发器34的第二输出端电连接；第五与非门36，所述第五与非门36的第一输入端与所述第七D触发器34的第一输入端电连接，所述第五与非门36的第二输入端与CSD_OUT端电连接；第五或非门37，所述第五或非门37的第一输入端与所述第七D触发器34的第二输入端电连接，所述第五或非门37的第二输入端与所述第五与非门36的输出端电连接；第四D触发器单元38，所述第四D触发器单元38的第一输入端与所述第四与非门35的输出端电连接，所述第四D触发器单元38的第二输入端与所述第五或非门37的输出端电连接，所述第四D触发器单元38内设置有十三个所述D触发器，每个所述D触发器的第一输入端与第二输出端电连接，首个所述D触发器的清零端与所述第四与非门35的输出端电连接，后一个所述D触发器的清零端与前一个所述D触发器的清零端电连接，首个所述D触发器的第二输入端与所述第五或非门37的输出端电连接，后一个所述D触发器的第二输入端与前一个所述D触发器的第二输出端电连接。

本发明的上述实施例所述的触摸检测计数器，应用于CSD方案的触摸检测计数器由所述时钟模块1、所述计数结束控制模块2和所述主逻辑模块3和所述计数器模块4组成，其中，所述时钟模块1、所述计数结束控制模块2和所述主逻辑模块3与CSR方案中的所述时钟模块1、所述计数结束控制模块2和所述主逻辑模块3几乎相同，但是计数器模块4稍有差别，应用于CSD方案的所述计数器模块4主要由所述第七D触发器34、所述第四与非门35、所述第五与非门36、所述第五或非门37和所述第四D触发器单元38组成，所述计数器模块4主要是对CSD调制器的输出CSD_OUT进行占空比检测，且检测时间与CSR方案类似。CSD_OUT为1bit数据流，仅当CSD_OUT为高电平的时候，所述计数器模块4才会翻转进行加法操作。CSD方案的时序图如图7所示，与前几种很大不同的是，应用于CSD方案的所述计数器模块4是在csd_out为高电平并且在计数时钟的上升沿时进行加1操作。

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (7)

1.一种触摸检测计数器，其特征在于，包括：

时钟模块，所述时钟模块用于选择输入时钟频率；

计数结束控制模块，所述计数结束控制模块的输入端与所述时钟模块的第一输出端电连接，所述计数结束控制模块用于产生计数结束信号；

主逻辑模块，所述主逻辑模块的第一输入端与所述计数结束控制模块的输出端电连接，所述主逻辑模块的第二输入端与所述时钟模块的第二输出端电连接，所述主逻辑模块的第一输出端与使能输出信号端电连接，所述主逻辑模块的第二输出端与唤醒信号端电连接，所述主逻辑模块用于产生启动的使能信号；

计数器模块，所述计数器模块的输入端与所述主逻辑模块的第三输出端电连接，所述计数器模块的输出端与计数值端电连接。

2.根据权利要求1所述的触摸检测计数器，其特征在于，所述时钟模块包括：

第一D触发器单元，所述第一D触发器单元的第一输入端与使能信号EN电连接，所述第一D触发器单元的第二输入端与CLK信号电连接，所述第一D触发器单元内设置有四个D触发器，每个所述D触发器的第一输入端与第二输出端电连接，首个所述D触发器的清零端与使能信号EN电连接，后一个所述D触发器的清零端与前一个所述D触发器的清零端电连接，首个所述D触发器的第二输入端与CLK信号电连接，后一个所述D触发器的第二输入端与前一个所述D触发器的第二输出端电连接；

四选择器，所述四选择器的第一输入端与所述第一D触发器单元中的第四个所述D触发器的第一输出端电连接，所述四选择器的第二输入端与所述第一D触发器单元中的第三个所述D触发器的第一输出端电连接，所述四选择器的第三输入端与所述第一D触发器单元中的第二个所述D触发器的第一输出端电连接，所述四选择器的第四输入端与所述第一D触发器单元中的第一个所述D触发器的第一输出端电连接，所述四选择器的第五输入端与CLK_SEL0信号电连接，所述四选择器的第六输入端与CLK_SEL1信号电连接。

3.根据权利要求2所述的触摸检测计数器，其特征在于，所述计数结束控制模块包括：

第二D触发器单元，所述第二D触发器单元的第一端与所述第一D触发器单元的第一输入端电连接，所述第二D触发器单元的第二端与所述四选择器的输出端电连接，所述第二D触发器单元内设置有十三个所述D触发器，每个所述D触发器的第一输入端与第二输出端电连接，首个所述D触发器的清零端与所述第一D触发器单元的第一输入端电连接，后一个所述D触发器的清零端与前一个所述D触发器的清零端电连接，首个所述D触发器的第二输入端与所述四选择器的输出端电连接，后一个所述D触发器的第二输入端与前一个所述D触发器的第二输出端电连接；

二选择器，所述二选择器的第一输入端与所述第二D触发器单元内的第十三个所述D触发器的第一输出端电连接，所述二选择器的第二输入端与所述第二D触发器单元内的第十一个所述D触发器的第一输出端电连接，所述二选择器的第三输入端与D_SEL信号电连接；

第一反相器，所述第一反相器的输入端与所述第二选择器的输出端电连接，所述第一反相器的输出端与第一与非门的第一输入端电连接。

4.根据权利要求3所述的触摸检测计数器，其特征在于，所述主逻辑模块包括：

第一与非门，所述第一与非门的第一输入端与第一与门的第二输入端电连接；

第一延时单元，所述第一延时单元的第一端与所述第一与非门的输出端电连接；

第二延时单元，所述第二延时单元的第一端与所述第一延时单元的第二端电连接；

第一与门，所述第一与门的第一输入端与所述第一与非门的第二输入端电连接；

第一或非门，所述第一或非门的第一输入端与所述第二延时单元的第二端电连接，所述第一或非门的第二输入端与所述第一与门的输出端电连接，所述第一或非门的输出端与所述第一与门的第一输入端电连接；

第二反相器，所述第二反相器的输入端与所述第一或非门的输出端电连接；

第二或非门，所述第二或非门的第一输入端与所述第二反相器的输出端电连接，所述第二或非门的输出端与使能输出信号端电连接；

第三或非门，所述第三或非门的第一输入端与所述第二或非门的输出端电连接，所述第三或非门的第二输入端与START端电连接，所述第三或非门的输出端与所述第二或非门的第二输入端电连接；

第一D触发器，所述第一D触发器的第一输入端与所述第二或非门的输出端电连接，所述第一D触发器的清零端与所述第一D触发器单元的第一输入端电连接，所述第一D触发器的第二输入端与所述第一D触发器单元的第二输入端电连接；

第三反相器，所述第三反相器的输入端与所述第一D触发器的第一输出端电连接；

第二D触发器，所述第二D触发器的第一输入端与所述第三反相器的输出端电连接，所述第二D触发器的第二输入端与所述第一D触发器的第二输入端电连接，所述第二D触发器的清零端与所述第一D触发器的清零端电连接；

第四反相器，所述第四反相器的输入端与所述第三反相器的输入端电连接；

第二与门，所述第二与门的第一输入端与所述第四反相器的输出端电连接，所述第二与门的第二输入端与所述第二D触发器的第一输出端电连接，所述第二与门的输出端与唤醒信号端电连接。

5.根据权利要求4所述的触摸检测计数器，其特征在于，所述计数器模块包括：

第三D触发器，所述第三D触发器的第一输入端与所述第一D触发器的清零端电连接，所述第三D触发器的第二输入端与CLK_TRC信号电连接，所述第三D触发器的清零端与所述第三D触发器的第一输入端电连接；

第二与非门，所述第二与非门的第一输入端与所述第三D触发器的清零端电连接；

第四或非门，所述第四或非门的第一输入端分别与所述第二与非门的第二输入端和所述第三D触发器的第二输出端电连接，所述第四或非门的第二输入端与所述第三D触发器的第二输入端电连接；

第三D触发器单元，所述第三D触发器单元的第一端与所述第二与非门的输出端电连接，所述第三D触发器单元的第二端与所述第四或非门的输出端电连接，所述第三D触发器单元内设置有十三个所述D触发器，每个所述D触发器的第一输入端与第二输出端电连接，首个所述D触发器的清零端与所述第二与非门的输出端电连接，后一个所述D触发器的清零端与前一个所述D触发器的清零端电连接，首个所述D触发器的第二输入端与所述第四或非门的输出端电连接，后一个所述D触发器的第二输入端与前一个所述D触发器的第二输出端电连接。

6.根据权利要求5所述的触摸检测计数器，其特征在于，所述计数结束控制模块包括：

第四D触发器，所述第四D触发器的第一输入端与所述第四D触发器的第二输出端电连接，所述第四D触发器的第二输入端与所述四选择器的输出端电连接，所述第四D触发器的清零端与CMP_OUT端电连接；

第五D触发器，所述第五D触发器的第一输入端与所述第五D触发器的第二输出端电连接，所述第五D触发器的第二输入端与所述第四D触发器的第二输出端电连接，所述第五D触发器的的清零端与所述第四D触发器的清零端电连接；

第一同或门，所述第一同或门的第一输入端与所述第五D触发器的第二输出端电连接，所述第一同或门的第二输入端与DEB0信号电连接；

第二同或门，所述第二同或门的第一输入端与所述第四D触发器的第二输出端电连接，所述第二同或门的第二输入端与DEB1信号电连接；

第三与非门，所述第三与非门的第一输入端与所述第一同或门的输出端电连接，所述第三与非门的第二输入端与所述第二同或门的输出端电连接；

第五反相器，所述第五反相器的输入端与所述第四D触发器的第二输入端电连接；

第六D触发器，所述第六D触发器的第一输入端与所述第三与非门的输出端电连接，所述第六D触发器的第二输入端与所述第五反相器的输出端电连接，所述第六D触发器的清零端与所述第一D触发器单元的第一输入端电连接，所述第六D触发器的第一输出端与所述第一与非门的第一输入端电连接。

7.根据权利要求6所述的触摸检测计数器，其特征在于，所述计数器模块包括：

第七D触发器，所述第七D触发器的第一输入端与所述第一D触发器的清零端电连接，所述第七D触发器的第二输入端与所述四选择器的输出端电连接，所述第七D触发器的清零端与所述第七D触发器的第一输入端电连接；

第四与非门，所述第四与非门的第一输入端与所述第七D触发器的清零端电连接，所述第四与非门的第二输入端与所述第七D触发器的第二输出端电连接；

第五与非门，所述第五与非门的第一输入端与所述第七D触发器的第一输入端电连接，所述第五与非门的第二输入端与CSD_OUT端电连接；

第五或非门，所述第五或非门的第一输入端与所述第七D触发器的第二输入端电连接，所述第五或非门的第二输入端与所述第五与非门的输出端电连接；

第四D触发器单元，所述第四D触发器单元的第一输入端与所述第四与非门的输出端电连接，所述第四D触发器单元的第二输入端与所述第五或非门的输出端电连接，所述第四D触发器单元内设置有十三个所述D触发器，每个所述D触发器的第一输入端与第二输出端电连接，首个所述D触发器的清零端与所述第四与非门的输出端电连接，后一个所述D触发器的清零端与前一个所述D触发器的清零端电连接，首个所述D触发器的第二输入端与所述第五或非门的输出端电连接，后一个所述D触发器的第二输入端与前一个所述D触发器的第二输出端电连接。

Images