CN111415910A - 半导体封装结构及其制造方法 - Google Patents

半导体封装结构及其制造方法 Download PDF

Info

Publication number
CN111415910A
CN111415910A CN201910439447.1A CN201910439447A CN111415910A CN 111415910 A CN111415910 A CN 111415910A CN 201910439447 A CN201910439447 A CN 201910439447A CN 111415910 A CN111415910 A CN 111415910A
Authority
CN
China
Prior art keywords
layer
package structure
semiconductor chip
semiconductor package
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910439447.1A
Other languages
English (en)
Inventor
刘修吉
方绪南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Publication of CN111415910A publication Critical patent/CN111415910A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供半导体封装结构，包含导电迹线层、在所述导电迹线层之上的半导体管芯、围绕所述半导体管芯的结构增强层，以及覆盖所述半导体管芯和所述结构增强层的囊封物。所述结构增强层与所述半导体封装结构的质量中心平面重合。所述质量中心平面平行于所述半导体管芯的顶部表面。还提供了一种用于制造所述半导体封装结构的方法。

Description

半导体封装结构及其制造方法
技术领域
本发明涉及具有结构增强层的半导体封装结构。
背景技术
芯片最后扇出是通过RDL布设以形成具有较宽线空间的导电图案层在半导体芯片上重构I/O衬垫的封装技术。RDL通常在半导体芯片的表面处由金属和电介质层制成。在晶片级封装中，相当厚的模制化合物将被安置在由玻璃载体支撑的半导体芯片的表面上。由于模制化合物和RDL的热膨胀系数(CTE)不同或结构质量不平衡的事实，可发生半导体封装的弯曲或变形。
在当前技术，芯片最后扇出中的RDL由玻璃载体支撑，并且玻璃载体和RDL的CTE分别是3ppm/C和60ppm/C。在RDL在玻璃载体上形成之后封装以凹面的方式弯曲。为了平衡结构质量，选择具有接近玻璃载体的CTE的大约8ppm/C的CTE的模制化合物形成于RDL之上。然而，在去载体操作之后，由于RDL的CTE基本上大于模制化合物的CTE，所以封装以凹面的方式弯曲阻止了后续封装过程。为了解决前述问题，选择具有更大CTE(例如，60ppm/C)或具有接近RDL的CTE的模制化合物。尽管如此，应用此类模制化合物将在去载体操作之前加剧封装的凹面行为。晶片可能破裂并且可能发生异常处理问题，增大去载体操作的难度。
发明内容
本发明提供了在半导体封装结构中的结构增强层。结构增强层围绕半导体芯片。通过从截面图中首先识别最终封装结构的几何中心由此计算结构增强层的位置使得包含此类结构增强层的最终封装结构的质量中心与先前所识别的几何中心重合从截面图中确定结构增强层的位置。引入此类结构增强层可以同时抑制凹面的和凸面的弯曲行为并且有效地增强半导体封装的强度和硬度以便实现结构质量平衡。
本发明的一些实施例提供半导体封装结构，包含导电迹线层、在导电迹线层之上的半导体芯片、围绕半导体芯片的结构增强层，以及覆盖半导体芯片和结构增强层的封胶体。结构增强层的顶部表面低于半导体芯片的顶部表面。
本发明的一些实施例提供半导体封装结构，包含导电迹线层、电耦合到导电迹线层的第一半导体芯片、围绕第一半导体芯片的侧壁的第一结构增强层；以及覆盖第一半导体芯片和第一结构增强层的封胶体。第一半导体芯片的顶部表面从封胶体暴露。
本发明的一些实施例提供用于制造半导体封装结构的方法。所述方法包含提供导电迹线层、将半导体芯片安置在导电迹线层之上，以及将结构增强层置于半导体封装结构的质量中心平面处并且围绕半导体芯片。
附图说明
图1是根据本发明的一些实施例的半导体封装结构的截面图。
图2是根据本发明的一些实施例的沿平面AA剖析的图1的半导体封装结构的俯视图。
图3是根据本发明的一些实施例的半导体封装结构的截面图。
图4A是根据本发明的一些实施例的图3中的半导体封装结构的一部分的放大视图。
图4B是根据本发明的一些实施例的图3中的半导体封装结构的一部分的放大视图。
图5A到图5J是根据本发明的一些实施例的在各种中间制造操作期间半导体封装结构的截面图。
图6是根据本发明的一些实施例的半导体封装结构的截面图。
图7A是根据本发明的一些实施例的图6中的半导体封装结构的一部分的放大视图。
图7B是根据本发明的一些实施例的图6中的半导体封装结构的一部分的放大视图。
图8A到图8K是根据本发明的一些实施例的在各种中间制造操作期间半导体封装结构的截面图。
图9是根据本发明的一些实施例的半导体封装结构的截面图。
图10A是根据本发明的一些实施例的图9中的半导体封装结构的一部分的放大视图。
图10B是根据本发明的一些实施例的图9中的半导体封装结构的一部分的放大视图。
图11A到图11K是根据本发明的一些实施例的在各种中间制造操作期间半导体封装结构的截面图。
图12是根据本发明的一些实施例的半导体封装结构的截面图。
图13A是根据本发明的一些实施例的图12中的半导体封装结构的一部分的放大视图。
图13B是根据本发明的一些实施例的图12中的半导体封装结构的一部分的放大视图。
图13C是根据本发明的一些实施例的图12中的半导体封装结构的一部分的放大视图。
图14A到图14L是根据本发明的一些实施例的在各种中间制造操作期间半导体封装结构的截面图。
图15是根据本发明的一些实施例的半导体封装结构的截面图。
图16A是根据本发明的一些实施例的图15中的半导体封装结构的一部分的放大视图。
图16B是根据本发明的一些实施例的图15中的半导体封装结构的一部分的放大视图。
图17A到图17J是根据本发明的一些实施例的在各种中间制造操作期间半导体封装结构的截面图。
图18是根据本发明的一些实施例的半导体封装结构的截面图。
图19A是根据本发明的一些实施例的图18中的半导体封装结构的一部分的放大视图。
图19B是根据本发明的一些实施例的图18中的半导体封装结构的一部分的放大视图。
图20A到图20L是根据本发明的一些实施例的在各种中间制造操作期间半导体封装结构的截面图。
图21是根据本发明的一些实施例的用于制造半导体封装结构的方法的流程图。
图22是根据本发明的一些实施例的用于制造半导体封装结构的方法的流程图。
图23和图24A是根据本发明的一些比较实施例的半导体封装结构的截面图。
图24B和图25是根据本发明的一些实施例的半导体封装结构的截面图。
具体实施方式
贯穿图式和详细描述使用共同参考标号来指示相同或类似组件。根据以下结合附图作出的详细描述将容易理解本发明的实施例。
相对于某一组件或组件群组或组件或组件群组的某一平面而指定空间描述，例如“上方”、“下方”、“向上”、“左”、“右”、“向下”、“顶部”、“底部”、“垂直”、“水平”、“侧面”、“较高”、“较低”、“上部”、“之上”、“之下”等等，以用于定向如相关联图中所示的一或多个组件。应理解，本文中所使用的空间描述仅出于说明的目的，且本文中所描述的结构的实际实施方案可以任何定向或方式在空间上布置，前提是本发明的实施例的优点不会因此布置而有偏差。
参考图1，图1是根据本发明的一些实施例的半导体封装结构10的截面图。半导体封装结构10包含放置在导电迹线层101之上的半导体芯片103。半导体芯片103由结构增强层105从半导体芯片103的侧壁103S围绕。封胶体107覆盖半导体芯片103和结构增强层105，以及导电迹线层101。在一些实施例中，导电迹线层101由电介质材料、聚合物材料、导电材料和/或钝化材料组成。导电材料可以布设且嵌入在电介质材料、聚合物材料或钝化材料中。在一些实施例中，导电迹线层101可以是再分布层(RDL)，其一侧连接到导电端106，例如，焊料凸块，并且相对侧电耦合到半导体芯片103。
在一些实施例中，半导体芯片103通过一或多个导电凸块102连接到导电迹线层101的顶部表面。底部填充材料104围绕导电凸块102并且放置在半导体芯片103的底部与导电迹线层101的顶部之间。
在一些实施例中，封胶体107包含在结构增强层105下方的第一部分107A以及在结构增强层105上方的第二部分107B。结构增强层105的底部表面105b接触封胶体107的第一部分107A的顶部表面。结构增强层105包含顶部表面105t，其可以由封胶体107的第二部分107B覆盖。如图1中所示，半导体芯片103的顶部表面103t从封胶体107的第二部分107B暴露。在一些实施例中，半导体芯片103的顶部表面103t与封胶体107的第二部分107B的顶部表面共面。半导体芯片103的顶部表面103t从封胶体107的第二部分107B的顶部表面暴露。在当前实施例中，因为结构增强层105嵌入在第一部分107A与第二部分107B之间，所以结构增强层105的顶部表面105t低于半导体芯片103的顶部表面103t。
在一些实施例中，结构增强层105是所期望的尺寸和厚度的预先切割膜。结构增强层105可以由例如不锈钢的金属或例如玻璃纤维的纤维增强塑料组成。结构增强层105的选择可以至少从材料硬度视角且从制造适用性视角考虑。举例来说，结构增强层105的硬度将大于半导体封装结构10中的任何主要组件的硬度，由此增强半导体封装的机械强度。举例来说，结构增强层105的硬度大于导电迹线层101、封胶体107和半导体芯片103的硬度。在一些实施例中，结构增强层105可以是经图案化的柔性膜，其可以通过层合操作轻易地应用在导电迹线层101之上而不接触半导体芯片103。经图案化柔性膜可具有适应于半导体芯片103的平面构形的多个开口，使得当应用结构增强层105以围绕半导体芯片103时，结构增强层105可能并不接触半导体芯片103的侧壁103s或顶部表面103t，并且可以保留侧壁103s与结构增强层105之间的空间。此类空间可以在后续操作中通过封胶体107填充。举例来说，如图1中所说明，结构增强层105放置在封胶体107的第一部分107A上，并且半导体芯片103的侧壁103s与结构增强层105之间的空间填充有封胶体107的第二部分107B。在一些实施例中，结构增强层可以直接地放置在导电迹线层之上，如将在本发明的图25中所论述。
半导体封装结构10拥有几何中心平面，所述几何中心平面是从截面图视角平行于半导体芯片103的顶部表面103t并且位于封装结构的几何中心的平面。通常，几何中心平面位于封装高度的一半处。半导体封装结构10拥有质量中心平面，所述质量中心平面也是从截面图视角平行于半导体芯片103的顶部表面103t并且位于封装结构的质量中心的平面。通常，质量中心平面可以通过考虑封装结构中主要组件的密度确定，并且可以位于封装结构的顶部与底部之间的任何地方。在一些实施例中，半导体封装结构10的几何中心平面与质量中心平面重合，以便有效地加强半导体封装的机械强度并且缓解如先前阐述的弯曲问题。
参考图2，图2是根据本发明的一些实施例的沿平面AA剖析的图1的半导体封装结构10的俯视图。从俯视图视角，第一半导体芯片103A、第二半导体芯片103B、第三半导体芯片103C和第四半导体芯片103D(下文中“半导体芯片”)由结构增强层105围绕。半导体芯片与结构增强层105之间的空间由封胶体107填充，或者在此情况下，封胶体的第二部分107B。在一些实施例中，封胶体的第二部分107B进一步围绕结构增强层105。在一些实施例中，结构增强层105占据围绕半导体芯片中的每一个的连续区域，以便将足够的机械加强提供给半导体封装结构。然而，结构增强层的其它布置也是可适用的，只要半导体封装的硬度可以增强到所期望的程度即可。
参考图3，图3是根据本发明的一些实施例的半导体封装结构30的截面图。半导体封装结构30包含放置在导电迹线层301之上的半导体芯片303A和半导体芯片303B。半导体芯片303A和303B由结构增强层305从半导体芯片303A和303B的侧壁围绕。应注意半导体芯片303A和303B的厚度基本上相同，并且围绕半导体芯片303A和303B的对应的结构增强层305可具有均匀厚度。保留在结构增强层305与半导体芯片303A和303B的侧壁之间填充有封胶体307的空间，如先前在图1中所论述。
封胶体307覆盖半导体芯片303A和303B及结构增强层305，以及导电迹线层301。在一些实施例中，导电迹线层301可以是再分布层(RDL)，其一侧连接到导电端306，例如，焊料凸块，并且相对侧电耦合到半导体芯片303A和303B。
在一些实施例中，半导体芯片303A和半导体芯片303B通过一或多个导电凸块302连接到导电迹线层301的顶部表面。底部填充材料304围绕半导体芯片303A的导电凸块302并且放置在半导体芯片303A的底部与导电迹线层301的顶部之间。
在一些实施例中，结构增强层305与本文中所描述的结构增强层105基本上相同并且可以参考所述结构增强层。在一些实施例中，封胶体307(包含封胶体的第一部分307A和封胶体的第二部分307B)与半导体封装结构10的封胶体107基本上相同。半导体芯片303A和303B的顶部表面303t和顶部表面303t'分别从封胶体307的顶部表面307t暴露。
在一些实施例中，半导体封装结构30拥有几何中心平面，所述几何中心平面是从截面图视角平行于半导体芯片303A和303B的顶部表面303t和顶部表面303t'并且位于封装结构的几何中心的平面。半导体封装结构30拥有质量中心平面，所述质量中心平面也是从截面图视角平行于半导体芯片303A和303B的顶部表面303t和顶部表面303t'并且位于封装结构的质量中心的平面。在一些实施例中，半导体封装结构30的几何中心平面与质量中心平面重合，以便有效地加强半导体封装的机械强度并且缓解如先前阐述的弯曲问题。
参考图4A和图4B，图4A和图4B是根据本发明的一些实施例的图3中的半导体封装结构30的一部分的放大视图。在图4A中，结构增强层305的一部分放置在半导体芯片303A与半导体芯片303B之间。结构增强层305与两个半导体芯片之间的空间填充有封胶体的第二部分307B，形成填充间隙401。封胶体的第一部分307A具有支撑结构增强层305的连续水平表面307t'。如在图4B中进一步放大，在封胶体的第一部分307A中说明用于热传导的传导填充物403A。因为没有平坦化操作被应用于封胶体的第一部分307A，所以传导填充物403A(尤其是靠近连续水平表面307t'的那些)全部保留它们的原始形状，例如，球形、椭圆形或针形状。相比之下，在封胶体的第二部分307B中的传导填充物403B(尤其是靠近顶部表面307t的那些)由于应用到其上的平坦化操作示出截止特征，例如，半球形或分段椭圆形形状。
图5A到图5J是根据本发明的一些实施例的在各种中间制造操作期间半导体封装结构30的截面图。相同数字标记指代基本上相同的组件或其等效物，并且为了简洁起见此处并不重复。载体500(例如，临时衬底)提供于图5A中。导电迹线层301随后形成于载体500的接收表面之上，如图5B中所示。在图5C中，半导体芯片303A和303B随后通过半导体芯片303A和303B的有源表面上的导电凸块302倒装芯片接合到导电迹线层301。底部填充物304应用于围绕在半导体芯片303A之下的导电凸块302，如在图5D中所说明。在图5E和图5F中，封胶体的第一部分307A形成于导电迹线层301之上并且围绕导电凸块302以及半导体芯片303A和303B的侧壁的一部分。封胶体的第一部分307A的顶部表面307t'基于半导体封装结构30中的结构增强层305的位置的计算受到制造操作的控制。替代地陈述，因为结构增强层305直接地放置在封胶体的第一部分307A的顶部表面307t'上，如图5F中所示，所以确定半导体封装结构30中的结构增强层305的位置将在封胶体的第一部分307A的形成之前完成。封胶体可以由填充有第一类型的传导填充物的模制化合物组成。
在图5G中，封胶体的第二部分307B形成于结构增强层305之上到填充半导体芯片303A和303B之间的间隙401以及分别覆盖半导体芯片303A和303B的顶部表面303t和303t'的程度。在一些实施例中，如图5H中所示，执行可选研磨操作以从封胶体的第二部分307B暴露半导体芯片303A和303B的顶部表面303t和303t'。在图5I和图5J中，载体500脱离并且导电端306被安装到导电迹线层306。半导体封装结构30随后在芯片锯操作之后形成。在图5A到图5J中，导电迹线层在芯片接合之前形成，并且在本文中被称作芯片最后操作。
参考图6，图6是根据本发明的一些实施例的半导体封装结构60的截面图。半导体封装结构60包含放置在导电迹线层301之上的半导体芯片303A和半导体芯片303B。半导体芯片303A和303B由结构增强层305从半导体芯片303A和303B的侧壁围绕。应注意半导体芯片303A和303B的厚度基本上相同，并且围绕半导体芯片303A和303B的对应的结构增强层305可具有均匀厚度。保留在结构增强层305与半导体芯片303A和303B的侧壁之间填充有封胶体307的空间，如先前在图1中所论述。
封胶体307覆盖半导体芯片303A和303B及结构增强层305，以及导电迹线层301。在一些实施例中，导电迹线层301可以是再分布层(RDL)，其一侧连接到导电端306，例如，焊料凸块，并且相对侧电耦合到半导体芯片303A和303B。
在一些实施例中，半导体芯片303A和半导体芯片303B通过一或多个导电凸块302连接到导电迹线层301的顶部表面。底部填充材料304围绕半导体芯片303A的导电凸块302并且放置在半导体芯片303A的底部与导电迹线层301的顶部之间。
在一些实施例中，结构增强层305围绕半导体芯片303A和303B的侧壁303s以及在封胶体的第一部分307A的顶部表面307t'之上。应注意半导体封装结构60的结构增强层305包含在晶种层305A之上的晶种层305A和金属层305B。晶种层305A和金属层305B中的每一个形成连续层。晶种层305A与金属层305B相比较薄，所述金属层是例如电镀到预先确定的厚度的。由于从晶种层沉积操作到金属层电镀操作的转移，在晶种层305A与金属层305B之间可以观察到边界。在一些实施例中，结构增强层305示出了符合半导体芯片303A、303B的整个侧壁303s和封胶体的第一部分307A的顶部表面307t'的“U”形。
在一些实施例中，封胶体307与半导体封装结构10的封胶体107基本上相同。半导体芯片303A和303B的顶部表面303t和顶部表面303t'分别从封胶体307的顶部表面307t暴露。封胶体的第二部分307B并不接触封胶体的第一部分307A并且通过半导体封装结构60中的结构增强层305与其间隔开。
在一些实施例中，半导体封装结构60拥有几何中心平面，所述几何中心平面是从截面图视角平行于半导体芯片303A和303B的顶部表面303t和顶部表面303t'并且位于封装结构的几何中心的平面。半导体封装结构60拥有质量中心平面，所述质量中心平面也是从截面图视角平行于半导体芯片303A和303B的顶部表面303t和顶部表面303t'并且位于封装结构的质量中心的平面。在一些实施例中，半导体封装结构60的几何中心平面与质量中心平面重合，以便有效地加强半导体封装的机械强度并且缓解如先前阐述的弯曲问题。
参考图7A和图7B，图7A和图7B是根据本发明的一些实施例的图6中的半导体封装结构60的一部分的放大视图。在图7A中，结构增强层305的一部分放置在半导体芯片303A与半导体芯片303B之间。封胶体的第一部分307A具有支撑结构增强层305的连续水平表面307t'。如在图7B中进一步放大，在封胶体的第一部分307A中说明用于热传导的传导填充物403A。因为没有平坦化操作被应用于封胶体的第一部分307A，所以传导填充物403A(尤其是靠近连续水平表面307t'的那些)全部保留它们的原始形状，例如，球形、椭圆形或针形状。相比之下，在封胶体的第二部分307B中的传导填充物403B(尤其是靠近顶部表面307t的那些)由于应用到其上的平坦化操作示出截止特征，例如，半球形或分段椭圆形形状。
图8A到图8K是根据本发明的一些实施例的在各种中间制造操作期间半导体封装结构60的截面图。相同数字标记指代基本上相同的组件或其等效物，并且为了简洁起见此处并不重复。图8A到图8E的描述可以在图5A到图5E的描述中参考并且为了简洁起见此处并不重复。在图8F中，例如，通过溅镀执行晶种层沉积操作。晶种层305A保形地形成在半导体芯片303A、303B的顶部表面和侧壁以及封胶体的第一部分307A的顶部表面307t'之上。在图8G中，执行电镀操作以形成保形金属层305B到预先确定的厚度，并且通常预先确定的厚度大于晶种层305A的厚度。如图8H中所示，封胶体的第二部分307B通过覆盖顶部表面和半导体芯片303A、303B之间的空间形成于结构增强层305之上。
类似于图5H到图5J，图8I示出了经执行以从封胶体的第二部分307B暴露半导体芯片303A和303B的顶部表面303t和303t'的可选研磨操作。在图8J和图8K中，载体500脱离并且导电端306被安装到导电迹线层301。半导体封装结构60随后在芯片锯操作之后形成。在图8A到图8K中，导电迹线层在芯片接合之前形成，并且在本文中被称作芯片最后操作。
参考图9，图9是根据本发明的一些实施例的半导体封装结构90的截面图。相同数字标记指代基本上相同的组件或其等效物，并且为了简洁起见此处并不重复。半导体封装结构90类似于图3的半导体封装结构30，不同之处在于半导体封装结构90是通过芯片第一操作制造的，如将在图11中所描述。半导体芯片303A、303B的顶部表面303t、303t'由封胶体的第二部分307B覆盖。封胶体的顶部表面307t高于结构增强层305的顶部表面305t。
参考图10A和图10B，图10A和图10B是根据本发明的一些实施例的图9中的半导体封装结构90的一部分的放大视图。在图10A中，结构增强层305的一部分放置在半导体芯片303A与半导体芯片303B之间。结构增强层305与两个半导体芯片之间的空间填充有封胶体的第二部分307B，形成填充间隙1001。封胶体的第一部分307A具有支撑结构增强层305的连续水平表面307t'。在封胶体的第一部分307A和第二部分307B中分别说明用于热传导的传导填充物1003A、1003B。因为没有平坦化操作被应用于封胶体的第一部分307A和第二部分307B，所以传导填充物1003A和1003B(尤其是靠近连续水平表面307t'和顶部表面307t的那些)全部保留它们的原始形状，例如，球形、椭圆形或针形状。在图10B中，因为导电迹线层301在封胶体307的形成之后形成，所以通过将导电迹线层301材料填充到在封胶体的底部表面307b'处的凹陷中可以在封胶体的底部表面307b'处观察到封胶体的第一部分307A的表面粗糙度。
图11A到图11K是根据本发明的一些实施例的在各种中间制造操作期间半导体封装结构90的截面图。相同数字标记指代基本上相同的组件或其等效物，并且为了简洁起见此处并不重复。载体500(例如，临时衬底)提供于图11A中。在图11B中粘合层501提供于载体500的接收表面之上。在图11C中，半导体芯片303A和303B随后置于粘合层501之上，其中有源表面面向粘合层501。在图11D中，封胶体的第一部分307A形成于粘合层501之上并且围绕半导体芯片303A和303B的侧壁的一部分。在图11E中，结构增强层305层合于封胶体的第一部分307A之上。封胶体的第一部分307A的顶部表面307t'基于半导体封装结构90中的结构增强层305的位置的计算受到制造操作的控制。替代地陈述，因为结构增强层305直接地放置在封胶体的第一部分307A的顶部表面307t'上，如图11E中所示，所以确定半导体封装结构90中的结构增强层305的位置将在封胶体的第一部分307A的形成之前完成。封胶体可以由填充有第一类型的传导填充物的模制化合物组成。
在图11F中，封胶体的第二部分307B形成于结构增强层305之上到填充半导体芯片303A和303B之间的间隙1001以及分别覆盖半导体芯片303A和303B的顶部表面303t和303t'的程度。在图11G中，载体500和粘合层501脱离，在半导体芯片303A、303B的有源表面处暴露导电衬垫。在图11H中，第二载体503接合到封胶体的第二部分307B的顶部表面307t。中间半导体封装结构随后倒装颠倒以在半导体芯片303A、303B的有源表面之上构建导电迹线层301，随后使第二载体503脱离，如图11I和图11J中所示。在图11K中，半导体封装结构90随后在芯片锯操作之后形成。在图11A到图11K中，导电迹线层在半导体芯片的模制之后形成，并且在本文中被称作芯片第一操作。
图12是根据本发明的一些实施例的半导体封装结构1200的截面图。相同数字标记指代基本上相同的组件或其等效物，并且为了简洁起见此处并不重复。半导体封装结构1200类似于图6的半导体封装结构60，不同之处在于半导体封装结构1200是通过芯片第一操作制造的，如将在图14中所描述。半导体芯片303A、303B的顶部表面303t、303t'由封胶体的第二部分307B覆盖。封胶体的顶部表面307t高于结构增强层305的顶部表面305t。
图13A、图13B和图13C是根据本发明的一些实施例的图12中的半导体封装结构1200的一部分的放大视图。在图13A中，结构增强层305的一部分放置在半导体芯片303A与半导体芯片303B之间。封胶体的第一部分307A具有支撑结构增强层305的连续水平表面307t'。在图13B中，在封胶体的第一部分307A和第二部分307B中分别说明用于热传导的传导填充物1303A、1303B。因为没有平坦化操作被应用于封胶体的第一部分307A和第二部分307B，所以传导填充物1303A和1303B(尤其是靠近连续水平表面307t'和顶部表面307t的那些)全部保留它们的原始形状，例如，球形、椭圆形或针形状。在图13C中，因为导电迹线层301在封胶体307的形成之后形成，所以通过将导电迹线层301材料填充到在封胶体的底部表面307b'处的凹陷中可以在封胶体的底部表面307b'处观察到封胶体的第一部分307A的表面粗糙度。
图14A到图14L是根据本发明的一些实施例的在各种中间制造操作期间半导体封装结构1200的截面图。相同数字标记指代基本上相同的组件或其等效物，并且为了简洁起见此处并不重复。载体500(例如，临时衬底)提供于图14A中。在图14B中粘合层501提供于载体500的接收表面之上。在图14C中，半导体芯片303A和303B随后置于粘合层501之上，其中有源表面面向粘合层501。在图14D中，封胶体的第一部分307A形成于粘合层501之上并且围绕半导体芯片303A和303B的侧壁的一部分。在图14E中，例如，通过溅镀执行晶种层沉积操作。晶种层305A保形地形成在半导体芯片303A、303B的顶部表面和侧壁以及封胶体的第一部分307A的顶部表面307t'之上。在图14F中，执行电镀操作以形成保形金属层305B到预先确定的厚度，并且通常预先确定的厚度大于晶种层305A的厚度。如图14G中所示，封胶体的第二部分307B通过覆盖半导体芯片303A、303B的顶部表面和侧壁的一部分形成于结构增强层305之上。封胶体可以由填充有第一类型的传导填充物的模制化合物组成。
在图14H中，载体500和粘合层501脱离，由此在半导体芯片303A、303B的有源表面处暴露导电衬垫。在图14I中，第二载体503接合到封胶体的第二部分307B的顶部表面307t。中间半导体封装结构随后倒装颠倒以在半导体芯片303A、303B的有源表面之上构建导电迹线层301，随后使第二载体503脱离，如图14J和图14K中所示。在图14L中，半导体封装结构1200随后在芯片锯操作之后形成。在图14A到图14L中，导电迹线层在半导体芯片的模制之后形成，并且在本文中被称作芯片第一操作。
图15是根据本发明的一些实施例的半导体封装结构1500的截面图。半导体封装结构1500包含放置在导电迹线层1501之上的半导体芯片1503A和半导体芯片1503B。半导体芯片1503A由第一结构增强层1505A从半导体芯片1503A的侧壁围绕。半导体芯片1503B由第二结构增强层1505B从半导体芯片1503B的侧壁围绕。
当半导体芯片1503A和1503B由基本上相同的材料组成并且结构增强层1505A和结构增强层1505B由基本上相同的材料组成时，较厚的半导体芯片需要较薄的结构增强层以获得针对先前所论述的弯曲问题的所期望的封装硬度。在图15中，半导体芯片1503A的厚度T1和半导体芯片1503B的厚度T2是不同的，例如，厚度T2大于厚度T1。围绕半导体芯片1503A的结构增强层1505A具有大于围绕半导体芯片1503B的结构增强层1505B的厚度T2'的厚度T1'。
封胶体1507覆盖半导体芯片1503A和1503B及结构增强层1505A和1505B，以及导电迹线层1501。在一些实施例中，导电迹线层1501可以是再分布层(RDL)，其一侧连接到导电端1506，例如，焊料凸块，并且相对侧电耦合到半导体芯片1503A和1503B。
在一些实施例中，半导体芯片1503A和半导体芯片1503B通过一或多个导电凸块1502连接到导电迹线层1501的顶部表面。底部填充材料1504围绕半导体芯片1503A的导电凸块1502并且放置在半导体芯片1503A的底部与导电迹线层1501的顶部之间。
在一些实施例中，结构增强层1505A和1505B与本文中所描述的结构增强层105基本上相同并且可以参考所述结构增强层。在一些实施例中，封胶体1507(包含封胶体的第一部分1507A和封胶体的第二部分1507B)与半导体封装结构10的封胶体107基本上相同。具有较大厚度T2的半导体芯片1503B的顶部表面1503t'从封胶体1507的顶部表面1507t暴露。
在一些实施例中，半导体封装结构1500拥有几何中心平面，所述几何中心平面是从截面图视角平行于半导体芯片1503A和1503B的顶部表面1503t和顶部表面1503t'并且位于封装结构的几何中心的平面。半导体封装结构1500拥有质量中心平面，所述质量中心平面也是从截面图视角平行于半导体芯片1503A和1503B的顶部表面1503t和顶部表面1503t'并且位于封装结构的质量中心的平面。在一些实施例中，半导体封装结构1500的几何中心平面与质量中心平面重合，以便有效地加强半导体封装的机械强度并且缓解如先前阐述的弯曲问题。
参考图16A和图16B，图16A和图16B是根据本发明的一些实施例的图15中的半导体封装结构1500的一部分的放大视图。在图16A中，结构增强层1505A和1505B的一部分放置在半导体芯片1503A和1503B之间。结构增强层1505A、1505B与两个半导体芯片之间的空间填充有封胶体的第二部分1507B，形成填充间隙1601。封胶体的第一部分1507A具有支撑结构增强层1505A和1505B的连续水平表面1507t'。如在图16B中进一步放大，在封胶体的第一部分1507A中说明用于热传导的传导填充物1603A。因为没有平坦化操作被应用于封胶体的第一部分1507A，所以传导填充物1603A(尤其是靠近连续水平表面1507t'的那些)全部保留它们的原始形状，例如，球形、椭圆形或针形状。相比之下，在封胶体的第二部分1507B中的传导填充物1603B(尤其是靠近顶部表面1507t的那些)由于应用到其上的平坦化操作示出截止特征，例如，半球形或分段椭圆形形状。
图17A到图17J是根据本发明的一些实施例的在各种中间制造操作期间半导体封装结构1500的截面图。相同数字标记指代基本上相同的组件或其等效物，并且为了简洁起见此处并不重复。图17A到图17E的描述可以参考图5A到图5E的描述并且为了简洁起见此处并不重复。应注意半导体芯片1503A的厚度T1与半导体芯片1503B的厚度T2相比较薄。在图17F中，具有厚度T1'的结构增强层1505A层合在封胶体的第一部分1507A的顶部表面1507t'之上。具有与厚度T1'相比较薄厚度T2'的另一结构增强层1505B层合在封胶体的第一部分1507A的顶部表面1507t'之上。在一些实施例中，结构增强层1505A和1505B的相应的底部表面共面并且放置在封胶体的第一部分1507A的顶部表面1507t'上。如图17G中所示，封胶体的第二部分1507B通过覆盖顶部表面和半导体芯片1503A、1503B之间的空间形成于结构增强层1505A和1505B之上。
类似于图5H到图5J，图17H示出了经执行以从封胶体的第二部分1507B暴露较厚半导体芯片1503B的顶部表面1503t'的可选研磨操作。在图17I和图17J中，载体500脱离并且导电端1506被安装到导电迹线层1501。半导体封装结构1500随后在芯片锯操作之后形成。在图17A到图17J中，导电迹线层在芯片接合之前形成，并且在本文中被称作芯片最后操作。
参考图18，图18是根据本发明的一些实施例的半导体封装结构1800的截面图。半导体封装结构1800包含放置在导电迹线层1501之上的半导体芯片1503A和半导体芯片1503B。半导体芯片1503A由第一结构增强层1505A围绕，并且半导体芯片1503B由第二结构增强层1505B围绕。应注意半导体芯片1503A的厚度T1与半导体芯片1503B的厚度T2相比较薄，并且围绕半导体芯片1503A的第一结构增强层1505A具有与第二结构增强层1505B的厚度T2'相比较厚的厚度T1'。保留在结构增强层1505A、1505B与半导体芯片1503A和1503B的侧壁之间填充有封胶体1507的空间，如先前在图1中所论述。
封胶体1507覆盖半导体芯片1503A和1503B及结构增强层1505A、1505B，以及导电迹线层1501。在一些实施例中，导电迹线层1501可以是再分布层(RDL)，其一侧连接到导电端1506，例如，焊料凸块，并且相对侧电耦合到半导体芯片1503A和1503B。
在一些实施例中，半导体芯片1503A和半导体芯片1503B通过一或多个导电凸块1502连接到导电迹线层1501的顶部表面。底部填充材料1504围绕半导体芯片1503A的导电凸块1502并且放置在半导体芯片1503A的底部与导电迹线层1501的顶部之间。
在一些实施例中，第一结构增强层1505A围绕半导体芯片1503A的侧壁1503s并且在封胶体的第一部分1507A的顶部表面1507t'的一部分之上。第一结构增强层1505A放置在半导体封装结构1800的第一芯片区域1503A'中。应注意半导体封装结构1800的第一结构增强层1505A包含晶种层1505A'以及在晶种层1505A'之上的金属层1505B'。晶种层1505A'和金属层1505B'中的每一个形成连续层。晶种层1505A'与金属层1505B'相比较薄，所述金属层是例如电镀到预先确定的厚度的。由于从晶种层沉积操作到金属层电镀操作的转移，在晶种层1505A'与金属层1505B'之间可以观察到边界。
在一些实施例中，第二结构增强层1505B围绕半导体芯片1503B的侧壁1503s并且在封胶体的第一部分1507A的顶部表面1507t'的一部分之上。第二结构增强层1505B放置在半导体封装结构1800的第二芯片区域1503B'中。不同于在第一芯片区域1503A'中的第一结构增强层1505A，第二结构增强层1505B仅包含晶种层1505A'。因此，第二结构增强层1505B的厚度T2'与第一结构增强层1505A的厚度T1'相比较薄。
在一些实施例中，封胶体1507与半导体封装结构10的封胶体107基本上相同。半导体芯片1503B的顶部表面1503t'从封胶体1507的顶部表面1507t暴露。封胶体的第二部分1507B并不接触封胶体的第一部分1507A并且通过半导体封装结构1800中的结构增强层1505A、1505B彼此间隔开。
在一些实施例中，半导体封装结构1800拥有几何中心平面，所述几何中心平面是从截面图视角平行于半导体芯片1503A和1503B的顶部表面1503t和顶部表面1503t'并且位于封装结构的几何中心的平面。半导体封装结构1800拥有质量中心平面，所述质量中心平面也是从截面图视角平行于半导体芯片1503A和1503B的顶部表面1503t和顶部表面1503t'并且位于封装结构的质量中心的平面。在一些实施例中，半导体封装结构1800的几何中心平面与质量中心平面重合，以便有效地加强半导体封装的机械强度并且缓解如先前阐述的弯曲问题。
参考图19A和图19B，图19A和图19B是根据本发明的一些实施例的图18中的半导体封装结构1800的一部分的放大视图。在图19A中，结构增强层1505A、1505B的一部分放置在半导体芯片1503A与半导体芯片1503B之间。封胶体的第一部分1507A具有支撑结构增强层1505A、1505B的连续水平表面1507t'。如在图19B中进一步放大，在封胶体的第一部分1507A中说明用于热传导的传导填充物1603A。因为没有平坦化操作被应用于封胶体的第一部分1507A，所以传导填充物1603A(尤其是靠近连续水平表面1507t'的那些)全部保留它们的原始形状，例如，球形、椭圆形或针形状。相比之下，在封胶体的第二部分1507B中的传导填充物1603B(尤其是靠近顶部表面1507t的那些)由于应用到其上的平坦化操作示出截止特征，例如，半球形或分段椭圆形形状。
如图19B中所示，金属层1505B'和晶种层1505A'符合半导体芯片1505A的侧壁1505s和顶部表面1507t'的一部分。仅晶种层1505A'符合半导体芯片1505B的侧壁1505s。通过将晶种层1505A'材料填充到在第一部分1507A的顶部表面1507t'处的凹陷中可以在顶部表面1507t'处观察到封胶体的第一部分1507A的表面粗糙度。
图20A到图20L是根据本发明的一些实施例的在各种中间制造操作期间半导体封装结构1800的截面图。相同数字标记指代基本上相同的组件或其等效物，并且为了简洁起见此处并不重复。图20A到图20G的描述可以参考图8A到图8G的描述并且为了简洁起见此处并不重复。在图20H中，执行光刻操作以移除在第二芯片区域1503B'之上的金属层1505B'。举例来说，光掩模层(未示出)可以经图案化以覆盖半导体芯片1503A和相关联的第一芯片区域1503A'，并且暴露第二半导体芯片1503B和相关联的第二芯片区域1503B'。可随后执行蚀刻操作以移除第二芯片区域1503B'中的金属层1505B'，由此暴露第二芯片区域1503B'中的晶种层1505A'。在光刻操作之后，第二芯片区域1503B'之上的第二结构增强层1505B与第一芯片区域1503A'之上的第一结构增强层1505A相比较薄。在图20I中，封胶体的第二部分1507B'形成于第一芯片区域1503A'和第二芯片区域1503B'之上，覆盖半导体芯片1503A、1503B，以及对应的第一结构增强层1505A和第二结构增强层1505B。
类似于图8I到图8K，图20J示出了经执行以从封胶体的第二部分1507B暴露半导体芯片1503B的顶部表面1503t'的可选研磨操作。在图20K和图20L中，载体500脱离并且导电端1506被安装到导电迹线层1501。半导体封装结构1800随后在芯片锯操作之后形成。在图20A到图20L中，导电迹线层在芯片接合之前形成，并且在本文中被称作芯片最后操作。
图21是根据本发明的一些实施例的用于制造半导体封装结构的方法的流程图。所述方法包含操作211，识别半导体封装结构的几何中心平面。如图23中所示，在本发明的一些比较实施例中所述图是半导体封装结构的截面图，几何中心平面G可以确定为在半导体封装结构的一半高度H/2处。
所述方法还包含操作213，计算具有在半导体封装结构中的结构增强层的半导体封装结构的质量中心平面。参考图22，所述图示出了用于操作213的子操作，以及图24A，在本发明的一些比较实施例中所述图是半导体封装结构的截面图，基于半导体封装结构的每个主要组件的体积和密度计算质量中心平面M。举例来说，主要组件包含半导体芯片2403、结构增强层2405A、封胶体2407、导电凸块2402、底部填充物2404、导电迹线层2401和导电端2406。在图24A的比较实例和图22的操作2131中，结构增强层2405A放置在最第一位置中，或靠近半导体芯片2403的顶部表面，并且因此，在计算之后质量中心平面M在高于几何中心平面G的水平的水平处。因为根据操作2132和操作2132A在图24A中质量中心平面M并不与几何中心平面G匹配，所以结构增强层2405A未被确定为放置在先前用于计算质量中心平面M的第一位置处。替代地，不同于第一位置的第二位置用于计算质量中心平面M在结构增强层被置于的位置处。
所述方法还包含操作215，通过匹配质量中心平面与几何中心平面确定结构增强层的位置。参考操作2132A和图24B，在本发明的一些实施例中所述图是半导体封装结构的截面图，结构增强层2405B放置在第二位置中，或靠近半导体芯片2403的底部表面的位置。因此，在计算之后，质量中心平面M在与几何中心平面G的水平匹配的水平处。因为根据操作2132和操作2132B在图24B中质量中心平面M与几何中心平面G匹配，所以结构增强层2405A被确定为放置在先前用于计算质量中心平面M的第二位置处。在图24B中说明的实施例与在图24A中说明的比较实施例相比可以更好地减少弯曲问题，如本文中先前所描述。
图25还示出了具有其几何中心平面G匹配其质量中心平面M的半导体封装结构。结构增强层2505放置在对应的质量中心平面M处。结构增强层2505的底部表面接触导电迹线层2501，并且结构增强层2505的顶部表面接触封胶体2507。
如本文中所使用且不另外定义，术语“基本上”、“实质上”、“近似地”和“大约”用于描述并考虑较小变化。当与事件或情形结合使用时，所述术语可涵盖事件或情形明确发生的情况以及事件或情形极近似于发生的情况。举例来说，当结合数值使用时，术语可涵盖小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％。术语“基本上共面”可以指沿同一平面定位的在数微米内的两个表面，例如，沿同一平面定位的在40μm内、30μm内、20μm内、10μm内或1μm内。
如本文中所使用，除非上下文另外明确规定，否则单数术语“一(a/an)”和“所述”可包含复数指示物。在一些实施例的描述中，提供于另一组件“上”或“之上”的组件可涵盖前一组件直接在后一组件上(例如，与后一组件物理接触)的情况，以及一或多个中间组件位于前一组件与后一组件之间的情况。
虽然已参考本发明的特定实施例描述并说明本发明，但这些描述及说明并非限制性的。所属领域的技术人员应理解，可在不脱离如由所附权利要求书界定的本发明的真实精神和范围的情况下，作出各种改变且取代等效物。所述图示可能未必按比例绘制。由于制造过程及公差，本发明中的艺术再现与实际设备之间可存在区别。可能存在并未特定说明的本发明的其它实施例。应将本说明书和图式视为说明性的而非限定性的。可进行修改，以使特定情形、材料、物质组成、方法或过程适应于本发明的目标、精神和范围。所有此类修改都意图在所附权利要求书的范围内。虽然本文中所公开的方法已参考按特定次序执行的特定操作加以描述，但是应理解，可在不脱离本发明的教示的情况下组合、细分或重新排序这些操作以形成等效方法。相应地，除非在本文中具体指示，否则操作的次序和分组并非限制性的。

Claims (20)

1.一种半导体封装结构，其包括：
导电迹线层；
半导体芯片，其在所述导电迹线层之上；
结构增强层，其围绕所述半导体芯片；
封胶体，其覆盖所述半导体芯片和所述结构增强层，
其中所述结构增强层与所述半导体封装结构的质量中心平面重合，所述质量中心平面平行于所述半导体芯片的顶部表面。
2.根据权利要求1所述的半导体封装结构，其中所述半导体封装结构的所述质量中心平面与所述半导体封装结构的几何中心平面重合，所述几何中心平面平行于所述半导体芯片的所述顶部表面。
3.根据权利要求1所述的半导体封装结构，其中所述结构增强层的硬度大于所述导电迹线层的硬度。
4.根据权利要求1所述的半导体封装结构，其进一步包括在所述结构增强层之下的第一封胶体以及在所述结构增强层之上的第二封胶体。
5.根据权利要求1所述的半导体封装结构，其中所述导电迹线层是再分布层。
6.根据权利要求1所述的半导体封装结构，其中所述结构增强层的顶部表面低于所述半导体芯片的所述顶部表面。
7.根据权利要求1所述的半导体封装结构，其中所述半导体芯片的侧壁和所述结构增强层的侧壁由所述封胶体间隔开。
8.一种半导体封装结构，其包括：
导电迹线层；
第一半导体芯片，其电耦合到所述导电迹线层；
第一结构增强层，其围绕所述第一半导体芯片的侧壁；以及
封胶体，其覆盖所述第一半导体芯片和所述第一结构增强层，
其中所述第一半导体芯片的顶部表面从所述囊封物封胶体暴露。
9.根据权利要求8所述的半导体封装结构，其进一步包括：
第二半导体芯片，其电耦合到所述导电迹线层；
第二结构增强层，其围绕所述第二半导体芯片；以及
所述封胶体，其覆盖所述第二半导体芯片和所述第二结构增强层。
10.根据权利要求8所述的半导体封装结构，其中在第一半导体芯片区域中所述第一结构增强层与所述半导体封装结构的第一质量中心平面重合，所述第一质量中心平面平行于所述第一半导体芯片的所述顶部表面。
11.根据权利要求9所述的半导体封装结构，其中在第二半导体芯片区域中所述第二结构增强层与所述半导体封装结构的第二质量中心平面重合，所述第二质量中心平面平行于所述第二半导体芯片的所述顶部表面。
12.根据权利要求9所述的半导体封装结构，其中所述第一半导体芯片的厚度大于所述第二半导体芯片的厚度。
13.根据权利要求12所述的半导体封装结构，其中所述第一结构增强层的厚度与所述第二结构增强层的厚度相比较薄。
14.根据权利要求9所述的半导体封装结构，其进一步包括：
第一封胶体，其在所述第一结构增强层和所述第二结构增强层下方；以及
第二封胶体，其在所述第一结构增强层和所述第二结构增强层之上。
15.根据权利要求9所述的半导体封装结构，其中所述第一结构增强层包括在所述第一半导体芯片的所述侧壁和顶部表面处的晶种层和镀覆金属层。
16.根据权利要求15所述的半导体封装结构，其中所述第二结构增强层包括在所述第二半导体芯片的所述侧壁处的晶种层。
17.一种用于制造半导体封装结构的方法，其包括：
提供导电迹线层；
将半导体芯片安置在所述导电迹线层之上；以及
将结构增强层置于所述半导体封装结构的质量中心平面处并且围绕所述半导体芯片。
18.根据权利要求17所述的方法，其中所述结构增强层通过层合操作被置于所述质量中心平面处。
19.根据权利要求17所述的方法，其中将所述结构增强层置于所述质量中心平面处包括：
接触所述半导体芯片的侧壁和顶部表面沉积晶种层；以及
在所述晶种层之上镀覆金属层。
20.根据权利要求17所述的方法，其进一步包括：
在所述导电迹线层之上安置第一半导体芯片和第二半导体芯片，所述第一半导体芯片与所述第二半导体芯片相比较厚；以及
围绕所述第一半导体芯片放置第一结构增强层并且围绕所述第二半导体芯片放置第二结构增强层，所述第一结构增强层与所述第二结构增强层相比较薄。
CN201910439447.1A 2019-01-07 2019-05-24 半导体封装结构及其制造方法 Pending CN111415910A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/241,589 2019-01-07
US16/241,589 US10943843B2 (en) 2019-01-07 2019-01-07 Semiconductor package structure

Publications (1)

Publication Number Publication Date
CN111415910A true CN111415910A (zh) 2020-07-14

Family

ID=71405160

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910439447.1A Pending CN111415910A (zh) 2019-01-07 2019-05-24 半导体封装结构及其制造方法

Country Status (2)

Country Link
US (1) US10943843B2 (zh)
CN (1) CN111415910A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115662959A (zh) * 2022-12-26 2023-01-31 长电集成电路(绍兴)有限公司 一种芯片封装结构及其制备方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11139268B2 (en) * 2019-08-06 2021-10-05 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
KR20220128773A (ko) 2021-03-15 2022-09-22 삼성전자주식회사 몰드층을 포함하는 반도체 패키지 및 이의 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080099910A1 (en) * 2006-08-31 2008-05-01 Ati Technologies Inc. Flip-Chip Semiconductor Package with Encapsulant Retaining Structure and Strip
US8906749B2 (en) * 2012-03-28 2014-12-09 Infineon Technologies Ag Method for fabricating a semiconductor device
US9385102B2 (en) 2012-09-28 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming supporting layer over semiconductor die in thin fan-out wafer level chip scale package
US9899238B2 (en) * 2014-12-18 2018-02-20 Intel Corporation Low cost package warpage solution
US9653411B1 (en) 2015-12-18 2017-05-16 Intel Corporation Electronic package that includes fine powder coating
KR102015335B1 (ko) * 2016-03-15 2019-08-28 삼성전자주식회사 전자부품 패키지 및 그 제조방법
US10276510B2 (en) * 2017-09-25 2019-04-30 Powertech Technology Inc. Manufacturing method of package structure having conductive shield

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115662959A (zh) * 2022-12-26 2023-01-31 长电集成电路(绍兴)有限公司 一种芯片封装结构及其制备方法
CN115662959B (zh) * 2022-12-26 2023-09-26 长电集成电路(绍兴)有限公司 一种芯片封装结构及其制备方法

Also Published As

Publication number Publication date
US10943843B2 (en) 2021-03-09
US20200219845A1 (en) 2020-07-09

Similar Documents

Publication Publication Date Title
US11728252B2 (en) Semiconductor device package
CN111415910A (zh) 半导体封装结构及其制造方法
TWI415202B (zh) 封裝結構之製造方法
JP4400898B2 (ja) チップサイズパッケージ及びその製造方法
US7964446B2 (en) Semiconductor device and method of manufacturing the same
US7550833B2 (en) Semiconductor device having a second semiconductor construction mounted on a first semiconductor construction and a manufacturing method thereof
KR102551034B1 (ko) 반도체 패키지 및 그 제조방법
US10128153B2 (en) Method of fabricating a semiconductor device and the semiconductor device
JP2006278906A (ja) 半導体装置及びその製造方法
US8791561B2 (en) Semiconductor device and its manufacture method
TWI751695B (zh) 半導體封裝件和其製造方法
CN113892173A (zh) 半导体封装基板微细间距金属凸块和增强结构
TWI792384B (zh) 半導體裝置及其製造方法
CN108695270B (zh) 树脂密封型半导体装置以及其制造方法
US10361160B2 (en) Package structure and its fabrication method
US11594506B2 (en) Semiconductor package
US11756873B2 (en) Semiconductor package and manufacturing method thereof
US20210288002A1 (en) Semiconductor device package and method of manufacturing the same
US11239173B2 (en) Structure and formation method of chip package with fan-out feature
TW201637147A (zh) 使用在電鍍的側壁之囊封劑開口中之接點的半導體封裝
JP4442181B2 (ja) 半導体装置およびその製造方法
TWI835227B (zh) 半導體裝置及半導體裝置之製造方法
US20230260966A1 (en) Semiconductor device and method for manufacturing same
US20230361017A1 (en) Package and method of fabricating the same
US11961808B2 (en) Electronic package structure with reinforcement element

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination