CN111406127A

CN111406127A - 框架一体型掩模的制造方法

Info

Publication number: CN111406127A
Application number: CN201880058364.1A
Authority: CN
Inventors: 黄文植; 吴世斌; 金奉辰
Original assignee: Wuluomao Materials Co ltd
Current assignee: Wuluomao Materials Co ltd
Priority date: 2017-09-18
Filing date: 2018-09-11
Publication date: 2020-07-10
Also published as: TW201921098A; WO2019054716A1; KR20190031849A

Abstract

本发明提供一种框架一体型掩模的制造方法。本发明的框架一体型掩模的制造方法用于制备由掩模(20)与用于支撑掩模(20)的框架(30)一体形成的框架一体型掩模(10)，所述制造方法包括以下步骤：(a)在一表面形成有经图案化的绝缘部(45)的导电性基板(41)上，通过电铸形成镀膜(20：20a、20b)；(b)在框架(30)上部的至少一部分上，形成含有金属的粘合部(EA)，并将镀膜(20)的边缘(20b)中的至少一部分对应于粘合部(EA)；(c)对粘合部(EA)施加预定温度、预定压力(HP)中的至少一个；以及(d)解除预定温度、预定压力中的至少一个，并粘合镀膜(20)与框架(30)。

Description

框架一体型掩模的制造方法

技术领域

本发明涉及一种框架一体型掩模的制造方法，更具体地，涉及一种由框架与掩模形成一体以防止掩模变形并能够准确地进行对准(alignment)，而且防止由有机物粘合剂引起的掩模变形、污染等的框架一体型掩模的制造方法。

背景技术

最近，有关薄板制造中电铸(Electroforming)方法的研究正在进行。电铸方法通过阳极体、阴极体浸渍于电解液中并施加电源，从而使金属薄板电沉积于阴极体的表面，因此是一种能够制造极薄板并有望量产的方法。

另一方面，作为在OLED制造工序中形成像素的技术，主要是利用FMM(Fine MetalMask，精细金属掩模)法，通过该方法将薄膜的金属掩模(阴影掩模，Shadow Mask)紧贴在基板上并将有机物蒸镀于所需位置上。

在现有的OLED制造工序中，以棒状、板状等制造掩模后，使掩模焊接固定在OLED像素蒸镀框架上并使用。为了制造大面积OLED，可以使多个掩模固定在OLED像素蒸镀框架，但此过程存在无法使掩模之间很好地对齐的问题。另外，在焊接固定到框架的过程中，由于掩模膜的厚度过薄且面积大，因此存在掩模由于荷重而下垂或扭曲的问题。

在超高画质的OLED制造工序中，即使是数μm的微细的对齐误差也会影响到像素蒸镀的失败，因此，需要开发能够防止掩模的下垂或扭曲等变形并准确地对齐的技术、以及将掩模固定在框架的技术等。

发明内容

技术问题

因此，本发明为了解决如上所述的现有技术中的各种问题而提出的，其目的在于，提供一种可由掩模与框架形成一体型结构的框架一体型掩模的制造方法。

另外，本发明的目的在于提供一种通过将掩模与框架一体地形成来使掩模准确地对齐以提高像素蒸镀的稳定性的框架一体型掩模的制造方法。

另外，本发明的目的在于提供一种只通过镀覆工序便可制造具有图案的掩模的框架一体型掩模的制造方法。

技术方案

本发明的上述目的可通过框架一体型掩模的制造方法来实现，所述方法制备由掩模和用于支撑掩模的框架一体形成的框架一体型掩模，所述方法包括以下步骤：(a)在一表面形成有经图案化的绝缘部的导电性基板上，通过电铸形成镀膜；(b)在框架上部的至少一部分上，形成含有金属的粘合部，并将镀膜的边缘中的至少一部分对应于粘合部；(c)对粘合部施加预定温度、预定压力中的至少一个；以及(d)解除预定温度、预定压力中的至少一个，并粘合镀膜与框架。

粘合部可包含至少两种金属合金。

在步骤(c)中，粘合部的至少一部分可由固相(solid phase)变成液相(liquidphase)，在步骤(d)中，粘合部的液相再度变成固相，并粘合镀膜与框架。

粘合部可包括：第一金属，为选自In、Bi、Sn、Au中的任意一种；以及第二金属，为选自In、Bi、Sn、Ag、Cu、Zn、Bi、Sb、Ge中的任意一种且与第一金属不同。

粘合部还可包括第三金属，所述第三金属为选自Bi、Sn、Ag、Cu、Cd中的任意一种且与第一金属和第二金属不同。

粘合部还可包括第四金属，所述第四金属为选自Cu、Sb中的任意一种且与第一金属、第二金属及第三金属不同。

步骤(c)可以在惰性气体气氛下进行。

导电性基板可为经掺杂的单晶硅材料。

绝缘部可以是光刻胶、氧化硅、氮化硅的材料中的任意一种。

框架可具有包围镀膜的形状。

在步骤(d)中，镀膜可以在向外侧承受拉伸力的状态下粘合于框架上部。

在步骤(a)中，可防止在绝缘部上形成镀膜，从而使镀膜具有图案。

在步骤(a)之后可进一步执行对镀膜的热处理的步骤。

热处理可在300℃～800℃下进行。

发明效果

根据如上所述的本发明，由掩模与框架形成一体型结构。

另外，根据本发明，具有可准确地进行掩模对齐并提高像素蒸镀的稳定性的效果。

另外，根据本发明，具有只通过镀覆工序便可制造具有图案的掩模的效果。

另外，根据本发明，具有提高掩模与框架的粘合力的效果。

附图说明

图1是显示使用FMM的OLED像素蒸镀装置的示意图。

图2是显示掩模的示意图。

图3是显示本发明一实施例的框架一体型掩模的示意图。

图4及图5是显示本发明一实施例的制造图3的框架一体型掩模的过程的示意图。

图6是显示采用图3的框架一体型掩模的OLED像素蒸镀装置的示意图。

附图标记

10：框架一体型掩模

20：掩模、镀膜

30：框架

40：母板

41：导电性基材

45：绝缘部

EA、EM：粘合部

100：掩模、阴影掩模、FMM(精细金属掩模)

200：OLED像素蒸镀装置

DP：显示器图案

HP：施加温度/压力

PP：像素图案、掩模图案

具体实施方式

以下本发明的详细说明将参照附图，所述附图用于图示作为本发明可实施的特定实施例的示例。这些实施例将以使本领域技术人员能够充分地实施本发明的程度进行详细说明。本发明的各种实施例应理解为互为不同但不相排斥。例如，在此记载的特定形状、结构及特性可将一实施例在不超出本发明的精神及范围的情况下实现为其他实施例。另外，公开的每一个实施例中的个别构成要素的位置或布置应理解为在不超出本发明精神及范围情况下可进行变更。因此，以下详细说明并非用于限定，只要能适当地说明，本发明的范围仅由所附的权利要求及其等同物限定。附图中类似的附图标记通过各个方面指代相同或类似的功能，为了方便起见，长度、面积及厚度等及其形态还可夸张表示。

下面，为了能够使本领域技术人员轻易地实施本发明，参照附图对本发明有关的优选实施例进行详细说明。

图1是显示使用FMM100的OLED像素蒸镀装置200的示意图。图2是显示掩模的示意图。

参照图1，通常OLED像素蒸镀装置200包括：磁板300，其容纳磁铁310，并配设有冷却水管线350；以及蒸镀源供给部500，其自磁板300的下部供给有机物源600。

磁板300与蒸镀源供给部500之间可夹设有用于蒸镀有机物源600的玻璃等目标基板900。按像素分别蒸镀有机物源600的FMM100与目标基板900紧贴或布置成非常靠近。磁铁310会产生磁场，并可通过磁场的引力使FMM100与目标基板900紧贴。

棒型(Stick-Type)掩模(参照图2的(a))、板型(Plate-Type)掩模(参照图2的(b))与目标基板900紧贴之前必须进行对准。一个掩模或多个掩模可与框架800结合。框架800固设于OLED像素蒸镀装置200内，掩模可通过另外的附着、焊接工序与框架800结合。

蒸镀源供给部500往返左右路径并供给有机物源600，自蒸镀源供给部500供给的有机物源600可通过已形成于FMM掩模100的图案PP并蒸镀于目标基板900的一侧。通过FMM掩模100的图案已蒸镀的有机物源600能够起到OLED的像素700的作用。

为了防止阴影效应(Shadow Effect)所致的像素700的不均匀蒸镀，FMM掩模100的图案PP可倾斜地形成S(或形成为锥形状S)。沿着倾斜面朝对角线方向通过图案PP的有机物源600可有助于像素700的形成，因此像素700整体上能够以均匀的厚度蒸镀。

图2的(a)所示的掩模100a为棒型掩模，可使棒的两侧焊接固定在OLED像素蒸镀框架800上并使用。图2的(b)所示的掩模100b为板型掩模，其可用于大面积的像素形成工序，并使板的边缘焊接固定在OLED像素蒸镀框架800上并使用。图2的(c)为图2的(a)及图2的(b)的A-A’放大侧截面图。

掩模100(100a、100b)的本体(Body)上可形成有多个显示器图案DP。显示器图案DP为对应于一个智能手机等的显示器的图案。如果将显示器图案DP放大，则可确认对应于R、G、B的多个像素图案PP。像素图案PP可具有侧部倾斜的形状、锥形(Taper)状(参照图2的(c))。各种像素图案PP群聚而构成一个显示器图案DP，多个显示器图案DP可形成于掩模100(100a、100b)。

即，在本说明书中，显示器图案DP并非是表示一个图案的概念，应理解成对应于一个显示器的多个像素图案PP群聚的概念。以下，将像素图案PP与掩模图案PP通用。

图1及图2所示的掩模100在将多个掩模分别焊接固定在框架800的过程中，如果产生掩模间的对齐误差并产生特定掩模下垂或扭曲等变形，则可能引发所有掩模的对齐误差。

因此，本发明的特征在于：将掩模形成于母板上的状态下粘合于框架上，并使掩模与框架形成一体，从而能够防止掩模的变形并准确地进行对齐。

图3是显示本发明一实施例的框架一体型掩模10的示意图。图3的(a)为框架一体型掩模10的立体图，图3的(b)为图3的(a)的B-B’放大侧截面图。

参照图3，框架一体型掩模10包括掩模20和框架30。掩模20可包括：包括多个显示器图案DP与像素图案PP的部分的镀膜20a；以及边缘部分的镀膜20b。

镀膜20a、20b与框架30可具有相同材料，并将粘合部EM作为媒介相互一体地连接。在图3中，为了方便说明，应理解粘合部EM的厚度与宽度稍微夸大表示，实际上夹设有粘合部EM的部分几乎不突出，是用于连接掩模20与框架30的部分。镀膜20虽然根据形成位置赋予了不同的附图标记20a、20b，但实际上是电铸工序中电沉积的镀膜20(20a、20b)(参照图4)的各部分，且为电铸工序中同时形成的构造。

掩模20上可形成有掩模图案PP。掩模图案PP优选具有大致锥形状：具有宽度自上朝下逐渐变宽或逐渐变窄的形状，由于掩模20的上面与目标基板900(参照图6)紧贴，因此掩模图案PP更优选为宽度自上朝下逐渐变宽的形状。

图案宽度可具有数～数十μm的尺寸，优选为小于30μm。掩模图案PP可通过绝缘部45防止生成镀膜20来形成。具体的形成过程通过图4进行说明。掩模图案PP与图2中所述的像素图案PP/显示器图案DP的构成相同。

为了能够将掩模20绷紧地支撑而不下垂或扭曲，框架30优选具有包围掩模20的边缘的形状。图3虽然显示四边形的框架30，但也可以是闭合形态的圆形、多边形等形态。框架30的材料优选为与掩模20相同的因瓦、超因瓦等。

如上所述，本发明的框架一体型掩模10由于掩模20与框架30一体地连接，因此仅通过将框架30移动并设置到OLED像素蒸镀装置200上的过程，便可执行掩模对齐。

图4及图5是显示本发明一实施例的制造图3的框架一体型掩模100的过程的示意图。

参照图4的(a)，为了进行电铸(electroforming)，准备导电性基材41。包括导电性基材41的母板(mother plate)40在电铸中作为阴极体(cathode)使用。

作为导电性材料，对于金属，其表面可生成金属氧化物，在制造金属过程中可流入有杂质；对于多晶硅基材，可存在夹杂物或者晶界(Grain Boundary)；对于导电性高分子基材，含杂质的可能性高并且强度、耐酸性等可能脆弱。将诸如金属氧化物、杂质、夹杂物、晶界等妨碍在母板(或者基材41)40表面均匀地形成电场的要素称为“缺陷”(Defect)。由于缺陷(Defect)，无法对所述材料的阴极体施加均匀的电场，可使镀膜的一部分不均匀地形成。

在实现UHD级以上的超高画质像素时，镀膜与镀膜图案PP的不均匀可能会对像素的形成带来不良影响。FMM、阴影掩模的图案宽度可为数～数十μm，优选可以为小于30μm，因此，即便是数μm的缺陷，也在掩模的图案尺寸中占据大幅比重。

另外，为了去除上述材料的阴极体中的缺陷，可进行用于去除金属氧化物、杂质等的附加工序，在该工序中还会引发阴极体材料被蚀刻等的其他缺陷。

因此，本发明可使用单晶硅材料的基材41。为了具有导电性，基材41可进行10¹⁹cm^-3以上的高浓度掺杂。掺杂可对基材41的全部进行，也可以仅对基材41的表面部分进行。

经掺杂的单晶硅由于没有缺陷，因此具有电铸时可在表面整体上形成均匀的电场，从而可生成不存在表面缺陷且表面状态均匀的镀膜20。通过均匀的镀膜20制造的框架一体型掩膜10(或者FMM)可进一步地改善OLED像素的画质水平。另外，由于无须进行去除、消除缺陷的附加工序，因此可降低工序成本，并具有提高生产率的优点。

此外，随着硅材质的基材41的使用，具有根据需要仅对基材41的表面进行氧化(Oxidation)、氮化(Nitridation)的过程，便可形成绝缘部的优点。绝缘部45起到防止镀膜20电沉积的作用，从而可形成镀膜20的图案PP。

其次，参照图4的(b)，可在基材41的至少一表面上形成绝缘部45。绝缘部45形成时具有图案，优选具有锥形状的图案。绝缘部45可以是将导电性基材41作为基底的氧化硅、氮化硅等，也可以使用光刻胶。当使用光刻胶形成锥形状图案时，可使用多重曝光方法、每个区域使用不同的曝光强度的方法等。基于此，可制造母板40。

然后，参照图4的(c)，准备与母板40(或阴极体40)相对的阳极体(未图示)。阳极体(未图示)浸渍于镀液(未图示)中，而母板40全部或部分地浸渍于镀液(未图示)中。基于与母板40(或阴极体40)相对的阳极体之间形成的电场，可在母板40的表面电沉积并生成镀膜20(20a、20b)。不过，仅在导电性基材41的露出表面46上生成镀膜20，而在绝缘部45的表面不生成镀膜20，因此可在镀膜20上形成图案PP(参照图3的(b))。

镀液作为电解液，可成为待形成掩模20的镀膜20的材料。作为一实施例，将铁镍合金的因瓦(Invar)薄板制成镀膜20时，可将含有Ni离子的溶液与含有Fe离子的溶液的混合液作为镀液。作为其他实施例，将铁镍钴合金的超因瓦(Super Invar)薄板制成镀膜20时，也可将含有Ni离子的溶液、含有Fe离子的溶液及含有Co离子的溶液的混合液作为镀液。因瓦薄板、超因瓦薄板在制造OLED中可作为FMM(Fine Metal Mask)、阴影掩模(Shadow Mask)使用。另外，因瓦薄板的热膨胀系数约为1.0×10^-6/℃，超因瓦薄板的热膨胀系数约为1.0×10^-7/℃，由于其膨胀系数非常低，因此掩模图案形状因热能而变形的可能性小，主要用于制造高分辨率OLED。除此以外，对于目标镀膜20的镀液的使用可不受限制，在本说明书中，以制造因瓦薄板20作为主要的例子进行说明。

由于镀膜20从基材41的表面随着电沉积而变厚，因此，优选将镀膜20以超过绝缘部45的上端之前的高度形成。即，镀膜20的厚度可小于绝缘部45的厚度。由于镀膜20填充、电沉积于绝缘部45的图案空间中，因此可具有与绝缘部45的图案逆相的锥形状。

另一方面，形成镀膜20后可对镀膜20进行热处理。热处理可在300℃～800℃的温度下进行。通常，基于电铸生成的因瓦合金薄板的热膨胀系数高于压延生成的因瓦合金薄板的膨胀系数。基于此，可通过对因瓦合金薄板进行热处理可降低热膨胀系数，但是该热处理过程中因瓦合金薄板可能会发生轻微的变形。因此，如果在母板40(或基材41)与掩模20粘合的状态下进行热处理，则形成在母板40的绝缘部45所占空间部分的掩模图案PP的形态可保持一定，具有可防止由热处理引起的细微变形的优点。此外，将母板40(或基材41)从镀膜20分离后，再对具有掩模图案PP的掩模20进行热处理，仍具有降低因瓦合金薄板的热膨胀系数的效果。

其次，参照图5的(a)，将母板40(或阴极体40)抬到镀液(未图示)外面。而且，将图4的(c)的结构物翻转配置于框架30的上部。相反地，还可将框架30翻转配置于图4的(c)的结构物上。框架30可具有包围镀膜20的形状。

与镀膜20接触的框架30的上部可形成有粘合部EA。由于可通过对粘合部EA施加预定的温度、压力，使镀膜20与框架30粘合，因此能够将镀膜20的边缘中的至少一部分对应于粘合部EA。

粘合部EA可包括金属，并具有膜、线、束状等各种形状。粘合部EA具有大约10～30μm的较薄的厚度，因此即使夹设于镀膜20与框架30间，对高低差也几乎不会造成影响。

更具体地，粘合部EA可包括至少两种金属的合金。粘合部EA为金属材料，而且对表面不进行其他有机粘合剂等的处理，因此在图5的(a)的状态下，粘合部EA粘合镀膜20与框架30的粘合力多少会差些。因此，镀膜20与框架30可将粘合部EA作为媒介，为了使对应不偏离，通过施加预定的荷重来临时固定。另外，也可以使用夹持机构(未图示)，使镀膜20与框架30的位置临时固定。

粘合部EA可具有至少两种金属的合金形态，并具有共晶点(eutectic point)。即，粘合部EA包括至少2个固相，在特定温度/压力的共晶点中，2个金属固相均可成为液相。另外，如果脱离共晶点，则可再度成为2个金属固相。由此，可通过固相→液相→固相的相变化来起到粘合剂功能。

粘合部EA可具有两种金属的合金形态。此时，可包括：第一金属，为选自In、Bi、Sn、Au中的任意一种；及第二金属，为选自In、Bi、Sn、Ag、Cu、Zn、Bi、Sb、Ge中的任意一种，且与第一金属不同。

另外，粘合部EA可具有三种金属的合金形态。此时，可包括：第一金属，为选自In、Bi、Sn、Au中的任意一种；第二金属，为选自In、Bi、Sn、Ag、Cu、Zn、Bi、Sb、Ge中的任意一种，且与第一金属不同；及第三金属，为选自Bi、Sn、Ag、Cu、Cd中的任意一种，且与第一金属第二金属不同。

另外，粘合部EA可具有四种金属的合金形态。此时，可包括：第一金属，为选自In、Bi、Sn、Au中的任意一种；第二金属，为选自In、Bi、Sn、Ag、Cu、Zn、Bi、Sb、Ge中的任意一种，且与第一金属不同；第三金属，为选自Bi、Sn、Ag、Cu、Cd中的任意一种，且与第一金属及第二金属不同；及第四金属，为选自Cu、Sb中的任意一种，且与第一金属、第二金属及第三金属不同。

下述表1为可形成粘合部EA的物质的示例。

表1

其次，参照图5的(b)，可对粘合部EA施加预定温度/压力HP。可对粘合部EA施加使粘合部EA的金属由固相变成液相的温度、压力。上述表1中例示了共晶点的温度，因此可根据形成粘合部EA的金属来选择适当的温度、压力。

另一方面，为了不产生孔隙(void)，可以施加预定的压力，而且为了防止共晶氧化，可使用供给抗氧化气体/气氛(惰性气体(inert gas)、真空等)的其他装置(未图示)。在施加预定的温度、压力条件下，粘合部EA的金属在固相熔化并变成液相。

其次，参照图5的(C)，如果解除预定温度/压力HP，则液相的粘合部EA会再度变成固相的粘合部EM，并粘合掩模20与框架30。即，可起到用于粘合掩模20与框架30的固体共晶粘合部EM的工能。

含有金属的粘合部EM(或共晶粘合部EM)与一般的有机粘合剂不同，完全不含挥发性有机物。因此，在将框架一体型掩模设置于OLED像素蒸镀装置200并进行像素蒸镀工序时，可防止有机粘合剂的挥发性有机物质与工序气体反应而对OLED的像素造成不良影响。另外，可防止有机粘合剂本身所包含的有机物质等的逸出气体污染OLED像素蒸镀装置200的腔室或者作为杂质而蒸镀于OLED像素的不良影响。

另外，粘合部EM在粘合掩模20与框架30的状态下以金属固相残留，因此无法通过OLED有机物洗涤液洗净而会具有耐蚀性。因此，即使将框架一体型掩模10反复用于OLED像素工序中，粘合部EM仍能够保持粘合工能。

另外，粘合部EM包括两种以上的金属，因此相比于有机粘合剂，可与相同金属材料的掩模20、框架30具有高粘合性并进行连接。即，在因瓦等金属材料的掩模20/框架30之间，表面的结合力高。另外，由于是金属材料，因此具有由热引起的损伤或热变形率(热膨胀系数)低的优点。

如果综合上述情况，则可以看出本发明的粘合部EM相比于有机粘合剂具有优异的工序稳定性且在掩模20、框架30之间能够牢固地粘合两者的效果。由此，可大幅提高框架一体型掩模10的对齐可靠性。

另一方面，在图5的(c)步骤中，粘合部EM自液相变成固相并粘合镀膜20与框架30时，镀膜20可在向框架30方向或外侧方向承受拉伸力的状态下粘合。相比于液相，固相的体积小也有助于拉伸力的施加。镀膜20可在向外侧方向施加拉伸力，并保持绷紧而朝框架30侧拉伸的状态，因此具有即使发生温度变化等也不会紊乱掩模图案PP的对齐的优点。

其次，参照图5的(d)，可去除绝缘部45。可使用只去除光刻胶、氧化硅、氮化硅等绝缘部45而对剩余结构不产生影响的任何公知技术。另一方面，当绝缘部45通过氧化硅、氮化硅与导电性基板41一体地形成时，可省略去除步骤，可通过从镀膜20分离导电性基板41来一并去除绝缘部45。

导电性基板41可朝掩模20及框架30的上部方向分离。如果导电性基板41被分离，则呈现通过夹设粘合部EM将掩模20粘合到框架30的形态。

图6是显示采用图3的框架一体型掩模10的OLED像素蒸镀装置200的示意图。

参照图6，使框架一体型掩模10与目标基板900紧贴，并仅通过将框架30部分固定在OLED像素蒸镀装置200的内部，便完成掩模10的对齐。掩模20的镀膜20(20a、20b)通过粘合部EM与框架30一体地连接，其边缘绷紧而受到支撑，因此可防止掩模20因荷重而下垂或扭曲等变形。基于此，可准确地进行像素蒸镀所需的框架一体型掩模10的对齐。

如上所述，本发明图示并说明了优选实施例，但是不限于上述实施例，在不超出本发明的精神的范围内，本领域技术人员能够进行各种变形和变更。这种变形及变更皆属于本发明和所附的权利要求书的范围。

Claims

1.一种框架一体型掩模的制造方法，制造由掩模和用于支撑掩模的框架一体形成的框架一体型掩模，其中，所述方法包括以下步骤：

(a)在一表面形成有经图案化的绝缘部的导电性基板上，通过电铸形成镀膜；

(b)在框架上部的至少一部分上，形成含有金属的粘合部，并将镀膜的边缘中的至少一部分对应于粘合部；

(c)对粘合部施加预定温度、预定压力中的至少一个；以及

(d)解除预定温度、预定压力中的至少一个，并将镀膜与框架粘合。

2.如权利要求1所述的框架一体型掩模的制造方法，其中，

粘合部包括至少两种金属合金。

3.如权利要求2所述的框架一体型掩模的制造方法，其中，

在步骤(c)中，粘合部的至少一部分由固相变成液相，

在步骤(d)中，粘合部的液相再度变成固相，并将镀膜与框架粘合。

4.如权利要求1所述的框架一体型掩模的制造方法，其中，

粘合部包括：

第一金属，为选自In、Bi、Sn、Au中的任意一种；以及

第二金属，为选自In、Bi、Sn、Ag、Cu、Zn、Bi、Sb、Ge中的任意一种且与第一金属不同。

5.如权利要求4所述的框架一体型掩模的制造方法，其中，

粘合部还包括第三金属，该第三金属为选自Bi、Sn、Ag、Cu、Cd中的任意一种且与第一金属和第二金属不同。

6.如权利要求5所述的框架一体型掩模的制造方法，其中，

粘合部还包括第四金属，该第四金属为选自Cu、Sb中的任意一种且与第一金属、第二金属及第三金属不同。

7.如权利要求1所述的框架一体型掩模的制造方法，其中，

步骤(c)在惰性气体气氛下进行。

8.如权利要求1所述的框架一体型掩模的制造方法，其中，

导电性基板为经掺杂的单晶硅材料。

9.如权利要求1所述的框架一体型掩模的制造方法，其中，

绝缘部为光刻胶、氧化硅、氮化硅的材料中的任意一种。

10.如权利要求1所述的框架一体型掩模的制造方法，其中，

框架具有包围镀膜的形状。

11.如权利要求1所述的框架一体型掩模的制造方法，其中，

在步骤(d)中，镀膜在向外侧承受拉伸力的状态下粘合于框架上部。

12.如权利要求1所述的框架一体型掩模的制造方法，其中，

在步骤(a)中，防止在绝缘部上形成镀膜，从而使镀膜具有图案。

13.如权利要求1所述的框架一体型掩模的制造方法，其中，

在步骤(a)之后进一步执行对镀膜的热处理的步骤。

14.如权利要求13所述的框架一体型掩模的制造方法，其中，

热处理在300℃～800℃下进行。