KR20240065955A - 마스크칩과 프레임의 연결체 및 그 제조 방법 - Google Patents

마스크칩과 프레임의 연결체 및 그 제조 방법 Download PDF

Info

Publication number
KR20240065955A
KR20240065955A KR1020220147307A KR20220147307A KR20240065955A KR 20240065955 A KR20240065955 A KR 20240065955A KR 1020220147307 A KR1020220147307 A KR 1020220147307A KR 20220147307 A KR20220147307 A KR 20220147307A KR 20240065955 A KR20240065955 A KR 20240065955A
Authority
KR
South Korea
Prior art keywords
mask
frame
chip
support
connection body
Prior art date
Application number
KR1020220147307A
Other languages
English (en)
Inventor
장택용
Original Assignee
주식회사 오럼머티리얼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 오럼머티리얼 filed Critical 주식회사 오럼머티리얼
Priority to KR1020220147307A priority Critical patent/KR20240065955A/ko
Publication of KR20240065955A publication Critical patent/KR20240065955A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 마스크칩과 프레임의 연결체 및 그 제조 방법에 관한 것이다. 본 발명에 따른 마스크칩과 프레임의 연결체는, 반도체 웨이퍼 상에 OLED 화소를 형성하는 공정에 사용되는 마스크칩과 프레임의 연결체로서, 테두리 프레임부 및 그리드 프레임부를 포함하고, 복수의 셀 영역을 제공하는 프레임; 상기 셀 영역 상에 연결되고, 마스크부 및 상기 마스크부를 지지하는 지지부를 포함하는 복수의 마스크칩;을 포함하고, 상기 지지부가 상기 프레임 상에 연결되는 것을 특징으로 한다.

Description

마스크칩과 프레임의 연결체 및 그 제조 방법 {MASK-CHIP FRAME ASSEMBLY AND PRODUCING METHOD THEREOF}
본 발명은 마스크칩과 프레임의 연결체 및 그 제조 방법에 관한 것이다. 보다 상세하게는, 반도체 웨이퍼 상에 화소를 형성할 때 사용하고, 초고해상도의 마스크 패턴을 정밀하게 형성할 수 있는 마스크칩과 프레임의 연결체 및 그 제조 방법에 관한 것이다.
OLED 제조 공정에서 화소를 형성하는 기술로, 박막의 금속 마스크(Shadow Mask)를 기판에 밀착시켜서 원하는 위치에 유기물을 증착하는 FMM(Fine Metal Mask) 법이 주로 사용된다.
기존의 OLED 제조 공정에서는 마스크 박막을 제조한 후, 마스크를 OLED 화소 증착 프레임에 용접 고정시켜 사용하는데, 고정시키는 과정에서 대면적 마스크의 정렬이 잘 되지 않는 문제점이 있었다. 또한, 프레임에 용접 고정하는 과정에서 마스크 막의 두께가 너무 얇고 대면적이기 때문에 하중에 의해 마스크가 쳐지거나 뒤틀어지는 문제점이 있었다.
초고화질의 OLED 제조 공정에서는 1 ㎛ 이하의 미세한 정렬의 오차도 화소 증착의 실패로 이어질 수 있으므로, 마스크가 쳐지거나 뒤틀리는 등의 변형을 방지하고, 정렬을 명확하게 할 수 있는 기술 등의 개발이 필요한 실정이다.
한편, 최근에는 VR(virtual reality) 기기에 적용되는 마이크로 디스플레이(micro display)가 주목받고 있다. 마이크로 디스플레이는 VR 기기에서 사용자의 바로 눈 앞에서 영상을 나타내기 위해, 기존의 디스플레이들보다 더욱 작은 화면 크기를 가지면서도, 작은 화면 내에서 고화질을 구현해야 한다. 따라서, 기존의 초고화질의 OLED 제조 공정에 사용되는 마스크보다 크기가 작은 마스크 패턴과, 화소 증착 공정 전에 마스크의 더욱 미세한 정렬이 필요한 실정이다.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 문제점을 해결하기 위하여 안출된 것으로서, 마이크로 디스플레이(micro display)의 초고화질 화소를 구현할 수 있는 마스크칩과 프레임의 연결체 및 그 제조 방법을 제공하는 것을 그 목적으로 한다.
또한, 본 발명은 마스크의 정렬을 명확하게 하여 화소 증착의 안정성을 향상시킬 수 있는 마스크칩과 프레임의 연결체 및 그 제조 방법을 제공하는 것을 그 목적으로 한다.
또한, 본 발명은 마스크칩을 개별로 제작하고 교체할 수 있어 리페어(repair)를 간단하고 안정적으로 수행할 수 있는 마스크칩과 프레임의 연결체 및 그 제조 방법을 제공하는 것을 그 목적으로 한다.
그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 상기의 목적은, 반도체 웨이퍼 상에 OLED 화소를 형성하는 공정에 사용되는 마스크칩과 프레임의 연결체로서, 테두리 프레임부 및 그리드 프레임부를 포함하고, 복수의 셀 영역을 제공하는 프레임; 상기 셀 영역 상에 연결되고, 마스크부 및 상기 마스크부를 지지하는 지지부를 포함하는 복수의 마스크칩;을 포함하고, 상기 지지부가 상기 프레임 상에 연결되는, 마스크칩과 프레임의 연결체에 의해 달성된다.
상기 마스크부는 복수의 마스크 패턴을 포함하는 셀부; 및 상기 셀부 외측의 더미부를 포함하고, 상기 지지부는 상기 더미부의 적어도 일부를 지지할 수 있다.
상기 그리드 프레임부는, 제1 방향으로 연장 형성되고 양단이 상기 테두리 프레임부에 연결되는 복수의 제1 그리드 프레임부; 상기 제1 방향에 수직인 제2 방향으로 연장 형성되어 상기 제1 그리드 프레임부와 교차되고, 양단이 상기 테두리 프레임부에 연결되는 복수의 제2 그리드 프레임부;를 포함할 수 있다.
상기 지지부의 하부가 상기 제1 그리드 프레임부, 제2 그리드 프레임의 적어도 어느 하나의 상부에 연결될 수 있다.
상기 프레임의 상기 셀 영역은 사각형 형상의 개구부로 제공되고, 상기 마스크칩의 상기 지지부는 사각형 형상의 중공 영역이 형성되며, 상기 셀 영역의 개구부와 상기 지지부의 중공 영역이 연통될 수 있다.
상기 셀 영역의 개구부에 대향하는 상기 마스크부 상에 상기 복수의 마스크 패턴이 형성될 수 있다.
상기 그리드 프레임부의 수평 방향으로의 폭은 상기 지지부의 수평 방향으로의 폭보다 넓게 형성될 수 있다.
상기 지지부는 실리콘 웨이퍼로부터 형성된 것이고, 상기 마스크부는 상기 실리콘 웨이퍼 상에 전주도금(electroforming)으로 형성된 것일 수 있다.
상기 마스크부와 상기 지지부 사이에 Fe, Ni 및 Si을 포함하는 연결부가 개재될 수 있다.
상기 지지부의 표면 저항은 5 X 10-4 ohm·cm 내지 1 X 10-2 ohm·cm일 수 있다.
상기 지지부와 상기 마스크부 사이에 적어도 Ni, Co, Cu, Au, Sn, Zn, Ti, Cr, W, Mo를 포함하는 연결부가 개재될 수 있다.
상기 테두리 프레임부 및 상기 그리드 프레임부는 테이퍼(taper)진 측면을 포함할 수 있다.
그리고, 본 발명의 상기의 목적은, 반도체 웨이퍼 상에 OLED 화소를 형성하는 공정에 사용되는 마스크칩과 프레임의 연결체의 제조 방법으로서, (a) 도금 기판; 및 상기 도금 기판 상에서 전주도금(electroforming) 방식으로 형성되고, 복수의 마스크부를 포함하는 마스크 도금막;을 포함하는 적층체를 준비하는 단계; (b) 상기 도금 기판 및 상기 마스크 도금막을 열처리하는 단계; (c) 상기 마스크 도금막이 부착된 상기 도금 기판의 제1 면의 반대면인 제2 면 상에서 상기 도금 기판을 식각하여 복수의 지지부를 형성하는 단계; (d) 상기 복수의 마스크부 및 상기 복수의 지지부가 형성된 상기 적층체로부터 하나의 지지부 및 상기 지지부 상에 부착된 마스크부를 포함하는 마스크칩을 분리하는 단계; (e) 테두리 프레임부 및 그리드 프레임부를 포함하고, 복수의 셀 영역을 제공하는 프레임을 준비하는 단계; (f) 상기 마스크칩의 상기 지지부를 상기 프레임 상에 연결하는 단계;를 포함하는, 마스크칩과 프레임의 연결체의 제조 방법에 의해 달성된다.
상기 (b) 단계와 상기 (c) 단계 사이에, 상기 도금 기판과 접하는 마스크 도금막의 제1 면의 반대면인 제2 면 상에 보호부를 형성할 수 있다.
상기 (c) 단계에서, 하나의 상기 지지부가 하나의 상기 마스크부의 테두리를 지지하도록 상기 도금 기판을 식각할 수 있다.
상기 (a) 단계에서, 복수의 마스크부는 상호 이격되도록 형성되고, 상기 (c) 단계에서, 복수의 지지부는 사각형 형상의 중공 영역을 가지며 상호 이격되도록 형성될 수 있다.
상기 (e) 단계에서, 상기 셀 영역은 사각형 형상의 개구부로 제공되고, 상기 셀 영역은 상기 지지부의 테두리보다 작은 사각형 형상으로 형성될 수 있다.
상기 (f) 단계에서, 상기 지지부의 하부가 상기 프레임 상에 연결되어 상기 마스크칩이 상기 프레임의 상기 셀 영역 상에 배치될 수 있다.
상기와 같이 구성된 본 발명에 따르면, 마이크로 디스플레이(micro display)의 초고화질 화소를 구현할 수 있는 효과가 있다.
또한, 본 발명에 따르면, 마스크의 정렬을 명확하게 하여 화소 증착의 안정성을 향상시킬 수 있는 효과가 있다.
또한, 본 발명에 따르면, 마스크칩을 개별로 제작하고 교체할 수 있어 리페어(repair)를 간단하고 안정적으로 수행할 수 있는 효과가 있다.
물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 마스크칩과 프레임의 연결체를 나타내는 개략 사시도이다.
도 2는 도 1의 A-A' 개략 측단면도이다.
도 3은 본 발명의 일 실시예에 따른 마스크칩과 프레임의 연결체를 나타내는 개략 평면도이다.
도 4는 본 발명의 일 실시예에 따른 마스크칩을 나타내는 개략 평면도 및 B-B' 개략 측단면도이다.
도 5는 본 발명의 일 실시예에 따른 프레임을 나타내는 개략 평면도이다.
도 6 내지 도 12는 본 발명의 일 실시예에 따른 마스크칩과 프레임의 연결체의 제조 과정을 나타내는 개략도이다.
도 13은 본 발명의 다른 실시예에 따른 마스크칩과 프레임의 연결체를 나타내는 개략도이다.
도 14는 본 발명의 일 실시예에 따른 마스크칩과 프레임의 연결체를 적용한 OLED 화소 증착 장치를 나타내는 개략도이다.
도 15 내지 도 17은 본 발명의 일 실시예에 따른 마스크칩과 프레임의 연결체에서 마스크칩의 리페어(repair) 과정을 나타내는 개략도이다.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭하며, 길이 및 면적, 두께 등과 그 형태는 편의를 위하여 과장되어 표현될 수도 있다.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 바람직한 실시예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 마스크칩과 프레임의 연결체(10)를 나타내는 개략 사시도이다. 도 2는 도 1의 A-A' 개략 측단면도이다. 도 3은 본 발명의 일 실시예에 따른 마스크칩과 프레임의 연결체(10)를 나타내는 개략 평면도이다. 도 4는 본 발명의 일 실시예에 따른 마스크칩(20)을 나타내는 개략 평면도 및 B-B' 개략 측단면도이다. 도 5는 본 발명의 일 실시예에 따른 프레임(30)을 나타내는 개략 평면도이다.
최근에 VR(virtual reality) 기기에 적용되는 마이크로 디스플레이(micro display)는 대면적의 기판이 아닌, 반도체 웨이퍼, 실리콘 웨이퍼와 같은 대상 기판(900)[도 14 참조]에 대하여 화소 증착 공정을 수행할 수 있다. 마이크로 디스플레이는 화면이 사용자의 눈 앞에 바로 위치하게 되므로, 대면적의 크기보다는 약 1 ~ 2인치 크기 정도로 작은 화면을 가지게 된다. 이에 더하여, 사용자의 눈 앞에 가까이 위치하기 때문에 해상도는 더욱 높게 구현될 필요가 있다.
따라서, 본 발명은 일변의 길이가 1,000m를 넘는 대면적의 대상 기판에 대한 화소 형성 공정에서 사용하기 보다는, 200mm, 300mm, 450mm 급의 반도체 웨이퍼 대상 기판(900) 상에서 화소 형성 공정을 진행하되 초고화질로서 화소를 형성할 수 있는 마스크칩과 프레임의 연결체(10) 및 그 제조 방법을 제공하는 것을 목적으로 한다.
예를 들어, 현재 QHD 화질의 경우는 500~600 PPI(pixel per inch)로 화소의 크기가 약 30~50㎛에 이르며, 4K UHD, 8K UHD 고화질의 경우는 이보다 높은 ~860 PPI, ~1600 PPI 등의 해상도를 가지게 된다. VR 기기에 직접 적용되는 마이크로 디스플레이, 또는 VR 기기에 끼워서 사용되는 마이크로 디스플레이는 약 2,000 PPI 이상급의 초고화질을 목표로 하고 있고, 화소의 크기는 약 5~10㎛ 정도에 이르게 된다. 반도체 웨이퍼, 실리콘 웨이퍼의 경우, 반도체 공정에서 개발된 기술을 활용하여 유리기판에 비해 미세하고 정밀한 공정이 가능하므로 고해상도 마이크로 디스플레이의 기판으로 채용될 수 있다. 본 발명은 이러한 반도체 웨이퍼 상에 화소를 형성할 수 있는 마스크칩과 프레임의 연결체(10)인 것을 특징으로 한다.
도 1 내지 도 5를 참조하면, 본 발명은 반도체 웨이퍼를 대상 기판(900)[도 14 참조]으로 하여 화소 증착 공정을 수행하기 위해, 마스크칩과 프레임의 연결체(10)의 전체적인 형상이 반도체 웨이퍼(또는, 실리콘 웨이퍼)에 대응하는 형상을 가지는 것을 특징으로 한다. 마스크칩과 프레임의 연결체(10)의 전체적인 형상이 반도체 웨이퍼에 대응한다는 의미는, 적어도 프레임(30)이 반도체 웨이퍼와 동일한 크기 및 형상을 가지거나, 반도체 웨이퍼와 크기 및 형상은 상이하지만 적어도 동축을 이루고 마스크 패턴(P)이 반도체 웨이퍼의 형상 내에 배치되는 상태까지 포함하는 것임을 밝혀둔다. 또한, 프레임(30) 상에 연결되는 복수의 마스크칩(20)들이 적어도 반도체 웨이퍼의 형상 내에 배치되는 상태까지 포함하는 것임을 밝혀둔다.
마스크칩과 프레임의 연결체(10)는 마스크칩(20) 및 프레임(30)을 포함할 수 있다. 프레임(30)의 일면 상에 마스크칩(20)이 부착될 수 있다. 프레임(30)은 마스크칩(20)을 지지하는 역할을 할 수 있다.
도 1 내지 도 4를 참조하면, 마스크칩(20)은 마스크부(21), 지지부(25)를 포함할 수 있다. 마스크칩(20)은 마스크부(21)와 지지부(25)가 연결된 상태로 제공될 수 있다. 마스크칩(20)은 개별로 이동할 수 있고, 개별로 프레임(30)에 연결할 수 있다.
마스크부(21)는 복수의 마스크 패턴(P)이 형성된 셀부(C) 및 더미부(DM)를 포함할 수 있다. 마스크 패턴(P)은 디스플레이의 RGB 화소를 형성하는 유기물(600)[도 14 참조]의 증착 통로로 제공될 수 있다. 마스크 패턴(P)들이 군집을 이루어 셀부(C)로 제공될 수 있다. 하나의 셀부(C)는 AR/VR 장치, 스마트폰 등의 디스플레이 하나에 대응할 수 있다. 또는, 셀부(C)는 복수의 디스플레이에 대응하는 영역일 수도 있다. 마스크부(21)에는 하나의 셀부(C)가 형성될 수 있다. 또는, 마스크부(21)에는 두개 이상의 셀부(C)가 형성될 수도 있다.
더미부(DM)는 셀부(C)를 제외한, 셀부(C) 외측 주변의 마스크 막에 대응하고, 마스크 막만을 포함하거나 마스크 패턴(P)과 유사한 형태의 소정의 더미 패턴이 형성될 수도 있다. 더미부(DM)는 마스크부(21)의 테두리에 대응하여 더미부(DM)의 일부 또는 전부가 지지부(25)에 연결될 수 있다.
마스크 패턴(P)은 대략 테이퍼 형상을 가질 수 있고, 패턴 폭은 수 내지 십수㎛의 크기, 바람직하게는 약 5~10㎛의 크기(2,000 PPI 이상의 해상도)로 형성될 수 있다.
마스크부(21)는 인바(invar) 또는 슈퍼 인바(super invar) 재질을 포함하는 것이 바람직하다. 또는, 마스크부(21)는 니켈(Ni), 코발트(Co), 티타늄(Ti), 크롬(Cr), 텅스텐(W), 몰리브덴(Mo) 등의 전주 도금이 가능하고 지지부(25)의 실리콘 성분과 실리사이드를 형성할 수 있는 금속 재질을 포함할 수도 있다. 또는, 마스크부(21)는 3원계 이상의 Co를 포함한 슈퍼 인바(super invar) 재질을 포함할 수도 있다. 각각의 마스크부(21)는 반도체 웨이퍼보다 작은 크기로서, 마스크부(21)의 대각선 크기는 수 mm 내지 수백 mm, 바람직하게는 1인치 내지 10인치일 수 있다.
지지부(25)는 마스크부(21)를 지지할 수 있다. 지지부(25)는 마스크부(21)가 평평하고 팽팽한 상태로 마스크부(21)의 더미부(DM)에 일부 또는 전부가 연결될 수 있다. 지지부(25)는 중공 영역(R)이 형성된 틀 형태로 제공될 수 있다. 일 예로, 사각 틀 형태로 제공될 수 있고, 틀 상부에 마스크부(21)가 연결될 수 있다. 다만, 지지부(25)는 다각형 틀 형태, 원형 틀 형태 등으로 제공될 수도 있다. 이 경우, 후술할 셀 영역(CR)도 지지부(25)에 대응하는 형상일 수 있다. 마스크부(21)의 셀부(C)는 중공 영역(R)에 의해 노출된 상태일 수 있다.
지지부(25)는 실리콘 재질인 것이 바람직하고, 더 바람직하게는 지지부(25)는 실리콘 웨이퍼로부터 형성된 것으로서 실리콘 재질일 수 있다. 마스크부(21)가 상부에 연결될 수 있도록, 지지부(25)는 마스크부(21)와 동일하거나, 적어도 큰 형상일 수 있다.
연결부(40)를 개재하여 지지부(25) 상에 마스크부(21)가 연결될 수 있다.
연결부(40)는 도금 기판(25') 상에 마스크 도금막(21)[또는, 마스크부(21)]가 형성된 적층체의 상태에서 열처리(H)[도 8 참조]를 통해 형성될 수 있다. 연결부(40)는 마스크부(21)의 성분과 지지부(25)[또는, 도금 기판(25')]의 성분이 합쳐진 금속간 화합물(intermetallic compound)로서 제공될 수 있다. 연결부(40)는 마스크부(21)의 Fe, Ni 성분과 지지부(25)[또는, 도금 기판(25')]의 Si 성분이 합쳐짐에 따라, Ni 및 Si를 포함하거나, Fe, Ni 및 Si을 포함하거나, 또는, Fe, Ni을 포함하는 실리사이드로 제공될 수 있다.
지지부(25)의 두께는 마스크부(21)의 두께보다 두꺼울 수 있다. 2,000 PPI(pixel per inch)보다 높은 마스크 패턴(P)의 해상도를 구현하기 위해, 마스크부(21)의 두께는 약 2㎛ 내지 12㎛ 정도로 형성될 수 있다. 마스크부(21)의 두께가 이보다 두꺼우면 전체적으로 테이퍼 형상을 가지는 마스크 패턴(P)들의 폭 또는 마스크 패턴(P)의 간격을 상기 해상도에 맞게 형성하기 어려워질 수 있다. 또한, 실질적으로 전주도금으로 두꺼운 시트를 제조하는 공정이 어려울 수 있다. 반대로, 두께가 너무 얇아지면 두께 균일성을 가지도록 제조가 어려울 수 있다. 지지부(25)는 마스크칩(20)의 전체 강성을 담당하기 때문에 mm 스케일로 형성될 수 있다. 일 예로, 실리콘 웨이퍼의 두께에 대응하는 0.8mm 두께 정도로 제공될 수 있지만, 이에 제한되지는 않는다.
도 1 내지 도 3 및 도 5를 참조하면, 프레임(30)은 테두리 프레임부(31), 그리드 프레임부(33, 35)를 포함할 수 있다. 그리드 프레임부(33, 35)는 제1 그리드 프레임부(33)와 제2 그리드 프레임부(35)를 포함할 수 있다. 테두리 프레임부(31), 제1, 2 그리드 프레임부(33, 35)는 명칭과 부호를 달리 기재하였지만, 테두리 프레임부(31), 제1, 2 그리드 프레임부(33, 35)는 분리된 영역이 아니며, 동일한 재질을 가지며 일체로 연결되는 구성이다. 다시 말해, 테두리 프레임부(31), 제1, 2 그리드 프레임부(33, 35)는 후술하는 바와 같이 실리콘 웨이퍼를 식각하는 공정에서 동시에 형성되는 프레임(30)의 각 부분이다. 이하의 설명에서 테두리 프레임부(31), 제1, 2 그리드 프레임부(33, 35)는 프레임(30)과 혼용되어 사용될 수 있다.
프레임(30)은 실리콘 재질인 것이 바람직하고, 더 바람직하게는 프레임(30)은 실리콘 웨이퍼로부터 형성된 것으로서 실리콘 재질일 수 있다. 프레임(30)은 대상 기판(900)[도 14 참조]인 원형의 반도체 웨이퍼에 대응하도록 테두리가 원형 형상일 수 있다.
테두리 프레임부(31)는 반도체 웨이퍼에 대응하는 형상으로 프레임(30)의 외곽 형상을 정의할 수 있다. 테두리 프레임부(31)는 원형 링 형상일 수 있다.
복수의 제1 그리드 프레임부(33)는 제1 방향으로 연장 형성되고 양단이 테두리 프레임부(31)에 연결될 수 있다. 그리고, 복수의 제2 그리드 프레임부(35)는 제1 방향에 수직인 제2 방향으로 연장 형성되어 제1 그리드 프레임부(33)와 교차되고 양단이 테두리 프레임부(31)에 연결될 수 있다. 제1 그리드 프레임부(33)들은 각각 상호 간격을 이루며 평행하게 배치되고, 제2 그리드 프레임부(35)들은 각각 상호 간격을 이루며 평행하게 배치된다. 그리고, 제1, 2 그리드 프레임부(33, 35)가 상호 교차되므로, 교차된 부분에 매트릭스 형태로 빈 공간(CR)[또는, 개구부(OR)]이 나타날 수 있다. 테두리 프레임부(31), 제1, 2 그리드 프레임부(33, 35)에 의해 구획된 이 빈 공간(CR)[또는, 개구부(OR)]은 마스크칩(20)의 셀부(C)가 배치되는 공간으로 셀 영역(CR)이라고 지칭한다. 다른 관점으로, 셀 영역(CR)에 대향하는 마스크부(21) 상에는 복수의 마스크 패턴(P)이 형성될 수 있다.
한편, 셀 영역(CR)은 사각형 형상으로서, 프레임(30) 상에 셀 영역(CR)만 형성된 경우에는 셀 영역(CR)과 원형 형상인 테두리 프레임부(31)의 각 영역에서 스트레스 레벨이 불균일한 문제가 발생할 수 있다. 또한, 셀 영역(CR)만 형성된 경우에는 테두리 프레임부(31)에는 별도로 관통된 개구가 없으므로, 테두리 프레임부(31)가 스트레스에 대해 변형이 덜 발생하고, 셀 영역(CR)[또는, 제1, 2 그리드 프레임부(33, 35)]는 같은 스트레스에 대해서도 변형이 크게 나타날 수 밖에 없다. 마스크칩과 프레임의 연결체(10)는 초고화질의 OLED 화소를 구성할 수 있도록 셀 영역(CR)[또는, 제1, 2 그리드 프레임부(33, 35)]은 테두리의 명확한 위치를 가지고 그 위치가 변하지 않아야 한다. 따라서, 셀 영역(CR)[또는, 제1, 2 그리드 프레임부(33, 35)]과 테두리 프레임부(31)에 작용하는 스트레스 레벨을 균일하게 맞출 필요가 있다.
이에 따라, 프레임(30)에는 복수의 더미셀 영역(DCR)이 형성될 수 있다. 더미셀 영역(DCR)은 셀 영역(CR)의 제1 방향(x축 방향) 및 제1 방향에 수직하는 제2 방향(y축 방향)으로 소정 간격을 두고 배치될 수 있다. 더미셀 영역(DCR)과 셀 영역(CR)의 소정 간격은, 셀 영역(CR)과 셀 영역(CR) 사이의 소정 간격에 대응할 수 있다. 더미셀 영역(DCR)과 셀 영역(CR) 사이에도 제1, 2 그리드 프레임부(33, 35)가 배치될 수 있다.
복수의 마스크칩(20)은 프레임(30) 상에 연결될 수 있다. 지지부(25)의 하부가 제1 그리드 프레임부(33), 제2 그리드 프레임부(35) 중 적어도 어느 하나의 상부에 연결될 수 있다. 그리하여, 마스크칩과 프레임의 연결체(10)는 복수의 마스크부(21)[또는, 복수의 셀부(C)]를 포함할 수 있다. 복수의 마스크부(21)는 제1 방향(x축 방향) 및 제1 방향에 수직하는 제2 방향(y축 방향)으로 상호 소정의 간격을 두고 배치될 수 있다. 도 1에서는 21개의 마스크부(21)가 제1, 2 방향을 따라 배치된 것이 도시되나, 이에 제한되지는 않는다.
프레임(30)의 두께는 마스크칩(20)의 두께와 동일하거나 더 두꺼울 수 있다. 프레임(30)은 마스크칩과 프레임의 연결체(10)의 전체 강성을 담당하기 때문에 mm 스케일로 형성될 수 있다. 일 예로, 실리콘 웨이퍼의 두께에 대응하는 0.8mm 두께 정도로 제공될 수 있지만, 이에 제한되지는 않는다.
도 6 내지 도 12는 본 발명의 일 실시예에 따른 마스크칩과 프레임의 연결체의 제조 과정을 나타내는 개략도이다.
도 6을 참조하면, 도금 기판(25')을 준비한다. 도금 기판(25')은 실리콘 웨이퍼(25')로 제공될 수 있다. 도금 기판(25')은 면 형상으로 제공되며, 이후의 공정에서 식각 후 중공 영역(R)이 형성된 틀 형태의 지지부(25)로 제공될 수 있다. 전주 도금(electroforming)을 수행할 수 있도록, 도금 기판(25')은 전도성 재질일 수 있다. 전도성을 가지면서 동시에 낮은 저항을 가지도록, 도금 기판(25')에 1019 cm-3 이상의 고농도 도핑이 수행될 수 있다. 도핑은 도금 기판(25')의 전체에 수행될 수도 있으며, 도금 기판(25')의 표면 부분에만 수행될 수도 있다. 일 실시예에 따르면, 도금 기판(25')[이후, 지지부(25)] 의 표면 저항은 5 X 10-4 ~ 1 X 10-2 ohm·cm일 수 있다. 도금 기판(25')은 전주 도금에서 음극체(cathode) 전극으로 사용될 수 있다.
표면에 메탈 옥사이드를 가지는 메탈, 결정립계(grain boundary)를 가지는 다결정 실리콘과 다르게, 도핑된 단결정 실리콘 웨이퍼(25')의 경우는 결함이 없기 때문에, 전주 도금 시에 표면 전부에서 균일한 전기장 형성으로 인한 균일한 마스크 도금막[또는, 마스크부(21)]이 생성될 수 있는 이점이 있다. 균일한 마스크 도금막을 통해 제조하는 마스크부(21)는 OLED 화소의 화질 수준을 더욱 개선할 수 있다. 그리고, 결함을 제거, 해소하는 추가 공정이 수행될 필요가 없으므로, 공정비용이 감축되고, 생산성이 향상되는 이점이 있다.
다음으로, 도금 기판(25')의 일면 상에 패턴화된 절연부(M1)를 형성할 수 있다. 절연부(M1)는 도금 기판(25')의 일면 상에 돌출되도록(양각으로) 형성한 부분으로서, 마스크 도금막[또는, 마스크부(21)]의 생성을 방지하도록, 절연 특성을 가질 수 있다. 이에 따라, 절연부(M1)는 포토레지스트, 실리콘 산화물, 실리콘 질화물 중 어느 하나의 재질로 형성될 수 있다. 절연부(M1)는 도금 기판(25') 상에 증착 등의 방법으로 실리콘 산화물, 실리콘 질화물을 형성하여 구성할 수 있고, 도금 기판(25')을 베이스로 하여 산화(Thermal Oxidation), 열 질화(Thermal Nitiridation) 방법을 사용하여 형성할 수도 있다. 프린팅 법 등을 이용하여 포토레지스트를 형성할 수도 있다. 절연부(M1)는 생성할 마스크 도금막보다는 두껍게 형성하는 것이 바람직하다.
절연부(M1) 외에 도금 기판(25')의 일면 상에 패턴화된 절연부(MC)[또는, 칩 절연부(MC)]를 더 형성할 수 있다. 절연부(M1)는 셀부(C)에 대응하는 영역에 형성되고, 칩 절연부(MC)는 각 마스크부(21)의 테두리에 대응하는 영역에 형성될 수 있다. 즉, 칩 절연부(MC)는 도금으로 형성될 마스크부(21)와 이웃하는 마스크부(21)의 사이 영역에 형성될 수 있다. 칩 절연부(MC)와 절연부(M1)는 동일 공정에서 같이 형성될 수 있다.
다음으로, 도금 기판(25') 상에 전주도금을 수행하여 마스크 도금막[또는, 복수의 마스크부(21)]를 형성할 수 있다. 도금 기판(25')을 음극체로서 사용하고, 이에 대향하는 양극체(미도시)를 준비한다. 양극체(미도시)는 도금액(미도시)에 침지되어 있고, 도금 기판(25')은 전부 또는 일부가 도금액(미도시)에 침지되어 있을 수 있다. 절연부(M1)가 절연 특성을 가지므로, 절연부(M1)에 대응하는 부분에서는 도금 기판(25')도금막이 형성되지 않기 때문에 마스크부(21)의 셀부(C)를 구성할 수 있다. 마스크 패턴(P)[또는, 절연부(M1)]는 셀부(C)에 대응하는 영역에 형성될 수 있다.
또한, 칩 절연부(MC)가 절연 특성을 가지므로, 절연부(MC)에 대응하는 부분에서는 도금막이 형성되지 않기 때문에 복수의 마스크부(21)로 구획된 마스크 도금막을 형성할 수 있다.
한편, 마스크 도금막[또는, 복수의 마스크부(21)]가 도금 기판(25')의 실리콘 재질과 유사한 열팽창 계수(Coefficient of Thermal Expansion, CTE)를 가지도록 조성을 제어할 수 있다. 마스크칩(20)[도 10 참조]에서 지지부(25)는 실리콘 재질로 마스크부(21)를 지지하는 역할을 하며, 마스크부(21)는 지지부(25)와 열팽창 계수가 유사해야 마스크부(21)가 지지부(25) 상에서 처짐이 발생하지 않게 된다. 또한, 지지부(25) 상에서 셀부(C)의 테두리의 정렬 오차를 최소화 할 수 있게 된다.
이를 고려하여, 실리콘 재질의 지지부(25)와 후술할 열처리(H) 후 마스크부(21)의 열팽창 계수가 약 (3.5±1) X 10-6 /℃이 될 수 있도록 마스크부(21)의 조성을 제어할 수 있다. 인바 재질의 마스크부(21)라 하더라도 Fe, Ni의 조성 비율을 다르게 전주 도금하여 실리콘 재질의 지지부(25)와 열팽창 계수를 가장 동일한 정도로 제어할 수 있다. 또는, 공정 온도 조건에 따라 마스크부(21)가 지지부(25) 상에서 팽팽하게 연결될 수 있도록, 마스크부(21)의 열팽창 계수가 지지부(25)보다 작거나 크게 제어할 수도 있다.
또한, 마스크부(21)가 도금 기판(25')의 실리콘 재질과 유사한 열팽창 계수를 가지도록 마스크부(21)가 두개 이상의 도금층의 적층체로 구성되도록 할 수 있다. 이때, 제1 마스크층은 도금 기판(25')과 실리사이드(silicide)를 형성할 수 있는 금속 재질로 형성될 수 있다. 제1 마스크층은 전주도금으로 생성되었을때 도금 기판(25')과 접착력이 높은 Ni, Co, Ti, Cr, W, Mo 등의 재질로 형성될 수 있다. 제2 마스크층은 전주도금으로 생성되었을때 열팽창 계수가 작은 인바, 수퍼 인바 등의 재질로 형성될 수 있다. 제1, 2 마스크층은 각각 다른 열팽창 계수를 가지므로, 제1, 2 마스크층의 두께 비율을 조절하여 마스크부(21)의 열팽창 계수를 제어할 수 있다. 제1, 2 마스크층의 두께 비중은 전주 도금 시간을 조절하는 것으로 제어할 수 있다.
한편, 도 7을 참조하면, 마스크 도금막[또는, 복수의 마스크부(21)]는 도금 기판(25')의 상부면 상에만 형성되도록 전주 도금을 수행하지 않고, 상부면 및 측면 상에 도금되도록 전주 도금을 수행할 수도 있다. 후술할 열처리(H)를 수행하는 경우, 도금 기판(25')의 상부면에만 마스크 도금막[또는, 복수의 마스크부(21)]이 형성되면 열처리(H) 과정에서 마스크 도금막[또는, 복수의 마스크부(21)]의 테두리 부분이 박리될 위험이 있기 때문에, 추가로 도금 기판(25')의 측면에도 마스크 도금막(22)을 형성할 수 있다. 따라서, 측면의 마스크 도금막(22)이 도금 기판(25') 측면에서 도금 기판(25')과의 부착력을 보강함에 따라, 열처리(H) 과정에서 전체 마스크 도금막[또는, 복수의 마스크부(21)]이 박리되지 않고, 도금 기판(25') 에 잘 고정부착될 수 있도록 하는 이점이 있다. 측면의 마스크 도금막(22) 부분은 나중에 식각이나 레이저 커팅으로 제거할 수도 있다.
또한, 후술할 열처리(H)를 수행하는 경우, 전주도금으로 생성된 마스크 도금막[또는, 복수의 마스크부(21)]이 도금 기판(25')에서 박리되지 않고 잘 접착되어 있을 필요가 있다. 이를 위해, 도 7의 상부면 및 측면 상에 도금하는 것 외에도 다른 방안을 고려할 수 있다.
일 방안으로, 먼저, 전주도금이 수행되는 도금 기판(25')의 native oxide를 제어할 수 있다. 실리콘 웨이퍼 재질의 도금 기판(25')의 표면 상에는 산화물이 형성되어 있을 수 있다. 이러한 산화물이 있는 표면에서는 균일한 전기장이 생기지 않아 마스크 도금막[또는, 복수의 마스크부(21)]이 균일하게 생성되지 않을 수 있고, 생성된 마스크 도금막[또는, 복수의 마스크부(21)]과 도금 기판(25')의 접착력이 낮은 상태일 수 있다. 따라서, native oxide를 제거하는 공정을 수행한 후 전주도금 공정을 수행하는 것이 바람직하다.
다른 방안으로, 마스크 도금막[또는, 복수의 마스크부(21)]과 도금 기판(25')의 사이에서 접착을 매개하는 다른 막을 더 형성할 수 있다. 후술할 배리어막 외에 막의 양면에 접착력을 제공하는 막 또는 막의 조합을 사용할 수 있다.
또 다른 방안으로, 전주도금 전에 도금 기판(25')의 표면을 전처리 할 수 있다. 물리적인 처리 또는 화학적인 처리를 통해 전주도금 공정에서 생성되는 마스크 도금막[또는, 복수의 마스크부(21)]이 도금 기판(25') 상에 보다 강한 접착력을 가지며 생성되도록 할 수 있다. 이 외에, 전주도금 공정에서 도금 방법을 제어하여 마스크 도금막[또는, 복수의 마스크부(21)]이 도금 기판(25') 상에 강한 접착력을 가지며 생성되도록 할 수 있다.
다음으로, 도 8을 참조하면, 마스크 도금막[또는, 복수의 마스크부(21)] 및 도금 기판(25')을 열처리(H) 할 수 있다. 열처리는 300℃ 내지 800℃의 온도로 수행할 수 있다.
일반적으로 압연으로 생성한 인바 박판에 비해, 전주 도금으로 생성한 인바 박판이 열팽창 계수가 높다. 그리하여 인바 박판에 열처리를 수행함으로써 열팽창 계수를 낮출 수 있는데, 이 열처리 과정에서 인바 박판에 약간의 변형이 생길 수 있다. 별도로 분리되어 존재하는 마스크부(21)[또는, 마스크칩(20)]에 대해서만 열처리를 수행한다면 마스크 패턴(P)에 일부 변형이 생길 수도 있다. 따라서, 마스크 도금막[또는, 복수의 마스크부(21)]과 도금 기판(25')이 접착된 상태에서 열처리를 수행하면, 도금 기판(25')의 절연부(M1)가 차지하는 공간 부분에 형성된 마스크 패턴(P)의 형태가 열처리로 인한 미세한 변형을 방지할 수 있는 이점이 있다.
또한, 전주 도금으로 생성된 인바 박판과 실리콘 웨이퍼는 열팽창 계수가 약 3~4ppi로 거의 동일한 정도이다. 따라서, 열처리(H)를 수행하더라도 마스크 도금막[또는, 복수의 마스크부(21)]과 도금 기판(25')은 열팽창정도가 동일하므로 서로 열팽창에 의한 어긋남이 발생하지 않고, 마스크 패턴(P)의 미세 변형이 방지될 수 있게 된다.
또한, 본 발명은 열처리(H)로 인해 마스크 도금막[또는, 복수의 마스크부(21)]과 도금 기판(25')이 부착되는 것을 특징으로 한다. 열처리(H) 과정에서 마스크 도금막[또는, 복수의 마스크부(21)]과 도금 기판(25') 사이에 연결부(40)가 형성될 수 있다. 연결부(40)는 마스크 도금막[또는, 복수의 마스크부(21)]의 성분과 도금 기판(25')의 성분이 합쳐진 금속간 화합물(intermetallic compound)로서 제공될 수 있다. 연결부(40)는 마스크부(21)의 Fe, Ni 등의 성분과 도금 기판(25')의 Si 성분이 합쳐짐에 따라, Ni 및 Si를 포함하거나, Fe, Ni 및 Si을 포함하거나, 또는, Fe, Ni 등을 포함하는 실리사이드로 제공될 수 있다. 금속간 화합물의 결합력에 의해 마스크 도금막[또는, 복수의 마스크부(21)]과 도금 기판(25')은 연결부(40)를 개재하여 상호 부착될 수 있다.
일 실시예에 따르면, 실리사이드로 제공되는 연결부(40)의 형성조건으로 아래의 전주도금 전처리/전주도금 조건이 필요하다. 첫번째로, 1019 cm-3 이상의 고농도 도핑이 수행되어 표면 저항이 약 5 X 10-4 ~ 1 X 10-2 ohm·cm인 도금 기판(25') 상에서 마스크 도금막[또는, 복수의 마스크부(21)]이 전주도금될 수 있다. 두번째로, 마스크 도금막[또는, 복수의 마스크부(21)]의 전주도금 전에 실리콘 웨이퍼 재질의 도금 기판(25')의 표면을 HF 처리하여 SiO가 조절된 Si 표면을 형성할 수 있다. 세번째로, 초기에 Ni-rich한 Fe-Ni을 형성하여 Ni 함량이 35~45%이 되도록 조성을 조절하여 Ni-silicide를 촉진할 수 있다. 또는, Fe-Ni 성분의 마스크 도금막[또는, 복수의 마스크부(21)]의 전주도금 전에, Ni, Co, Ti, Cr, W, Mo 등의 제1 마스크층을 글루층(glue layer)으로서 추가하여 실리사이드의 형성을 촉진할 수 있다.
또한, 일 실시예에 따르면, 열처리(H)는 300℃ 내지 800℃의 온도로 수행하나, 열처리(H) 공정을 여러 단계로 진행할 수 있다. 2-step 열처리로서, 저온 영역(약 250 ~ 350℃)에서 Ni2Si를 형성하여 마스크 도금막[또는, 복수의 마스크부(21)]을 도금 기판(25') 상에 접착한 후, 고온 영역(약 450 ~ 650℃)로 서서히 올려 열처리를 수행할 수 있다. 전주도금으로 형성된 인바 마스크의 경우, 미세결정(microcrystal) 및/또는 비정질(amorphous) 구조를 가지고 있기 때문에 열처리시 온도를 급격히 올리게 되면 부피 수축에 의해 인바 마스크가 실리콘 웨이퍼 지지부에서 탈착 또는 분리될 수 있다. 따라서, 저온에서 인바 마스크를 실리콘 웨이퍼 지지부에 접착 후, 서서히 고온으로 올려 열처리를 진행하는 것이 바람직하다.
또한, 일 실시예에 따르면, 열처리(H) 시 환원성 분위기를 유지해야 한다. 환원성 분위기는 H2, Ar, N2 분위기로 형성할 수 있고, 바람직하게는 Dry N2 가스를 사용하여 인바 마스크가 산화되는 것을 방지할 수 있다. 인바 마스크의 산화 방지를 위해서는 O2 농도가 100ppm보다 작게 관리할 필요가 있다. 또는 < 10-2 torr의 진공 분위기를 형성할 수 있다. 시간은 30분 내지 2시간 진행할 수 있다.
실리콘 웨이퍼 재질의 도금 기판(25') 상에 전주도금된 마스크 도금막[또는, 복수의 마스크부(21)]의 Ni, Fe-Ni 계면에서 Ni 실리사이드, (Ni, Fe)Si 실리사이드 등의 연결부(40)(adhesive layer)가 형성됨에 따라, 마스크 도금막[또는, 복수의 마스크부(21)]과 도금 기판(25')은 연결부(40)를 개재하여 상호 부착될 수 있다.
한편, 열처리(H)시 Ni, Fe-Ni과 Si의 반응 제어를 위해 마스크 도금막[또는, 복수의 마스크부(21)]을 도금 기판(25') 상에서 전주 도금하기 전에, 도금 기판(25') 상에 배리어막(미도시)를 형성할 수 있다. 배리어막은 마스크 도금막[또는, 복수의 마스크부(21)] 마스크 도금막[또는, 복수의 마스크부(21)]의 성분[일 예로, Ni, Fe-Ni]이 실리콘 재질의 도금 기판(25')으로 제어되지 않고 침투하는 것을 막을 수 있다. 동시에, 표면에서 전주 도금이 수행될 수 있도록 배리어막은 전도성을 가지는 것이 바람직하다. 이를 고려하여 배리어막은 질화티탄(TiN), 티타늄/질화티탄(Ti/TiN), 텅스텐카바이드(WC), 티타늄텅스텐(WTi), 그래핀(graphene) 등의 재질을 포함할 수 있다. 배리어막 증착 등의 박막 형성 공정을 제한없이 사용할 수 있다. 배리어막은 Fe, Ni와 Si의 반응을 제어하여 균일한 실리사이드가 형성되도록 할 수 있고, 적절한 부착력으로 마스크 도금막[또는, 복수의 마스크부(21)]과 연결부(40)가 부착되도록 할 수 있다. 이 외에, 배리어막은 마스크 도금막[또는, 복수의 마스크부(21)]을 도금 기판(25') 상에 전주도금한 상태에서 마스크 도금막[또는, 복수의 마스크부(21)]이 도금 기판(25') 도금 기판(25')과 분리되지 않도록 소정의 접착력 또는 부착력을 제공할 수 있는 막 또는 막의 조합으로 구성될 수도 있다.
온도, 시간을 조절하여 연결부(40)의 두께(실리사이드 두께)를 10~300nm까지 제어하여 마스크 도금막[또는, 복수의 마스크부(21)]과 도금 기판(25')의 부착을 형성할 수 있다.
또 한편, 본 발명은 열처리(H) 시 마스크 도금막[또는, 복수의 마스크부(21)] 및 도금 기판(25')과 반응을 하는 금속부(미도시)가 마스크 도금막[또는, 복수의 마스크부(21)]과 도금 기판(25') 사이에 개재될 수 있다. 일 예로, Ni, Co, Cu, Au, Sn, Zn, Ti, Cr, W, Mo 등의 금속부가 마스크 도금막[또는, 복수의 마스크부(21)]과 도금 기판(25') 사이에 개재될 수 있다. 이 금속부는 마스크칩(20)에서 마스크부(21)와 지지부(25)가 실질적으로 부착되는 부분에만 개재될 수도 있다. 열처리(H)시 Fe, Ni와 Si 뿐만 아니라 위 금속부의 재료가 더 포함되어 연결부(40)를 구성할 수 있다. 즉, 연결부(40)는 마스크 도금막[또는, 복수의 마스크부(21)], 도금 기판(25') 및 금속부의 성분이 합쳐진 금속간 화합물(intermetallic compound)로서 제공될 수 있다.
다음으로, 도 8을 참조하면, 도금 기판(25')을 식각(EC)할 수 있다. 식각(EC)은 마스크 도금막[또는, 복수의 마스크부(21)]이 부착된 도금 기판(25')의 제1 면(상면)의 반대면인 제2 면(하면) 상에서 수행될 수 있다. 식각(EC)은 도금 기판(25')에서 마스크부(21)의 셀부(C)에 대응하는 부분에 대해서 수행할 수 있다. 또한, 식각(EC)은 마스크부(21)의 더미부(DM) 외측, 즉, 마스크부(21)와 이웃하는 마스크부(21) 사이에 대해서 수행할 수 있다. 마스크부(21)의 더미부(DM)에 대응하는 일부 부분은 식각을 수행하지 않는다.
식각(EC)이 완료된 도금 기판(25')은 상호 이격되고 중공 영역(R)이 형성된 복수의 지지부(25)로 제공될 수 있다. 각각의 지지부(25)는 상부에 마스크부(21)를 지지하는 형태가 될 수 있다. 보다 구체적으로, 각각의 지지부(25)는 상부에 마스크부(21)의 테두리, 또는 마스크부(21)의 더미부(DM)의 적어도 일부를 지지하는 형태가 될 수 있다.
지지부(25)의 형태가 명확히 나타나도록 식각(EC)은 이방성 에칭 특성을 가지는 건식 식각 방법을 사용하는 것이 바람직하다. 도금 기판(25')의 재질이 실리콘 웨이퍼이기 때문에 기존의 반도체 관련 기술, MEMS(Micro Electro Mechanical Systems) 관련 기술을 활용하여 식각(EC)을 수행할 수 있는 이점이 있다.
내식각성을 부여하기 위해, 도금 기판(25')의 하부면 상에는 셀부(C) 및 마스크부(21) 사이 영역에 대응하는 부분을 제외한 나머지 부분에 절연부(M2)를 형성할 수 있다. 절연부(M2)는 프린팅 방법 등을 이용하여 포토레지스트를 형성한 것일 수 있고, 열 산화(Thermal Oxidation), 열 질화(Thermal Nitiridation) 등의 방법으로 하드 마스크 역할을 하는 실리콘 산화물, 실리콘 질화물을 형성한 것일 수도 있다. 한편, 식각에 대한 마스크 역할로서 금속을 사용할 수도 있다. 절연부(M2)에 의해 덮이지 않은 도금 기판(25')의 하부면에 노출된 부분을 식각(EC)할 수 있다.
한편, 식각(EC) 전에 마스크 도금막[또는, 복수의 마스크부(21)] 상에 보호부(PF)를 접착할 수 있다. 보호부(PF)는 도금 기판(25')과 접하는 마스크 도금막[또는, 복수의 마스크부(21)의 면과 반대면 상에 형성할 수 있다. 보호부(PF)는 식각(EC) 공정의 식각액에 대해 내식성을 가지는 보호 필름으로 제공될 수 있다. 또한, 보호부(PF)는 식각(EC)으로 복수의 지지부(25)가 상호 이격되며 형성되더라도, 지지부(25) 및 이에 지지되는 마스크부(21)의 정렬 상태가 흐트러지지 않도록 마스크부(21)를 접착하는 보호 필름으로서의 역할을 할 수 있다.
다음으로, 절연부(M2)를 제거하고, 세정 등의 후속 공정을 수행하여 복수의 마스크칩(20)의 제조를 완료할 수 있다. 도 10을 참조하면, 하나의 마스크칩(20)만을 추출할 수 있다. 보호부(PF)를 마스크칩(20) 단위로 커팅하면 개별적으로 마스크칩(20)을 사용할 수 있다.
다음으로, 도 11을 참조하면, 프레임(30)을 제공할 수 있다. 프레임(30)은 테두리 프레임부(31) 및 제1, 2 그리드 프레임부(33, 35)를 포함하는 형태로 제공할 수 있다. 실리콘 웨이퍼 재질의 프레임(30)에 대해서 식각, 가공 등을 수행하여 테두리 프레임부(31) 및 제1, 2 그리드 프레임부(33, 35)를 형성할 수 있다. 프레임(30)은 복수의 셀 영역(CR)과 더미셀 영역(DCR)을 포함할 수 있다.
이어서, 도 10의 마스크칩(20)을 프레임(30) 상으로 이동할 수 있다. 마스크칩(20)의 셀부(C)가 프레임(30)의 하나의 셀 영역(CR)에 대응하도록 이동할 수 있다. 마스크칩(20)의 지지부(25)를 제1, 2 그리드 프레임부(33, 35) 상에 배치할 수 있다. 셀 영역(CR)은 사각형 형상의 개구부(OR)로 제공되고, 지지부(25)의 테두리는 셀 영역(CR)보다 큰 사각형 형상으로 제공되므로, 지지부(25)는 셀 영역(CR)에 통과되지 않고, 제1, 2 그리드 프레임부(33, 35) 상에 올려질 수 있다.
이어서, 지지부(25)와 프레임(30)을 연결하는 본딩 공정(SB)을 수행할 수 있다. 일 예로, 실리콘 웨이퍼끼리의 본딩 공정(SB)으로서, 금속층, 유기층 등의 매개층을 이용하는 adhesive 본딩 공정을 사용할 수 있다. 다른 예로, 실리콘 웨이퍼의 표면을 친수화 한 후, 플라즈마/열을 인가하여 실리콘 웨이퍼끼리 직접 접촉시키는 다이렉트 본딩 공정을 사용할 수 있다. 이 외에도, 본딩 공정(SB)은 실리콘 웨이퍼 재질의 지지부(25)와 프레임(30)을 연결하는 공지의 공정을 제한없이 적용할 수 있다.
다음으로, 도 12를 참조하면, 나머지 셀 영역(CR) 상에도 마스크칩(20)을 위치시킨 후에 본딩 공정(SB)을 수행할 수 있다. 복수의 셀 영역(CR)에 대해 순차적으로 마스크칩(20)을 위치시킨 후 프레임(30)과 연결을 수행할 수 있고, 복수의 셀 영역(CR)에 대해 마스크칩(20)을 모두 위치시킨 후 프레임(30)과 연결을 한번에 수행할 수도 있다. 마스크칩(20)의 지지부(25)의 하부가 프레임(30) 상에 연결되어 각각의 마스크칩(20)들이 프레임(30)의 각각의 셀 영역(CR) 상에 배치될 수 있다. 하나의 제1, 2 그리드 프레임부(33, 35) 상에 2개의 이웃하는 마스크칩(20)들의 지지부(25)가 올려지게 되므로, 제1, 2 그리드 프레임부(33, 35)의 수평 방향으로의 폭은 지지부(25)의 수평 방향으로의 폭보다 넓게 형성되는 것이 바람직하다. 일 예로, 제1, 2 그리드 프레임부(33, 35)의 수평 방향으로의 폭은 약 0.8mm이고, 지지부(25)의 수평 방향으로의 폭은 약 0.3mm이고, 이웃하는 지지부(25) 사이는 약 0.2mm가 되도록 마스크칩(20)들이 셀 영역(CR) 상에 배치될 수 있다. 이에 따라, 마스크칩과 프레임의 연결체(10)의 제조를 완료할 수 있다. 마스크칩(20)의 셀부(C)는 지지부(25)의 중공 영역(R) 및 프레임(30)의 셀 영역(CR)과 연통되도록 하부가 개구된 영역으로 제공되어 OLED 화소 증착 공정에서 유기물 소스(600)의 이동 경로로 제공될 수 있다.
도 13은 본 발명의 다른 실시예에 따른 마스크칩과 프레임의 연결체를 나타내는 개략도이다.
한편, 도 11에서 프레임(30)에 테두리 프레임부(31), 제1, 2 그리드 프레임부(33, 35)를 형성하기 위한 식각 공정은 건식 식각이 아닌 습식 식각을 수행할 수도 있다. 습식 식각은 등방성 에칭 특성을 가지므로, 프레임(30)의 하면 상에서 절연부(미도시)에 대해 언더컷(undercut)을 발생시킬 수 있다. 또한 등방성 에칭 특성을 가지므로, 도 13에 도시된 것처럼 테두리 프레임부(31), 제1, 2 그리드 프레임부(33, 35)의 측면이 테이퍼(taper)지게 형성될 수 있다. 이 경우 테이퍼진 측면을 따라 유기물 소스(600)가 기울어진 각도로 이동할 수 있으므로, 프레임(30)에서 쉐도우 이펙트를 1차적으로 방지할 수 있는 이점이 있다. 이후, 마스크 패턴(P)의 테이퍼 형상에 따라 쉐도우 이펙트를 2차적으로 방지할 수 있다.
일 실시예에 따르면, Si 습식 식각을 위한 에천트(etchant) 프레임(30)을 담구어 식각을 수행할 수 있다. Si 에천트는 초순수에 KOH 또는 NaOH가 1~25% 포함된 용액을 선정할 수 있다. 또는 초순수에 TMAH가 1~25% 포함된 용액을 선정할 수 있다. 식각 공정이 수행되는 온도는 상온(room temperature) ~ 80℃일 수 있다.
또한, 실리콘 웨이퍼의 방위를 선택하여 Si 식각을 수행하면 이방성 식각이 가능하므로, 상술한 테두리 프레임부(31), 제1, 2 그리드 프레임부(33, 35)의 측면에 대한 테이퍼(taper) 경사각도 조절할 수 있다.
또 한편, 일 실시예에 따르면, Si 습식 식각에서 OH base의 식각액을 사용하는 경우에는, 일반적인 PR 재질의 절연부를 사용하기 어렵다. 따라서, OH base의 식각액을 사용할 경우, 절연부는 epoxy 계열의 PR이나 SiN, SiO 등 Nitride, Oxide 계열의 하드 마스크를 사용할 수 있다.
게다가, 습식 식각은 Si 프레임(30)의 결정 방향에 따라 식각률(etching rate)이 매우 달라질 수 있다. 예를 들어, (100), (110) 면은 습식 식각에 대해 식각률이 높은 반면, (111) 면은 식각률이 낮다. 이에 따라, 본 발명은 프레임(30)의 하부면에 노출된 부분을 식각하기 위해 습식 식각, 건식 식각을 번갈아 사용할 수 있다.
습식 식각은 저가, 고생산성의 특징을 가지지만 특정 면에서 식각률이 낮고, 건식 식각은 모든 면에서 식각률을 동일하게 나타내는 이점이 있으나, 고비용, 저생산성의 특징을 가지고 건식 식각으로만 식각을 진행하는 경우 식각 장비의 구동 한계를 넘어설 위험이 있다. 이에 따라, 먼저, 프레임(30)의 하부면에서 (100), (110) 면이 노출되면 습식 식각을 수행할 수 있다. 습식 식각 중에서 (111) 면이 노출되면 (111) 면을 건식 식각으로 제거한 뒤 다시 습식 식각을 진행할 수 있다.
도 14는 본 발명의 일 실시예에 따른 마스크칩과 프레임의 연결체(10)를 적용한 OLED 화소 증착 장치(200)를 나타내는 개략도이다.
도 14를 참조하면, OLED 화소 증착 장치(200)는, 마그넷(310)이 수용되고, 냉각수 라인(350)이 배설된 마그넷 플레이트(300)와, 마그넷 플레이트(300)의 하부로부터 유기물 소스(600)를 공급하는 증착 소스 공급부(500)를 포함한다.
마그넷 플레이트(300)와 소스 증착부(500) 사이에는 유기물 소스(600)가 증착되는 유리 등의 대상 기판(900)이 개재될 수 있다. 대상 기판(900)에는 유기물 소스(600)가 화소별로 증착되게 하는 마스크칩과 프레임의 연결체(10)가 밀착되거나 매우 근접하도록 배치될 수 있다. 마그넷(310)이 자기장을 발생시키고 자기장에 의한 인력으로 마스크칩과 프레임의 연결체(10)가 대상 기판(900)에 밀착될 수 있다.
증착 소스 공급부(500)는 좌우 경로를 왕복하며 유기물 소스(600)를 공급할 수 있고, 증착 소스 공급부(500)에서 공급되는 유기물 소스(600)들은 마스크칩과 프레임의 연결체(10)에 형성된 마스크 패턴(P)을 통과하여 대상 기판(900)의 일측에 증착될 수 있다. 마스크칩과 프레임의 연결체(10)의 마스크 패턴(P)을 통과한 증착된 유기물 소스(600)는 OLED의 화소(700)로서 작용할 수 있다.
마스크 패턴(P)은 측면이 경사지게 형성(테이퍼 형상으로 형성)되므로, 경사진 방향을 따라서 통과하는 유기물 소스(600)들에 의해 새도우 이펙트(Shadow Effect)에 의해 OLED 화소(700)의 증착이 불균일하게 되는 것을 방지할 수 있다.
도 15 내지 도 17은 본 발명의 일 실시예에 따른 마스크칩과 프레임의 연결체(10)에서 마스크칩(20)의 리페어(repair) 과정을 나타내는 개략도이다.
한편, 프레임(30)에 접착된 마스크칩(20)의 마스크부(21)에 이물질이 개재된다거나, 마스크 패턴(P)에 손상이 발생하는 등과 같은 결함이 발생한 경우 마스크부(21)를 교체할 필요가 있다. 또는, 마스크 패턴(P)의 일부 정렬이 명확하지 않게 마스크칩(20)이 프레임(30)에 연결된 경우에도 마스크칩(20) 또는 마스크부(21)만을 교체하여 정렬을 명확하게 할 필요가 있다.
도 15를 참조하면, 마스크칩(20'), 마스크부(21') 등에 결함이 발생하여 교체하고자 하는 마스크칩(20')이 연결된 마스크칩과 프레임의 연결체(10)를 준비한다. 마스크칩(20')을 프레임(30)으로부터 분리하기 위해 지지부(25')와 프레임(30)의 경계에 외부의 에너지를 인가(EF)할 수 있다. 외부 에너지의 인가(EF)는 워터젯(water-jet) 방법, 또는, 진동, 충격 등을 인가하는 기계적 충격(mechanical shock, mechanical lift) 방법, 또는 실리콘 웨이퍼 재질을 식각하는 방법 등을 사용할 수 있다. 이에 따라, 마스크칩(20')을 프레임(30)으로부터 분리할 수 있다.
다음으로, 도 16을 참조하면, 도 10과 같은, 교체하려는 마스크칩(20")을 프레임(30) 상으로 이동할 수 있다. 마스크칩(20")의 셀부(C)가 프레임(30)의 셀 영역(CR)에 대응하도록 이동할 수 있다.
다음으로, 도 17을 참조하면, 지지부(25")와 프레임(30)을 연결하는 본딩 공정(SB)을 수행할 수 있다. 본딩 공정(SB)은 도 11에서 상술한 방법을 사용할 수 있다. 이후, 마스크칩(20")의 보호부(PF)를 제거하면 마스크칩(20")의 리페어 과정이 완료될 수 있다.
위와 같이, 본 발명은 도금 기판(25') 상에서 마스크부(21)를 전주 도금을 통해 형성한 후, 마스크부(21)에 대해 별도의 물리적인 인장을 가하지 않은 상태로 도금 기판(25')을 가공하여 마스크부(21)와 지지부(25)를 포함하는 마스크칩(20)을 형성하므로, 마스크부(21)의 정렬이 틀어질 위험이 없다. 또한, 마스크칩(20) 단위로 프레임(30) 상에 연결하므로, 정렬도를 향상 시킬 수 있는 효과가 있다. 또한, 마스크칩(20)을 개별로 프레임(30) 상에 연결할 수 있으므로, 수율을 향상시킬 수 있으며, 리페어 시 마스크칩(20)을 하나씩 교체가 가능하므로 원가를 대폭 절감할 수 있는 효과가 있다.
본 발명은 상술한 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형과 변경이 가능하다. 그러한 변형예 및 변경예는 본 발명과 첨부된 특허청구범위의 범위 내에 속하는 것으로 보아야 한다.
10: 마스크칩과 프레임의 연결체
20: 마스크칩
21: 마스크부
25: 지지부
30: 프레임
31: 테두리 프레임부
33, 35: 제1, 2 그리드 프레임부
40: 연결부
200: OLED 화소 증착 장치
C: 셀부
CR: 셀 영역
DCR: 더미셀 영역
PF: 보호부
R: 중공 영역

Claims (18)

  1. 반도체 웨이퍼 상에 OLED 화소를 형성하는 공정에 사용되는 마스크칩과 프레임의 연결체로서,
    테두리 프레임부 및 그리드 프레임부를 포함하고, 복수의 셀 영역을 제공하는 프레임;
    상기 셀 영역 상에 연결되고, 마스크부 및 상기 마스크부를 지지하는 지지부를 포함하는 복수의 마스크칩;
    을 포함하고,
    상기 지지부가 상기 프레임 상에 연결되는, 마스크칩과 프레임의 연결체.
  2. 제1항에 있어서,
    상기 마스크부는 복수의 마스크 패턴을 포함하는 셀부; 및 상기 셀부 외측의 더미부를 포함하고,
    상기 지지부는 상기 더미부의 적어도 일부를 지지하는, 마스크칩과 프레임의 연결체.
  3. 제2항에 있어서,
    상기 그리드 프레임부는,
    제1 방향으로 연장 형성되고 양단이 상기 테두리 프레임부에 연결되는 복수의 제1 그리드 프레임부;
    상기 제1 방향에 수직인 제2 방향으로 연장 형성되어 상기 제1 그리드 프레임부와 교차되고, 양단이 상기 테두리 프레임부에 연결되는 복수의 제2 그리드 프레임부;
    를 포함하는, 마스크칩과 프레임의 연결체.
  4. 제3항에 있어서,
    상기 지지부의 하부가 상기 제1 그리드 프레임부, 제2 그리드 프레임의 적어도 어느 하나의 상부에 연결되는, 마스크칩과 프레임의 연결체.
  5. 제2항에 있어서,
    상기 프레임의 상기 셀 영역은 사각형 형상의 개구부로 제공되고,
    상기 마스크칩의 상기 지지부는 사각형 형상의 중공 영역이 형성되며,
    상기 셀 영역의 개구부와 상기 지지부의 중공 영역이 연통되는, 마스크칩과 프레임의 연결체.
  6. 제5항에 있어서,
    상기 셀 영역의 개구부에 대향하는 상기 마스크부 상에 상기 복수의 마스크 패턴이 형성되는, 마스크칩과 프레임의 연결체.
  7. 제1항에 있어서,
    상기 그리드 프레임부의 수평 방향으로의 폭은 상기 지지부의 수평 방향으로의 폭보다 넓게 형성되는, 마스크칩과 프레임의 연결체.
  8. 제1항에 있어서,
    상기 지지부는 실리콘 웨이퍼로부터 형성된 것이고,
    상기 마스크부는 상기 실리콘 웨이퍼 상에 전주도금(electroforming)으로 형성된 것인, 마스크칩과 프레임의 연결체.
  9. 제8항에 있어서,
    상기 마스크부와 상기 지지부 사이에 Fe, Ni 및 Si을 포함하는 연결부가 개재된, 마스크칩과 프레임의 연결체.
  10. 제8항에 있어서,
    상기 지지부의 표면 저항은 5 X 10-4 ohm·cm 내지 1 X 10-2 ohm·cm인, 마스크칩과 프레임의 연결체.
  11. 제8항에 있어서,
    상기 지지부와 상기 마스크부 사이에 적어도 Ni, Co, Cu, Au, Sn, Zn, Ti, Cr, W, Mo를 포함하는 연결부가 개재된, 마스크칩과 프레임의 연결체.
  12. 제1항에 있어서,
    상기 테두리 프레임부 및 상기 그리드 프레임부는 테이퍼(taper)진 측면을 포함하는, 마스크칩과 프레임의 연결체.
  13. 반도체 웨이퍼 상에 OLED 화소를 형성하는 공정에 사용되는 마스크칩과 프레임의 연결체의 제조 방법으로서,
    (a) 도금 기판; 및 상기 도금 기판 상에서 전주도금(electroforming) 방식으로 형성되고, 복수의 마스크부를 포함하는 마스크 도금막;을 포함하는 적층체를 준비하는 단계;
    (b) 상기 도금 기판 및 상기 마스크 도금막을 열처리하는 단계;
    (c) 상기 마스크 도금막이 부착된 상기 도금 기판의 제1 면의 반대면인 제2 면 상에서 상기 도금 기판을 식각하여 복수의 지지부를 형성하는 단계;
    (d) 상기 복수의 마스크부 및 상기 복수의 지지부가 형성된 상기 적층체로부터 하나의 지지부 및 상기 지지부 상에 부착된 마스크부를 포함하는 마스크칩을 분리하는 단계;
    (e) 테두리 프레임부 및 그리드 프레임부를 포함하고, 복수의 셀 영역을 제공하는 프레임을 준비하는 단계;
    (f) 상기 마스크칩의 상기 지지부를 상기 프레임 상에 연결하는 단계;
    를 포함하는, 마스크칩과 프레임의 연결체의 제조 방법.
  14. 제13항에 있어서,
    상기 (b) 단계와 상기 (c) 단계 사이에, 상기 도금 기판과 접하는 마스크 도금막의 제1 면의 반대면인 제2 면 상에 보호부를 형성하는, 마스크칩과 프레임의 연결체의 제조 방법.
  15. 제13항에 있어서,
    상기 (c) 단계에서, 하나의 상기 지지부가 하나의 상기 마스크부의 테두리를 지지하도록 상기 도금 기판을 식각하는, 마스크칩과 프레임의 연결체의 제조 방법.
  16. 제14항에 있어서,
    상기 (a) 단계에서, 복수의 마스크부는 상호 이격되도록 형성되고,
    상기 (c) 단계에서, 복수의 지지부는 사각형 형상의 중공 영역을 가지며 상호 이격되도록 형성되는, 마스크칩과 프레임의 연결체의 제조 방법.
  17. 제14항에 있어서,
    상기 (e) 단계에서, 상기 셀 영역은 사각형 형상의 개구부로 제공되고, 상기 셀 영역은 상기 지지부의 테두리보다 작은 사각형 형상으로 형성되는, 마스크칩과 프레임의 연결체의 제조 방법.
  18. 제14항에 있어서,
    상기 (f) 단계에서, 상기 지지부의 하부가 상기 프레임 상에 연결되어 상기 마스크칩이 상기 프레임의 상기 셀 영역 상에 배치되는, 마스크칩과 프레임의 연결체의 제조 방법.
KR1020220147307A 2022-11-07 2022-11-07 마스크칩과 프레임의 연결체 및 그 제조 방법 KR20240065955A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220147307A KR20240065955A (ko) 2022-11-07 2022-11-07 마스크칩과 프레임의 연결체 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220147307A KR20240065955A (ko) 2022-11-07 2022-11-07 마스크칩과 프레임의 연결체 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20240065955A true KR20240065955A (ko) 2024-05-14

Family

ID=91075888

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220147307A KR20240065955A (ko) 2022-11-07 2022-11-07 마스크칩과 프레임의 연결체 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20240065955A (ko)

Similar Documents

Publication Publication Date Title
TWI825149B (zh) 框架一體型遮罩的製造方法及框架
KR102202530B1 (ko) 마스크의 제조 방법, 마스크 지지 템플릿의 제조 방법 및 프레임 일체형 마스크의 제조 방법
KR102202529B1 (ko) 프레임 일체형 마스크의 제조 방법 및 프레임 일체형 마스크의 마스크 분리/교체 방법
KR20200067049A (ko) 마스크 지지 템플릿, 마스크 금속막 지지 템플릿, 마스크 지지 템플릿의 제조 방법 및 프레임 일체형 마스크의 제조 방법
CN110651374A (zh) 框架一体型掩模
KR102510212B1 (ko) 마스크 지지 템플릿 및 프레임 일체형 마스크의 제조 방법
KR20200112468A (ko) 마스크 지지 템플릿과 그의 제조 방법 및 프레임 일체형 마스크의 제조 방법
KR102202531B1 (ko) 프레임 일체형 마스크 및 그 제조방법
KR102028639B1 (ko) 마스크의 제조 방법, 마스크 지지 버퍼기판과 그의 제조 방법
KR20240065955A (ko) 마스크칩과 프레임의 연결체 및 그 제조 방법
KR102660655B1 (ko) 마스크와 지지부의 연결체 및 그 제조 방법
KR102660656B1 (ko) 마스크와 프레임의 연결체 및 그 제조 방법
KR20240084851A (ko) 마스크와 프레임의 연결체 및 그 제조 방법
KR20240087380A (ko) 마스크와 프레임의 연결체 및 그 제조 방법
KR20240037653A (ko) 프레임 일체형 마스크 및 그 제조 방법
KR20240039474A (ko) 마스크와 프레임의 연결체 및 그 제조 방법
TWI826497B (zh) 遮罩支撑模板與其製造方法及框架一體型遮罩的製造方法
KR20240104585A (ko) 마스크와 프레임의 연결체의 제조 방법
KR20240093178A (ko) 마스크와 프레임의 연결체의 제조 방법
KR20240094091A (ko) 오픈 마스크의 제조 방법
KR20240037652A (ko) 프레임 일체형 마스크 및 그 제조 방법
KR102633781B1 (ko) 프레임 일체형 마스크 및 그 제조 방법
KR20240062014A (ko) 마스크와 프레임의 연결체 및 그 제조 방법
KR20240020158A (ko) 마스크와 지지부의 연결체 및 그 제조 방법
US20240191343A1 (en) Mask-frame assembly and producing method thereof

Legal Events

Date Code Title Description
E902 Notification of reason for refusal