CN111399583A - 一种宽负载范围内高电源抑制比ldo电路 - Google Patents
一种宽负载范围内高电源抑制比ldo电路 Download PDFInfo
- Publication number
- CN111399583A CN111399583A CN202010181842.7A CN202010181842A CN111399583A CN 111399583 A CN111399583 A CN 111399583A CN 202010181842 A CN202010181842 A CN 202010181842A CN 111399583 A CN111399583 A CN 111399583A
- Authority
- CN
- China
- Prior art keywords
- type mos
- mos transistor
- mos tube
- power supply
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/625—Regulating voltage or current wherein it is irrelevant whether the variable actually regulated is ac or dc
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Abstract
本发明公开了一种宽负载范围内高电源抑制比LDO电路，包括与基准电压BG模块连接的误差放大结构，误差放大结构的输出端与LDO电路的第二级结构连接，第二级结构的输出端还连接有反馈电阻和输出电容，基准电压BG模块与误差放大结构之间还连接有自偏置低噪声隔离电路，P型MOS管Mphat与N型MOS管Mnhat构成源极跟随器，输出电压主要受栅极输入电压噪声的影响，可以不受电源电压噪声的影响。从而达到输出电压与电源电压噪声隔离。本发明解决了现有技术中存在的LDO的电源抑制比性能差的问题。
Description
技术领域
本发明属于电源电路技术领域，具体涉及一种宽负载范围内高电源抑制比LDO电路。
背景技术
电源抑制比指的是电路抑制电源纹波的能力，即输入电源纹波经过功率管和其它支路经由LDO环路传递到达输出端后纹波的大小，LDO环路不改变输入的频率，当LDO的输出电压纹波与输入电压纹波相比，纹波越小则说明电源抑制比越高，电源纹波对输出的影响越小，对纹波有更好的抑制作用。
传统的LDO因具有大的片外输出电容，高频时LDO的输出电容相当于短路，LDO的电源抑制比直接取决于电容寄生电阻与LDO输出电阻的比值，即传统的LDO结构有较好的电源抑制比性能，而且对于传统的LDO，输出端作为环路的主极点，可以利用极点的低通特性，有效抑制LDO输出电压的波动，在使用电源抑制结构后，也不影响电路的稳定性，而中低频下的电源抑制比较高。对于全集成的LDO，由于没有片外大电容且主极点不在输出端，在中高频时电源抑制比性能比传统LDO差。而且，全集成LDO因系统稳定性要求，不太适合使用电源抑制电路结构，中低频电源抑制比性能较差。针对以上的缺陷，现有的技术往往采用以下几种方法来提高传统的LDO和全集成LDO的电源抑制比。
方法一，对于传统的LDO，通过采用电源噪声前馈技术，电源电压上的噪声可以通过前馈通路引入主环路中，并与误差放大器的输出端共同作用于功率的栅极，控制栅极的电压，使得栅极与源极具有幅值相等的噪声信号，因此功率管的栅-源电位差可以不受电源电压噪声的影响，从而提高PSRR。但运用这种技术有很大的局限性，PSRR易受负载电流的变化，不能跟踪全负载电流范围，同时易于引起频率稳定性问题，增加电路的成本和复杂度。
方法二，对于全集成LDO，通过采用了增加单位增益通路结构以实现高电源抑制比。传统全集成LDO实现高电源抑制比的结构，该结构电源纹波传输到功率管栅端，使放大系数为1，电源纹波通过前馈通路引入到功率管的栅极后，可用来抵消功率管的源端的电源纹波，以此增加LDO的电源抑制比性能。但是，该LDO结构的电源抑制比性能不是特别理想，因为漏源电阻的值是有限的，也不是无穷大的，使传输增益略小于1；前馈作用使功率管栅极节点对电源的增益也略小于1。这两个因素使LDO的电源抑制比性能达不到理想状态，不能够最大限度的提高LDO的电源抑制比性能。
发明内容
本发明的目的是提供一种宽负载范围内高电源抑制比LDO电路，解决了现有技术中存在的LDO的电源抑制比性能差的问题。
本发明所采用的技术方案是，一种宽负载范围内高电源抑制比LDO电路，包括与基准电压BG模块连接的误差放大结构，误差放大结构的输出端与LDO电路的第二级结构连接，第二级结构的输出端还连接有反馈电阻和输出电容，所述基准电压BG模块与误差放大结构之间还连接有自偏置低噪声隔离电路。
本发明的特点还在于，
误差放大结构具体为：包括与所述基准电压BG模块连接的P型MOS管Mp1，P型MOS管Mp1的栅极与基准电压BG模块连接的同时还与自偏置低噪声隔离电路连接，P型MOS管Mp1的源极与P型MOS管Mp2的源极相连，P型MOS管Mp1的漏极与N型MOS管Mn1的漏极相连，P型MOS管Mp2漏极与N型MOS管Mn2的漏极相连，所述N型MOS管Mn1的栅极与N型MOS管Mn2的栅极相连，N型MOS管Mn1的源极与N型MOS管Mn2的源极均接地，所述N型MOS管Mn1的漏极和栅极同时连通，所述P型MOS管Mp1的源极与P型MOS管Mp2的源极同时还与P型MOS管Mp3的漏极相连，P型MOS管Mp3的源极又与第二级结构连接，所述P型MOS管Mp2的栅极还与反馈电阻连接。
第二级结构具体为：包括与所述P型MOS管Mp3连接的N型MOS管Mn4，N型MOS管Mn4的漏极与所述P型MOS管Mp3的源极连接，N型MOS管Mn4的漏极还同时与所述自偏置低噪声隔离电路相连，N型MOS管Mn4的源极与N型MOS管Mn3的漏极连接，N型MOS管Mn3的源极接地，N型MOS管Mn3的栅极还与所述N型MOS管Mn2的漏极相连。
反馈电阻包括并联的电阻RFB1和电阻RFB2，电阻RFB1的一端和电阻RFB2的一端同时还与所述P型MOS管Mp2的栅极连接，电阻RFB1的另一端与P型MOS管Mp的漏极连接，P型MOS管Mp的源极还与所述P型MOS管Mp3的源极连接，P型MOS管Mp的栅极还与N型MOS管Mn4的源极连接，P型MOS管Mp的漏极同时连接至输出端电源Vout，输出端电源Vout同时接地，所述电阻RFB2的另一端也接地。
自偏置低噪声隔离电路具体结构为：包括与所述误差放大结构连接的P型MOS管Mphat，P型MOS管Mphat的栅极与所述P型MOS管Mp1的栅极连接，P型MOS管Mphat的漏极接地，P型MOS管Mphat的源极与N型MOS管Mnhat的栅极连接，N型MOS管Mnhat的源极还与所述N型MOS管Mn4的漏极、P型MOS管Mp3的源极、P型MOS管Mp的源极同时连接，N型MOS管Mnhat的漏极与P型MOS管Mphat的源极同时连接至电源VCC，实现降低电源VCC噪声的作用。
本发明的有益效果是，一种宽负载范围内高电源抑制比LDO电路，采用自建电压和自偏置技术实现内部噪声隔离结构，通过分析LDO噪声的来源，增加噪声隔离结构，产生一个相对于电源电压更加“纯净”的电源，该电源作为LDO的第二输入电压。从而降低LDO的噪声，增加LDO的电源抑制比。通过隔离噪声更高的电源电压，实现较好的电源抑制比，且结构简单。
附图说明
图1是宽负载范围内的高电源抑制比LDO的具体电路结构；
图2是LDO电路电源噪声的具体传播途径；
图3是自偏置电路结构图。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
本发明一种宽负载范围内高电源抑制比LDO电路，结构如图1所示，包括与基准电压BG模块连接的误差放大结构，误差放大结构的输出端与LDO电路的第二级结构连接，第二级结构的输出端还连接有反馈电阻和输出电容，所述基准电压BG模块与误差放大结构之间还连接有自偏置低噪声隔离电路。
其中，误差放大结构具体为：包括与所述基准电压BG模块连接的P型MOS管Mp1，P型MOS管Mp1的栅极与基准电压BG模块连接的同时还与自偏置低噪声隔离电路连接，P型MOS管Mp1的源极与P型MOS管Mp2的源极相连，P型MOS管Mp1的漏极与N型MOS管Mn1的漏极相连，P型MOS管Mp2漏极与N型MOS管Mn2的漏极相连，所述N型MOS管Mn1的栅极与N型MOS管Mn2的栅极相连，N型MOS管Mn1的源极与N型MOS管Mn2的源极均接地，所述N型MOS管Mn1的漏极和栅极同时连通，所述P型MOS管Mp1的源极与P型MOS管Mp2的源极同时还与P型MOS管Mp3的漏极相连，P型MOS管Mp3的源极又与第二级结构连接，所述P型MOS管Mp2的栅极还与反馈电阻连接。
第二级结构具体为：包括与所述P型MOS管Mp3连接的N型MOS管Mn4，N型MOS管Mn4的漏极与所述P型MOS管Mp3的源极连接，N型MOS管Mn4的漏极还同时与所述自偏置低噪声隔离电路相连，N型MOS管Mn4的源极与N型MOS管Mn3的漏极连接，N型MOS管Mn3的源极接地，N型MOS管Mn3的栅极还与所述N型MOS管Mn2的漏极相连。
反馈电阻包括并联的电阻RFB1和电阻RFB2，电阻RFB1的一端和电阻RFB2的一端同时还与所述P型MOS管Mp2的栅极连接，电阻RFB1的另一端与P型MOS管Mp的漏极连接，P型MOS管Mp的源极还与所述P型MOS管Mp3的源极连接，P型MOS管Mp的栅极还与N型MOS管Mn4的源极连接，P型MOS管Mp的漏极同时连接至输出端电源Vout，输出端电源Vout同时接地，所述电阻RFB2的另一端也接地。
如图1、图3所示，自偏置低噪声隔离电路具体结构为：包括与所述误差放大结构连接的P型MOS管Mphat，P型MOS管Mphat的栅极与所述P型MOS管Mp1的栅极连接，P型MOS管Mphat的漏极接地，P型MOS管Mphat的源极与N型MOS管Mnhat的栅极连接，N型MOS管Mnhat的源极还与所述N型MOS管Mn4的漏极、P型MOS管Mp3的源极、P型MOS管Mp的源极同时连接，N型MOS管Mnhat的漏极与P型MOS管Mphat的源极同时连接至电源VCC，实现降低电源VCC噪声的作用。
图1所示为宽负载范围内的高电源抑制比LDO的具体电路结构。在电路中，MOS管Mp1、MOS管Mp2、MOS管Mp3、MOS管Mn1和MOS管Mn2构成P管输入的误差放大器，MOS管Mn3与MOS管Mn4构成LDO的第二级结构，MOS管Mp为LDO的功率管，反馈电阻为RFB1和RFB2，输出电容为COUT。其中M1模块为降低电源VCC噪声设计的自偏置低噪声隔离电路，分别用高压PMOS管Mphat和高压NMOS管Mnhat构成自偏置电路。基准电压VREF由偏置电路基准电压BG模块提供，LDO输出电压为VOUT。
图2为LDO电路电源噪声的具体传统途径，在典型的线性稳压器系统中共有5条电源噪声传播到输出的途径，分别为途径1：输入电源噪声首先在基准电压模块BG上产生，而基准电压BG模块的输出电压VREF含有输入电源噪声信息，再通过由第一级放大器AV1和第二级放大器AV2组成的误差放大器，进而通过功率器件Mp传输到LDO的输出端Vout，该途径的PSRR大小与基准电压BG模块的PSRR和LDO环路增益有关；途经2：输入电源噪声通过误差放大器的第一级进入LDO的系统中，传输到第一级放大器的输出端，并通过AV2和功率管Mp到LDO的输出端，该途径的PSRR与LDO的环路增益有关；途径3：通过误差放大器的第二级影响功率管Mp的栅极控制信号，最终通过环路响应传输到LDO的输出端；途径4：输入电源噪声通过功率管的电容CGS耦合作用，传输到功率管的栅极，再由功率管传输都LDO的输出端；途径5：经由功率管的导通电阻Rds和Cds，输入电源噪声能直接传输到LDO的输出端。
图3为自偏置电路结构图，VS与VA分别由Mphat与Mnhat构成源极跟随器，输出电压主要受栅极输入电压噪声的影响，可以不受电源电压噪声的影响。从而达到输出电压与电源电压噪声隔离。
自偏置电路的输出电压作为LDO中的AV1，AV2与功率管Mp的第二电压源，输出电压VA几乎不受电源VCC噪声的影响，有效解决了LDO关键路径上的电源噪声影响，且实现方式简单，为高可靠线性稳压电源的设计提供了可行的解决方案。
Claims (5)
1.一种宽负载范围内高电源抑制比LDO电路，其特征在于，包括与基准电压BG模块连接的误差放大结构，误差放大结构的输出端与LDO电路的第二级结构连接，第二级结构的输出端还连接有反馈电阻和输出电容，所述基准电压BG模块与误差放大结构之间还连接有自偏置低噪声隔离电路。
2.根据权利要求1所述的一种宽负载范围内高电源抑制比LDO电路，其特征在于，所述误差放大结构具体为：包括与所述基准电压BG模块连接的P型MOS管Mp1，P型MOS管Mp1的栅极与基准电压BG模块连接的同时还与自偏置低噪声隔离电路连接，P型MOS管Mp1的源极与P型MOS管Mp2的源极相连，P型MOS管Mp1的漏极与N型MOS管Mn1的漏极相连，P型MOS管Mp2漏极与N型MOS管Mn2的漏极相连，所述N型MOS管Mn1的栅极与N型MOS管Mn2的栅极相连，N型MOS管Mn1的源极与N型MOS管Mn2的源极均接地，所述N型MOS管Mn1的漏极和栅极同时连通，所述P型MOS管Mp1的源极与P型MOS管Mp2的源极同时还与P型MOS管Mp3的漏极相连，P型MOS管Mp3的源极又与第二级结构连接，所述P型MOS管Mp2的栅极还与反馈电阻连接。
3.根据权利要求2所述的一种宽负载范围内高电源抑制比LDO电路，其特征在于，所述第二级结构具体为：包括与所述P型MOS管Mp3连接的N型MOS管Mn4，N型MOS管Mn4的漏极与所述P型MOS管Mp3的源极连接，N型MOS管Mn4的漏极还同时与所述自偏置低噪声隔离电路相连，N型MOS管Mn4的源极与N型MOS管Mn3的漏极连接，N型MOS管Mn3的源极接地，N型MOS管Mn3的栅极还与所述N型MOS管Mn2的漏极相连。
4.根据权利要求3所述的一种宽负载范围内高电源抑制比LDO电路，其特征在于，所述反馈电阻包括并联的电阻RFB1和电阻RFB2，电阻RFB1的一端和电阻RFB2的一端同时还与所述P型MOS管Mp2的栅极连接，电阻RFB1的另一端与P型MOS管Mp的漏极连接，P型MOS管Mp的源极还与所述P型MOS管Mp3的源极连接，P型MOS管Mp的栅极还与N型MOS管Mn4的源极连接，P型MOS管Mp的漏极同时连接至输出端电源Vout，输出端电源Vout同时接地，所述电阻RFB2的另一端也接地。
5.根据权利要求4所述的一种宽负载范围内高电源抑制比LDO电路，其特征在于，所述自偏置低噪声隔离电路具体结构为：包括与所述误差放大结构连接的P型MOS管Mphat，P型MOS管Mphat的栅极与所述P型MOS管Mp1的栅极连接，P型MOS管Mphat的漏极接地，P型MOS管Mphat的源极与N型MOS管Mnhat的栅极连接，N型MOS管Mnhat的源极还与所述N型MOS管Mn4的漏极、P型MOS管Mp3的源极、P型MOS管Mp的源极同时连接，N型MOS管Mnhat的漏极与P型MOS管Mphat的源极同时连接至电源VCC，实现降低电源VCC噪声的作用。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010181842.7A CN111399583B (zh) | 2020-03-16 | 2020-03-16 | 一种宽负载范围内高电源抑制比ldo电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010181842.7A CN111399583B (zh) | 2020-03-16 | 2020-03-16 | 一种宽负载范围内高电源抑制比ldo电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111399583A true CN111399583A (zh) | 2020-07-10 |
| CN111399583B CN111399583B (zh) | 2021-10-22 |
Family
ID=71428930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010181842.7A Active CN111399583B (zh) | 2020-03-16 | 2020-03-16 | 一种宽负载范围内高电源抑制比ldo电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111399583B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112947666A (zh) * | 2021-03-02 | 2021-06-11 | 江苏润石科技有限公司 | 一种高电源抑制比的线性稳压器与大电流低噪声放大器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130009620A1 (en) * | 2008-07-16 | 2013-01-10 | Infineon Technologies Ag | System including an offset voltage adjusted to compensate for variations in a transistor |
| CN104007777A (zh) * | 2013-02-27 | 2014-08-27 | 中兴通讯股份有限公司 | 一种电流源产生器 |
| CN106774577A (zh) * | 2016-12-30 | 2017-05-31 | 北京华大九天软件有限公司 | 一种提高电源抑制比的供电电路 |
| CN110162130A (zh) * | 2019-05-08 | 2019-08-23 | 宁波大学 | 一种电源抑制比和瞬态响应增强的ldo电路 |
-
2020
- 2020-03-16 CN CN202010181842.7A patent/CN111399583B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130009620A1 (en) * | 2008-07-16 | 2013-01-10 | Infineon Technologies Ag | System including an offset voltage adjusted to compensate for variations in a transistor |
| CN104007777A (zh) * | 2013-02-27 | 2014-08-27 | 中兴通讯股份有限公司 | 一种电流源产生器 |
| CN106774577A (zh) * | 2016-12-30 | 2017-05-31 | 北京华大九天软件有限公司 | 一种提高电源抑制比的供电电路 |
| CN110162130A (zh) * | 2019-05-08 | 2019-08-23 | 宁波大学 | 一种电源抑制比和瞬态响应增强的ldo电路 |
Non-Patent Citations (2)
| Title |
|---|
| SUPRIYA MOTKURWAR ET AL.: "Design and power noise cancellation analysis of low dropout voltage regulator", 《2016 INTERNATIONAL CONFERENCE ON COMMUNICATION AND SIGNAL PROCESSING》 * |
| 周琦: "一种用于高速低抖动时钟电路的片上电源系统设计", 《中国优秀硕士学位论文全文数据库 信息科技辑》 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112947666A (zh) * | 2021-03-02 | 2021-06-11 | 江苏润石科技有限公司 | 一种高电源抑制比的线性稳压器与大电流低噪声放大器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111399583B (zh) | 2021-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111522389B (zh) | 宽输入低压差线性稳压电路 | |
| US9577508B2 (en) | NMOS LDO PSRR improvement using power supply noise cancellation | |
| CN108776506B (zh) | 一种高稳定性的低压差线性稳压器 | |
| EP2652872B1 (en) | Current mirror and high-compliance single-stage amplifier | |
| US20060244531A1 (en) | Apparatus and method for increasing a slew rate of an operational amplifier | |
| US8378747B2 (en) | Differential amplifier circuit, operational amplifier including difference amplifier circuit, and voltage regulator circuit | |
| CN111176358B (zh) | 一种低功耗低压差线性稳压器 | |
| CN110729995B (zh) | 一种电平转换电路及电平转换方法 | |
| CN111290460B (zh) | 一种高电源抑制比快速瞬态响应的低压差线性稳压器 | |
| US20120126895A1 (en) | Variable gain amplifier with fixed bandwidth | |
| JP3040974B2 (ja) | Ｃｍｏｓレール−レール間入出力増幅器 | |
| CN114564067B (zh) | 一种具有高电源抑制比的低压差线性稳压器 | |
| JP2022538330A (ja) | 演算増幅器 | |
| US6833760B1 (en) | Low power differential amplifier powered by multiple unequal power supply voltages | |
| KR20070107831A (ko) | 레귤레이티드 캐스코드 회로 및 이를 구비하는 증폭기 | |
| CN111399583A (zh) | 一种宽负载范围内高电源抑制比ldo电路 | |
| CN108183691B (zh) | 折叠共源共栅运算放大器 | |
| CN116719382B (zh) | 一种高psr的无片外电容ldo电路 | |
| WO2022116729A1 (zh) | 运算放大器的带宽调整电路及带宽调整方法 | |
| US6486736B2 (en) | Class AB single-range advanced operational amplifier | |
| US6831501B1 (en) | Common-mode controlled differential gain boosting | |
| US8547175B2 (en) | Output circuit | |
| US20230055295A1 (en) | Low-noise amplifier (lna) with high power supply rejection ratio (psrr) | |
| US11848649B2 (en) | Low power VB class AB amplifier with local common mode feedback | |
| US20240039478A1 (en) | Circuit with a pseudo class-ab structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |