CN111384916A - 晶体谐振器与控制电路的集成结构及其集成方法 - Google Patents

晶体谐振器与控制电路的集成结构及其集成方法 Download PDF

Info

Publication number
CN111384916A
CN111384916A CN201811643104.9A CN201811643104A CN111384916A CN 111384916 A CN111384916 A CN 111384916A CN 201811643104 A CN201811643104 A CN 201811643104A CN 111384916 A CN111384916 A CN 111384916A
Authority
CN
China
Prior art keywords
device wafer
conductive plug
piezoelectric
control circuit
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811643104.9A
Other languages
English (en)
Other versions
CN111384916B (zh
Inventor
秦晓珊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Smic Ningbo Co ltd Shanghai Branch
Original Assignee
Smic Ningbo Co ltd Shanghai Branch
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Smic Ningbo Co ltd Shanghai Branch filed Critical Smic Ningbo Co ltd Shanghai Branch
Priority to CN201811643104.9A priority Critical patent/CN111384916B/zh
Priority to PCT/CN2019/115642 priority patent/WO2020134594A1/zh
Priority to JP2021527178A priority patent/JP2022507728A/ja
Priority to US17/419,683 priority patent/US20220085793A1/en
Publication of CN111384916A publication Critical patent/CN111384916A/zh
Application granted granted Critical
Publication of CN111384916B publication Critical patent/CN111384916B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/205—Constructional features of resonators consisting of piezoelectric or electrostrictive material having multiple resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H03H9/172—Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
    • H03H9/173—Air-gaps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0542—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a lateral arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H03H9/0557—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement the other elements being buried in the substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/105—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the BAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/19—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator consisting of quartz
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/071—Mounting of piezoelectric or electrostrictive parts together with semiconductor elements, or other circuit elements, on a common substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N39/00—Integrated devices, or assemblies of multiple devices, comprising at least one piezoelectric, electrostrictive or magnetostrictive element covered by groups H10N30/00 – H10N35/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/021—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the air-gap type

Abstract

本发明提供了一种晶体谐振器与控制电路的集成结构及其集成方法。通过在形成有控制电路的器件晶圆中形成下空腔以及在基板中形成上空腔，并利用键合工艺使器件晶圆和基板键合，以将压电谐振片夹持在器件晶圆和基板之间，从而实现晶体谐振器和控制电路的集成设置。并且，还可将半导体芯片进一步键合至同一器件晶圆的背面上，有利于进一步提高晶体谐振器的集成度，并实现片上调制晶体谐振器的参数。相比于传统的晶体谐振器，本发明中的晶体谐振器具备更小的尺寸，有利于降低晶体谐振器的功耗，以及本发明中的晶体谐振器也更易于与其他半导体元器件集成，从而能够提高器件的集成度。

Description

晶体谐振器与控制电路的集成结构及其集成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种晶体谐振器与控制电路的集成结构及其集成方法。
背景技术
晶体谐振器是利用压电晶体的逆压电效应制成的谐振器件，是晶体振荡器和滤波器的关键元件，被广泛应用于高频电子信号，实现精确计时、频率标准和滤波等测量和信号处理系统中必不可少的频率控制功能。
随着半导体技术的不断发展，以及集成电路的普及，各种元器件的尺寸也趋于小型化。然而，目前的晶体谐振器不仅难以与其他半导体元器件集成，并且晶体谐振器的尺寸也较大。
例如，目前常见的晶体谐振器包括表面贴装型晶体谐振器，其具体是将基座和上盖通过金属焊接(或者，粘接胶)粘合在一起，以形成密闭腔室，晶体谐振器的压电谐振片位于所述密闭腔室中，并且使压电谐振片的电极通过焊盘或者引线与相应的电路电性连接。基于如上所述的晶体谐振器，其器件尺寸很难进一步缩减，并且所形成的晶体谐振器还需要通过焊接或者粘合的方式与对应的集成电路电性连接，从而进一步限制了所述晶体谐振器的尺寸。
发明内容
本发明的目的在于提供一种晶体谐振器与控制电路的集成方法，以解决现有的晶体谐振器其尺寸较大且不易于集成的问题。
为解决上述技术问题，本发明提供一种晶体谐振器与控制电路的集成结构，包括：
提供器件晶圆，所述器件晶圆中形成有控制电路；
在所述器件晶圆中形成下空腔，所述下空腔具有位于所述器件晶圆背面的开口；
提供基板，并刻蚀所述基板以形成所述晶体谐振器的上空腔，所述上空腔和所述下空腔对应设置；
形成包括上电极、压电晶片和下电极的压电谐振片，所述上电极、所述压电晶片和所述下电极形成在所述器件晶圆的背面和所述基板其中之一上；
在所述器件晶圆或所述基板上形成第一连接结构；
在所述器件晶圆的背面上键合所述基板，以使所述压电谐振片位于所述器件晶圆和所述基板之间，以及使所述上空腔和所述下空腔分别位于所述压电谐振片的两侧，并通过所述第一连接结构使所述压电谐振片的上电极和下电极均与所述控制电路电性连接；以及，
以朝向所述器件晶圆的背面的方向键合半导体芯片，以及形成第二连接结构，所述半导体芯片通过所述第二连接结构电性连接至所述控制电路。
本发明的又一目的在于提供一种晶体谐振器与控制电路的集成结构，包括：
器件晶圆，所述器件晶圆中形成有控制电路，以及在所述器件晶圆中还形成有下空腔，所述下空腔具有位于所述器件晶圆背面的开口；
基板，所述基板从所述器件晶圆的背面键合于所述器件晶圆上，并且所述基板中形成有上空腔，所述上空腔的开口和所述下空腔的开口相对设置；
压电谐振片，包括上电极、压电晶片和下电极，所述压电谐振片位于所述器件晶圆和所述基板之间，并且所述压电谐振片的两侧分别对应所述下空腔和所述上空腔；
第一连接结构，用于使所述压电谐振片的上电极和下电极电连接至所述控制电路；
半导体芯片，键合在所述器件晶圆的背面上或所述基板上；以及，
第二连接结构，用于使所述半导体芯片电连接至所述控制电路。
在本发明提供的晶体谐振器的集成方法中，基于形成有控制电路的器件晶圆，通过半导体平面工艺制备下空腔，并使下空腔能够从器件晶圆的背面暴露出，从而使压电谐振片能够形成在器件晶圆的背面上，进而实现控制电路和晶体谐振器能够集成在同一器件晶圆上。同时，还可将半导体芯片进一步集成在该器件晶圆的背面上，大大提高了晶体谐振器的集成度，并可实现片上调制晶体谐振器的参数(例如，晶体谐振器的温度漂移和频率矫正等原始偏差)，有利于提高晶体谐振器的性能。
可见，本发明提供的晶体谐振器，不仅使晶体谐振器能够实现与其他半导体元器集成，提高器件的集成度；并且，相比于传统的晶体谐振器(例如，表面贴装型晶体谐振器)，本发明提供的晶体谐振器的尺寸更小，有利于实现晶体谐振器的小型化，并能够减少制备成本和降低晶体谐振器的功耗。
附图说明
图1为本发明一实施例中的晶体谐振器的集成方法的流程示意图；
图2a～图2m为本发明一实施例中的晶体谐振器的集成方法在其制备过程中的结构示意图；
图3a～图3d为本发明实施例三中的晶体谐振器与控制电路的集成方法在其制备过程中的结构示意图；
图4a～图4d为本发明实施例四中的晶体谐振器与控制电路的集成方法在其制备过程中的结构示意图；
图5为本发明一实施例中的晶体谐振器与控制电路的集成结构的示意图。
其中，附图标记如下：
100-器件晶圆；AA-器件区；
100U-正面；100D-背面；
100A-基底晶圆；100B-介质层；
110-控制电路；
111-第一电路；
111a-第一互连结构；111b-第三互连结构；
112-第二电路；
112a-第二互连结构；112b-第四互连结构；
120-下空腔；
211b-第三导电插塞；212b-第四导电插塞；
211a-第一导电插塞；212a-第二导电插塞；
221b-第三连接线；222b-第四连接线；
221a-第一连接线；222a-第二连接线；
230-第五导电插塞；
410-第一塑封层；420-第二塑封层；
400-支撑晶圆；
500-压电谐振片；
510-下电极；
520-压电晶片；
530-上电极；
600-平坦化层；
700-半导体芯片；
710-第一接触栓；720-第二接触栓；
710-接触垫。
具体实施方式
本发明的核心思想在于提供了一种晶体谐振器与控制电路的集成结构及其形集成方法，通过半导体平面工艺将晶体谐振器和半导体芯片均集成在形成有控制电路的器件晶圆上。一方面，可以进一步缩减所形成的晶体谐振器的器件尺寸，另一方面，还可使所述晶体谐振器能够与其他半导体元器件集成，提高器件的集成度。
以下结合附图和具体实施例对本发明提出的晶体谐振器与控制电路的集成结构及其集成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图1为本发明一实施例中的晶体谐振器的集成方法的流程示意图，图 2a～图2l为本发明一实施例中的晶体谐振器的集成方法在其制备过程中的结构示意图。以下结合附图对本实施例中形成晶体谐振器的各个步骤进行详细说明。
在步骤S100中，具体参考图2a所示，提供一器件晶圆100，所述器件晶圆100中形成有控制电路110。
具体的，所述器件晶圆100具有相对的正面100U和背面100D，所述控制电110包括多个互连结构，并且至少部分互连结构延伸至所述器件晶圆的正面。其中，所述控制电路110例如可用于对后续形成的压电谐振片施加电信号。
其中，可以在同一器件晶圆100上同时制备多个晶体谐振器，因此在所述器件晶圆100上对应定义有多个器件区AA，所述控制电路110形成在所述器件区AA中。
进一步的，所述控制电路110包括第一电路111和第二电路112，所述第一电路111和第二电路112用于与后续所形成的压电谐振片的上电极和下电极电性连接。
继续参考图2a所示，所述第一电路111包括第一晶体管、第一互连结构111a和第三互连结构111b，所述第一晶体管掩埋在所述器件晶圆100 中，所述第一互连结构111a和第三互连结构111b均与所述第一晶体管连接并延伸至所述器件晶圆100的正面。其中，所述第一互连结构111a例如连接所述第一晶体管的漏极，所述二互连结构111b例如连接所述第一晶体管的源极。
类似的，所述第二电路112包括第二晶体管、第二互连结构112a和第四互连结构112b，所述第二晶体管掩埋在所述器件晶圆100中，所述第二互连结构112a和第四互连结构112b均与所述第二晶体管连接并延伸至所述器件晶圆100的正面。其中，所述第二互连结构112a例如连接所述第二晶体管的漏极，所述第四互连结构112b例如连接所述第二晶体管的源极。
本实施例中，所述器件晶圆100包括基底晶圆100A和形成在所述基底晶圆100A上的介质层100B。以及，所述第一晶体管和所述第二晶体管均形成在所述基底晶圆100A上，所述介质层100B覆盖所述第一晶体管和第二晶体管，所述第三互连结构111b、所述第一互连结构111a、所述第二互连结构112a和所述第四互连结构112b均形成在所述介质层100B中并延伸至所述介质层100B的远离所述基底晶圆的表面。
此外，所述基底晶圆100A可以为硅晶圆，也可以为绝缘体上硅晶圆 (silicon-on-insulator，SOI)。当所述基底晶圆100A为绝缘体上硅晶圆时，则所述基底晶圆可具体包括沿着由背面100D至正面100U依次层叠设置的底衬层101、掩埋氧化层102和顶硅层103。
需要说明的是，本实施例中，所述控制电路110的互连结构延伸至器件晶圆的正面100U，而后续所形成的压电谐振片和半导体芯片将设置在所述器件晶圆的背面100D。基于此，在后续工艺中，可通过形成第一连接结构和第二连接结构，以实现将控制电路110的信号端口从器件晶圆的正面引出至器件晶圆的背面，以进一步和后续所形成的压电谐振片和半导体芯片电性连接。
具体的，所述第一连接结构包括第一连接件和第二连接件，其中所述第一连接件连接所述第一互连结构111a，并用于与后续所形成的压电谐振片的下电极电连接，所述第二连接件连接所述第二互连结构112a，并用于和后续所形成的压电谐振片的上电极电连接。
进一步的，所述第一连接件包括第一导电插塞211a，所述第一导电插塞211a的两端分别用于与所述第一互连结构111a和后续所形成的下电极电连接。即，利用所述第一导电插塞211a将所述控制电路中第一互连结构 111a的连接端口从控制电路的正面引出至控制电路的背面，从而使后续形成在器件晶圆的背面上的下电极能够在控制电路的背面与所述控制电路电性连接。
可选的，在本实施例中，所述第一连接件还可包括第一连接线221a，所述第一连接线221a例如形成在所述器件晶圆的正面上，并且所述第一连接线221a的连接所述第一导电插塞211a的一端和所述第一互连结构，以及所述第一导电插塞211a的另一端电连接所述下电极。
或者，在其他实施例中，所述第一连接件中的第一连接线形成在器件晶圆的背面上，并且所述第一连接线的连接所述第一导电插塞211a的一端和所述下电极，以及所述第一导电插塞211a的另一端电连接所述控制电路的所述第一互连结构。
类似的，所述第二连接件可包括第二导电插塞212a，所述第二导电插塞212a的两端分别用于与所述第二互连结构112a和后续所形成的上电极电连接。即，利用所述第二导电插塞212a将所述控制电路中第二互连结构 112a的连接端口从控制电路的正面引出至控制电路的背面，从而使后续形成在器件晶圆的背面上的上电极能够在控制电路的背面与所述控制电路电性连接。
以及本实施例中，所述第二连接件还可包括第二连接线222a，所述第二连接线222a例如形成在所述器件晶圆的正面上，并且所述第二连接线 212的连接所述第二导电插塞212a的一端和所述第二互连结构，以及所述第二导电插塞212a的另一端电连接所述上电极。
或者，在其他实施例中，所述第二连接件中的第二连接线形成在器件晶圆的背面上，并且所述第二连接线的连接所述第二导电插塞212a的一端和所述上电极，以及所述第二导电插塞212a的另一端电连接所述控制电路的所述第二互连结构。
其中，所述第一连接件中的第一导电插塞211a和第二连接件中国的第二导电插塞212a可以在同一工艺步骤中形成，以及第一连接件中的第一连接线221a和第二连接件中的第二连接件222a可以在同一工艺步骤中同时形成。
此外，第二连接结构中也可包括导电插塞和连接线。类似的，所述第二连接结构中的导电插塞贯穿器件晶圆，以及第二连接结构中的连接线例如形成在器件晶圆的正面上，并连接所述控制电路和所述导电插塞。即，通过第二连接结构中的导电插塞和连接线将所述控制电路中用于与半导体芯片连接的连接端口从所述器件晶圆的正面引出至器件晶圆的背面。本实施例中，所述第二连接结构的导电插塞包括第三导电插塞211b和第四导电插塞212b，以及第二连接结构的连接线包括第三连接线221b和第四连接线222b。
进一步的，所述第一连接件的第一导电插塞211a和第一连接线221a，所述第二连接件的第二导电插塞212a和第二连接线222a，，所述第二连接结构中的第三导电插塞211b、第三连接线221b、第四导电插塞212b和第四连接线222b，可以在同一工艺步骤中形成，其形成方法例如包括如下步骤。
第一步骤，从所述器件晶圆的正面100U刻蚀所述器件晶圆100以形成第一连接孔、第二连接孔、第三连接孔和第四连接孔。具体的，所述第一连接孔、第二连接孔、第三连接孔和第四连接孔的底部相对于所述控制电路的底部更靠近所述器件晶圆的背面100D。
第二步骤，具体参考图2b所示，在所述第一连接孔、所述第二连接孔、第三连接孔和第四连接孔中填充导电材料，以分别形成第一导电插塞211a 和第二导电插塞212a、第三导电插塞211b和第四导电插塞212b。
本实施例中，所述第一导电插塞211a、所述第二导电插塞212a、第三导电插塞211b和第四导电插塞212b的底部相对于所述控制电路更靠近所述器件晶圆的背面100D。具体而言，所述第一晶体管111T和所述第二晶体管112T形成在所述顶硅层103中，并位于所述掩埋氧化层102的上方，而所述第一导电插塞211a、所述第二导电插塞212a、第三导电插塞211b和第四导电插塞212b依次贯穿介质层100B和顶硅层103，并停止于所述掩埋氧化层102。可以认为，执行刻蚀工艺以形成连接孔时，可利用所述掩埋氧化层102作为刻蚀停止层，以精确控制刻蚀工艺的刻蚀精度。
第三步骤，具体参考图2c所示，在所述器件晶圆100的正面上形成第一连接线221a、第二连接线222a、第三连接线221b和第四连接线222b，所述第一连接线221a连接所述第一导电插塞211a和所述第一互连结构 111a，所述第二连接线222a连接所述第二导电插塞212a和所述第二互连结构112a，所述第三连接线221b连接所述第三导电插塞211b和所述第三互连结构111b，所述第四连接线222b连接所述第四导电插塞212b和所述第四互连结构112b。
后续工艺中，在减薄所述器件晶圆的背面之后，即可使所述第一导电插塞211a、第二导电插塞212a、第三导电插塞211b和第四导电插塞212b 从减薄后的器件晶圆100的背面暴露出，以分别用于与形成在背面上的压电谐振片和半导体芯片电连接。
此外，在其他实施例中，所述第一连接件中的第一连接线和第二连接件中的第二连接线均形成器件晶圆的背面上，以及所述第二连接结构中的连接线也可以形成在器件晶圆的背面上，此时具有第一导电插塞和第一连接线的第一连接件、具有第二导电插塞和第二连接线的第二连接件以及第二连接结构的形成方法例如包括：
首先，从所述器件晶圆的正面刻蚀所述器件晶圆以形成第一连接孔和第二连接孔、第三连接孔和第四连接孔；
接着，在所述第一连接孔、第二连接孔、第三连接孔和第四连接孔中填充导电材料，以分别形成第一导电插塞、第二导电插塞、第三导电插塞和第四导电插塞，所述第一导电插塞与所述第一互连结构电连接，所述第二导电插塞与第二互连结构电连接，所述第三导电插塞与所述第三互连结构电连接，所述第四导电插塞与第四互连结构电连接；
接着，从所述器件晶圆的背面减薄所述器件晶圆，暴露出所述第一导电插塞、第二导电插塞、第三导电插塞和第四导电插塞；
接着，在所述器件晶圆的背面上形成第一连接线、第二连接线、第三连接线和第四连接线，所述第一连接线的一端连接所述第一导电插塞，所述第一连接线的另一端用于电连接所述下电极，所述第二连接线的一端连接所述第二导电插塞，所述第二连接线的另一端用于电连接所述上电极，所述第三连接线的一端连接所述第三导电插塞，所述第四连接线的一端连接所述第四导电插塞，以及所述第三连接线和所述第四连接线的另一端均用于电连接所述半导体芯片。
需要说明的是，如上所述的第一导电插塞211a、第二导电插塞212a、第三导电插塞211b和第四导电插塞212b是在形成第一连接线221a、第二连接线222a、第三连接线221b和第四连接线222b之前从所述器件晶圆的正面制备。然而应当认识到，所述第一导电插塞211a、第二导电插塞212a、第三导电插塞211b和第四导电插塞212b也可以在后续减薄所述器件晶圆之后，从所述器件晶圆的背面制备。从器件晶圆的背面制备上述导电插塞的方法将在后续减薄所述器件晶圆之后，进行详细说明。
此外，在后续工艺中，可在所述器件晶圆100的正面100U上键合支撑晶圆，因此可选的方案中，在形成所述第一连接线221a、第二连接线222a、第三连接线221b和第四连接线222b之后还包括：在所述器件晶圆100的正面100U上形成平坦化层600，以使所述器件晶圆100的键合表面更为平坦。
具体参考图2c所示，所述平坦化层600形成在器件晶圆100的正面100U上，并且所述平坦化层600的表面不低于第一连接线221a、第二连接线222a、第三连接线221b和第四连接线222b。例如，所述平坦化层600 覆盖所述器件晶圆100、第一连接线221a、第二连接线222a、第三连接线 221b和第四连接线222b，并使所述平坦化层600的表面平坦；或者，使所述平坦化层600和第一连接线221a、第二连接线222a、第三连接线221b 和第四连接线222b的表面齐平，如此也可使器件晶圆100具备平坦的键合表面。
本实施例中，采用研磨工艺形成所述平坦化层600，此时例如以第一连接线221a和第二连接线222a为研磨停止层，从而使所形成的平坦化层 600的表面、第一连接线221a、第二连接线222a、第三连接线221b和第四连接线222b的表面齐平，以构成器件晶圆100的键合表面。
在步骤S200中，具体参考图2d～图2f所示，在所述器件晶圆100中形成下空腔120，所述下空腔120具有位于所述器件晶圆背面的开口。
本实施例中，所述下空腔120的形成方法例如包括步骤S210和步骤 S220。
在步骤S210中，具体参考图2d所示，从所述器件晶圆100的正面刻蚀所述器件晶圆100，以形成所述晶体谐振器的下空腔120。
具体的，所述下空腔120从所述器件晶圆100的正面100U往所述器件晶圆100的内部延伸，并且所述下空腔120的底部相对于所述控制电路110 的底部更靠近所述器件晶圆的背面100D。
本实施例中，在形成所述下空腔120时，依次刻蚀所述平坦化层600、介质层100B和顶硅层103，并刻蚀停止于所述掩埋氧化层102，以形成所述下空腔120。
即，在执行刻蚀工艺以形成第一连接孔、第二连接孔、第三连接孔和第四连接孔，以进一步制备第一导电插塞211a、第二导电插塞212a、第三导电插塞211b和第四导电插塞212b，以及在执行刻蚀工艺形成下空腔120 时，都可以利用掩埋氧化层102作为刻蚀停止层，以使所形成的多个导电插塞的底部能够和所述下空腔120的底部位于相同或相近的深度位置。如此一来，在后续工艺中，从器件晶圆100的背面100D对器件晶圆进行减薄工艺时，即能够确保第一导电插塞211a、第二导电插塞212a、第三导电插塞211b和第四导电插塞212b和下空腔120均可以被暴露出。
需要说明的是，附图中仅为示意性的标示出了下空腔120、第一电路和第二电路之间的位置关系，应当认识到在具体方案中可根据实际电路的布局对应调整第一电路和第二电路的的排布方式，此处不予限定。
在步骤S220中，具体参考图2e和图2f所示，从所述器件晶圆100的背面100D减薄所述器件晶圆100，直至暴露出所述下空腔120。
如上所述，所述下空腔120的底部延伸至掩埋氧化层102，因此在减薄所述器件晶圆时，则依次削减所述底衬层101和所述掩埋氧化层102，并减薄至所述顶硅层103，以暴露出所述下空腔120。并且，本实施例中，所述第一导电插塞211a、第二导电插塞212a、第三导电插塞211b和第四导电插塞212b的底部也均延伸至掩埋氧化层102，因此在减薄所述器件晶圆之后，还暴露出第一导电插塞211a、第二导电插塞212a、第三导电插塞 211b和第四导电插塞212b，以使暴露的多个导电插塞能够和后续所形成的压电谐振片以及半导体芯片电性连接。
可选的方案中，具体参考图2e所示，在减薄所述器件晶圆100之前，可以在所述器件晶圆100的正面上键合一支撑晶圆400，从而可以在所述支撑晶圆400的支撑作用下减薄所述器件晶圆100。此时，还可利用所述支撑晶圆400封闭所述下空腔暴露于器件晶圆正面的开口，因此可以认为本实施例中的支撑晶圆400能够用于构成封盖基板，以封闭下空腔在器件晶圆正面的开口。
需要说明的是，本实施例中，所述下空腔120的形成方法是：从正面刻蚀器件晶圆100，并从背面减薄所述器件晶圆100，以使下空腔120的开口从器件晶圆100的背面暴露出。
或者参考图5所示，在其他实施例中，所述下空腔120的形成方法还可以是：从所述器件晶圆的背面刻蚀所述器件晶圆，以形成所述晶体谐振器的下空腔120。以及，其他实施例中，从器件晶圆的背面刻蚀所述器件晶圆之前，还可以先减薄所述器件晶圆。
重点参考图5所示，在一个具体的实施例中，从器件晶圆背面刻蚀所述器件晶圆以形成下空腔的方法例如包括：
首先，从器件晶圆的背面减薄所述器件晶圆；当所述基底晶圆为绝缘体上硅晶圆时，则在减薄所述器件晶圆时可依次去除所述基底晶圆的底衬层和掩埋氧化层；当然，在减薄所述器件晶圆时，也可以选择部分去除所述底衬层，或者全部去除所述底衬层至暴露出所述掩埋氧化层等；
接着，从器件晶圆的背面刻蚀所述器件晶圆，以形成所述下空腔。需要说明的是，刻蚀所述器件晶圆以形成下空腔的深度可根据实际需求调整，此处不做限制。例如，在减薄所述器件晶圆以暴露出顶硅层103时，则可刻蚀所述顶硅层103以在顶硅层中形成下空腔；或者，也可以刻蚀所述顶硅层并进一步刻蚀所述介质层100B，以使所形成的下空腔120从所述顶硅层103延伸至所述介质层100B中。
还需要说明的是，如图5所示的下空腔的形成方法中，在形成所述下空腔之前，可以选择在器件晶圆的正面上也键合一支撑晶圆，以辅助支撑所述器件晶圆；当然，也可以选择不键合支撑晶圆，并可进一步在器件晶圆的正面上形成塑封层，以覆盖暴露于器件晶圆正面的组件。
此外，如上所述，在其他实施例中，第一连接件中的第一导电插塞211a、第二连接件中的第二导插塞212a、第二连接结构中的第三导电插塞211b 和第四导插塞212b可以在减薄所述器件晶圆以形成器件晶圆之后，从器件晶圆100的背面上制备。
具体的，在器件晶圆100的正面上形成如上所述的连接线，并从器件晶圆100的背面上制备如上所述的导电插塞，并使导电插塞与相应的重新布线层连接的方法包括：
首先，在键合所述支撑晶圆400之前，在所述器件晶圆100的正面上形成第一连接线221a、第二连接线222a、第三连接线221b和第四连接线 222b；
其中，所述第一连接线221a电连接所述第一互连结构111a，所述第二连接线212a电连接所述第二互连结构112a，所述第三连接线221b电连接所述第三互连结构111b，所述第四连接线212b电连接所述第四互连结构112b；
接着，在减薄所述器件晶圆以形成所述器件晶圆100之后，从所述器件晶圆100的背面刻蚀器件晶圆以形成第一连接孔、第二连接孔、第三连接孔和第四连接孔，所述第一连接孔、第二连接孔、第三连接孔和第四连接孔均贯穿所述器件晶圆100，以分别暴露出第一连接线221a、第二连接线222a、第三连接线221b和第四连接线222b；
接着，在所述第一连接孔、第二连接孔、第三连接孔和第四连接孔中填充导电材料，以分别形成第一导电插塞211a、第二导电插塞212a、第三导电插塞211b和第四导电插塞212b。
其中，所述第一导电插塞211a的一端与第一连接线221a连接，所述第一导电插塞211a的另一端用于与所述压电谐振片下电极电连接，所述第二导电插塞212a的一端与第二连接线222a连接，所述第二导电插塞212a 的另一端用于与所述压电谐振片上电极电连接，所述第三导电插塞211b的一端与第三连接线221b连接，所述第四导电插塞212b的一端与第四连接线222b连接，所述第三导电插塞212b和第四导电插塞212b的另一端均用于与所述半导体芯片电连接。
此外，另一实施例中，在器件晶圆100的背面上形成如上所述的连接线，并从器件晶圆100的背面上制备如上所述的导电插塞，以及使导电插塞与相应的连接线连接的方法包括：
首先，从所述器件晶圆100的背面减薄所述器件晶圆100，并从所述器件晶圆100的背面刻蚀所述器件晶圆以形成第一连接孔、第二连接孔、第三连接孔和第四连接孔；
接着，在所述第一连接孔、第二连接孔、第三连接孔和第四连接孔中填充导电材料，以分别形成第一导电插塞、第二导电插塞、第三导电插塞和第四导电插塞，所述第一导电插塞的一端与所述第一互连结构电连接，所述第二导电插塞的一端与所述第二互连结构电连接，所述第三导电插塞的一端与所述第三互连结构电连接，所述第四导电插塞的一端与所述第四互连结构电连接；
接着，在所述器件晶圆100的背面上形成第一连接线、第二连接线、第三连接线和第四连接线，所述第一连接线的一端连接所述第一导电插塞的另一端，所述第一连接线的另一端用于电连接所述下电极，以及所述第二连接线的一端连接所述第二导电插塞的另一端，所述第二连接线的另一单用于电连接所述上电极，所述第三连接线的一端连接第三互连结构，所述第四连接线的一端连接所述第四互连结构，所述第三连接线和所述第四连接线的另一端均用于电连接所述半导体芯片。
在步骤S300中，具体参考图2g所示，提供基板300，并刻蚀所述基板 300以形成所述晶体谐振器的上空腔310，所述上空腔310和所述下空腔 120对应设置。在后续形成键合基板300器件晶圆100时，所述上空腔310 和所述下空腔120分别对应在所述压电谐振片的两侧。
与所述器件晶圆100相对应的，所述基板300上也定义有多个器件区 AA，器件晶圆100的多个器件区和基板的多个器件区相互对应，所述下空腔120即形成在所述器件区AA中。
在步骤S400中，形成包括上电极、压电晶片和下电极的压电谐振片，所述上电极、所述压电晶片和所述下电极形成在所述器件晶圆100的背面和所述基板300的其中之一上。
即，可使包括上电极、压电晶片和下电极的压电谐振片均形成在所述器件晶圆100的背面上，或均形成在所述基板300上；或者，使所述压电谐振片的下电极形成在所述器件晶圆100的背面上，所述压电谐振片的上电极和压电晶片依次形成在所述基板300上；或者，使所述压电谐振片的下电极和压电晶片依次形成在所述器件晶圆100的背面上，所述压电谐振片的上电极形成在所述基板300上。
本实施例中，所述压电谐振片的上电极、压电晶片和下电极均形成在所述基板300上。具体的，在所述基板300上形成所述压电谐振片的方法包括如下步骤。
步骤一，具体参考图2g所示，在所述基板300表面的设定位置上形成上电极530。本实施例中，所述上电极530位于所述上空腔310的外围，在后续工艺中，使所述上电极530与控制电路110电性连接，具体使所述上电极530与所述第二电路112的所述第二互连结构电性连接。
步骤二，继续参考图2g所示，键合压电晶片520至所述上电极530。本实施例中，所述压电晶片520位于所述上空腔310的上方，并且所述压电晶片520的边缘搭接在所述上电极530上。其中，所述压电晶片520例如可以为石英晶片。
本实施例中，所述上空腔310的尺寸小于所述压电晶片520的尺寸，以利于将所述压电晶片520的边缘搭载于所述基板的表面上并封盖所述上空腔310的开口。
然而，在其他实施例中，所述上空腔例如具有第一空腔和第二空腔，所述第一空腔相对于第二空腔位于所述基底的更深位置中，第二空腔靠近所述基底的表面，并且第一空腔的尺寸小于所述压电晶片520的尺寸，以及第二空腔的尺寸大于压电晶片的尺寸。基于此，即可使所述压电晶片520 的边缘搭载在所述第一空腔上，并使所述压电晶片520至少部分被容纳在所述第二空腔中。此时可以认为，所述上空腔的开口尺寸大于所述压电晶片的宽度尺寸。
进一步的，所述上电极530从所述压电晶片520的下方横向延伸出，以构成上电极延伸部。在后续工艺中，即可通过所述上电极延伸部使所述上电极530连接至所述第二电路112的第二互连结构。
步骤三，具体参考图2h所示，在所述压电晶片520上形成下电极510。其中，所述下电极510还可以暴露出所述压电晶片520的中间区域。在后续工艺中，使所述下电极510与控制电路110电性连接，具体的使下电极 510与所述第一电路111的所述第一互连结构电性连接。
即，所述控制电路110中，第一电路111与下电极510电性连接，第二电路112与上电极530电性连接，以分别对所述下电极510和所述上电极530施加电信号，从而可在下电极510和所述上电极530之间产生电场，进而使位于所述上电极530和所述下电极510之间的所述压电晶片520能够在所述电场的作用下发生机械形变。其中，所述压电晶片520可随着所述电场的大小发生相应程度的机械形变，以及当上电极530和下电极510 之间的电场方向相反时，则压电晶片520的形变方向也随之改变。因此，在利用所述控制电路110对上电极530和下电极510施加交流电时，则压电晶片520的形变方向会随着电场的正负作收缩或膨胀的交互变化，从而产生机械振动。
本实施例中，在所述基板300上形成所述下电极510的方法例如包括如下步骤。
第一步骤，具体参考图2h所示，在所述基板300上形成第一塑封层 410，所述第一塑封层410覆盖所述基板300并暴露出所述压电晶片520。需要说明的是，本实施例中，所述上电极530形成在所述压电晶片520下方并从所述压电晶片520横向延伸出，以构成上电极延伸部，因此所述第一塑封层410还覆盖所述上电极530的上电极延伸部。
进一步的，所述第一塑封层410的表面不高于压电晶片520的表面。本实施例中，通过平坦化工艺形成所述第一塑封层410，以使所述第一塑封层410的表面与所述压电晶片520的表面齐平。
第二步骤，继续参考图2h所示，在所述压电晶片520的表面上形成下电极510，并且所述下电极510还从所述压电晶片520上横向延伸至所述第一塑封层410上，以构成下电极延伸部。在后续工艺中，即可通过所述下电极延伸部使所述下电极510连接至控制电路(具体连接至所述第一电路111的第一互连结构)。
其中，所述下电极510和所述上电极530的材质可均包括银。以及，可依次利用薄膜沉积工艺或蒸镀工艺形成所述上电极530和所述下电极 510。
需要说明的是，本实施例中，通过半导体工艺将所述上电极530、压电晶片520和下电极510依次形成在所述基板300上。然而，在其他实施例中，也可将上电极和下电极分别形成在压电晶片的两侧上，并将三者作为整体键合至所述基板上。
可选的方案中，在形成所述下电极510之后，还包括：在所述第一塑封层410上形成第二塑封层，以使所述基板300的表面更为平坦，从而有利于后续的键合工艺。
具体参考图2i所示，在所述第一塑封层410上形成第二塑封层420，所述第二塑封层420的表面不高于所述下电极510的表面以暴露出所述下电极510。本实施例中，可通过平坦化工艺形成所述第二塑封层420，以使所述第二塑封层420的表面与所述下电极510的表面齐平。以及，所述第二塑封层420还可暴露出所述压电晶片520的中间区域，从而在后续工艺中将所述基板300键合至所述器件晶圆100上时，即可使所述压电晶片520 的中间区域对应在器件晶圆100的下空腔120中。
之后，可继续在所述器件晶圆100或所述基板300上形成第一连接结构中第二连接件的第五导电插塞230。在后续工艺，即可通过所述第一连接件中的第一导电插塞和第一连接线，使下电极510电性连接至器件晶圆 100的控制电路上；以及，通过第二连接件中的第二导电插塞、第二连接线和第五导电插塞230，实现基板300上的上电极530电性连接至器件晶圆100的控制电路上。
具体的，结合图2i和图2f所示，本实施例中，所述下电极510暴露于所述第二塑封层420的表面并具有下电极延伸部，以及所述第一导电插塞 211a的顶部也暴露于所述器件晶圆100的表面，因此在键合器件晶圆100 和基板300时，即可以使下电极510位于所述器件晶圆100的表面上，并使下电极延伸部连接所述第一导电插塞211a。
接着参考图2i和图2f所示，所述上电极530掩埋在所述第一塑封层 410中，因此可进一步通过所述第五导电插塞使上电极530的上电极延伸部电连接所述第二导电插塞212a。
本实施例中，所述上电极530和所述压电晶片520依次形成在所述基板300上，进而可以在所述基板300上形成第二连接件的第五导电插塞。具体的，所述第二连接件的所述第五导电插塞230的形成方法包括：
首先，在所述基板300的表面上形成塑封层；本实施例中，所述第一塑封层410和所述第二塑封层420即构成所述塑封层；
接着，具体参考图2j所示，在所述塑封层中开设通孔，所述通孔暴露出所述上电极530，并在所述通孔中填充导电材料以形成第五导电插塞 230，所述第五导电插塞230的一端电连接所述上电极530。具体而言，所述第五导电插塞230与所述上电极530的上电极延伸部连接。
本实施例中，即依次刻蚀所述第二塑封层420和所述第一塑封层410，以形成所述通孔，并在所述通孔中填充导电材料以形成第五导电插塞230，所述第五导电插塞230的一端电连接所述上电极530，所述第五导电插塞 230的另一端暴露于所述第二塑封层420的表面，从而在键合所述器件晶圆100和所述基板300时，可使所述第五导电插塞230的另一端电连接至所述第二导电插塞212a。
在步骤S500中，具体参考图2k所示，从所述器件晶圆100的背面键合所述基板300，以使压电谐振片500位于所述器件晶圆100和所述基板 300之间，以及使所述上空腔310和所述下空腔120分别位于所述压电谐振片500的两侧，以构成晶体谐振器。以及，通过所述第一连接结构使所述压电谐振片500的上电极530和下电极510均与所述控制电路电性连接。
如上所述，本实施例中，在键合所述器件晶圆100和所述基板300之后，所述控制电路中，第一电路111通过第一连接件(包括，第一导电插塞和第一连接线)与所述下电极510电性连接，所述第二电路112通过第二连接件(包括，第二导电插塞、第二连接线和第五导电插塞)与所述上电极530电性连接。如此，即可通过所述控制电路，在所述压电晶片520 的两侧施加电信号，以使所述压电晶片520发生形变并在所述上空腔310 和所述下空腔120振动。
其中，所述器件晶圆100和所述基板300的键合方法例如包括：在所述器件晶圆100和/或所述基板300上形成粘合层，并利用所述粘合层使所述器件晶圆100和所述基板300相互键合。具体的，可以在形成有压电晶片的基底上形成所述粘合层，并使所述压电晶片的表面暴露于所述粘合层的表面，接着，再利用所述粘合层和未形成有所述压电晶片的基底相互键合。
本实施例中，所述压电谐振片500形成在所述基板300上，则所述器件晶圆100和所述基板300的键合方法例如包括：在所述基底300上形成粘合层，并且所述压电谐振片500的表面暴露于所述粘合层的表面，接着即可利用所述粘合层使所述基板300和所述器件晶圆100相互键合。
即，本实施例中，所述压电谐振片500的上电极530、压电晶片520 和下电极510均形成在所述基板300上，并使所述压电谐振片500封盖上空腔310的开口，以及在执行键合工艺之后使下空腔120对应在所述压电谐振片500背离所述上空腔310的一侧以构成晶体谐振器，并使所述晶体谐振器与器件晶圆100中的控制电路电性连接，由此实现了晶体谐振器和控制电路的集成设置。
在步骤S600中，具体参考图2l～图2m所示，键合半导体芯片700，所述半导体芯片700通过第二连接结构电性连接至所述控制电路。
其中，所述半导体芯片700中例如形成有驱动电路，所述驱动电路用于提供一电信号，所述电信号通过控制电路被施加在所述压电谐振片500 上，以控制所述压电谐振片500的机械形变。
进一步的，所述半导体芯片700相对于所述器件晶圆100构成异质芯片。即，所述半导体芯片700的基底材质不同于所述器件晶圆100的基底材质。例如，本实施例中，器件晶圆100的基底材质为硅，则所述异质芯片的基底材质可以为III-V族半导体材料或Ⅱ-Ⅵ族半导体材料(具体例如包括锗、锗硅或砷化镓等)。
本实施例中，是在器件晶圆100和基板300相互键合之后，在所述基板300上键合所述半导体芯片700，并通过第二连接结构使所述半导体芯片900和所述控制电路电性连接。
如上所述，所述第二连接结构包括导电插塞(包括第三导电插塞和第四导电插塞)和连接线(包括第三连接线和第四连接线)，以将控制电路的连接端口从器件晶圆的正面引出至器件晶圆的背面。
此外，本实施例中，是在器件晶圆100和基板300相互键合之后，在所述基板300上键合所述半导体芯片700，并通过第二连接结构使所述半导体芯片700和所述控制电路电性连接。基于此，本实施例中，所述第二连接结构还包括接触栓，所述接触栓贯穿所述基板300，以使所述接触栓的底部电连接所述导电插塞，所述接触栓的顶部电连接所述半导体芯片。
其中，所述第二连接结构的接触栓形成方法包括如下步骤。
步骤一，具体参考图2l所示，刻蚀所述基板300，以形成接触孔；本实施例中包括形成第一接触孔和第二接触孔。可选的方案中，在刻蚀基板 300之前，可先对所述基板中进行减薄工艺，以缩减基板300的厚度，以利于形成所述接触孔。
本实施例中，所述连接触孔还依次贯穿所述基板300、第一塑封层410 和第二塑封层420。以及，第一接触孔从基板300延伸至器件晶圆100的背面，并暴露出所述第三导电插塞；以及，所述第二接触孔从基板300延伸至器件晶圆100的背面，并暴露出所述第四导电插塞。
步骤二，在所述接触孔中填充导电材料以形成接触栓，其中所述接触栓的底部电连接所述控制电路，所述接触栓的顶部用于电连接所述半导体芯片700。本实施例中，在第一接触孔和所述第二接触孔中填充导电材料，以分别形成第一接触栓710和第二接触栓720；其中，所述第一接触栓710 的底部电连接所述第三导电插塞，所述第二接触栓720的底部电连接所述第四导电插塞。
在形成所述第二连接结构之后，即可在所述基板300上键合半导体芯片700。本实施例中，所述第一接触栓710和第二接触栓720上均键合有一半导体芯片700。此外，应当认识到，在其他实施例中，还可以在所述基板上形成接触垫，所述接触垫与接触栓的顶部连接，以及半导体芯片700 与所述接触垫键合连接。
在后续工艺中，还可在所述基板300上形成塑封层，以封盖所述半导体芯片。
实施例二
与实施例一的区别在于，本实施例中，所述压电谐振片500的上电极 530、压电晶片520和下电极510均形成在所述器件晶圆100的背面上，并使所述压电谐振片500封盖下空腔120的开口，以及所形成的晶体谐振器与器件晶圆100中的控制电路电性连接，接着再执行键合工艺，以使上空腔310对应在所述压电谐振片500背离所述下空腔120的一侧以构成晶体谐振器，由此实现了晶体谐振器和控制电路的集成设置。
本实施例中，提供具有控制电路的器件晶圆，以及在所述器件晶圆中形成下空腔的方法可参考实施例一所，此处不做赘述。
以及，本实施例中将所述压电谐振片500形成在所述器件晶圆100上的方法包括：
首先，在所述器件晶圆100背面的设定位置上形成下电极510；本实施例中，所述下电极510位于所述下空腔120的外围；
接着，键合压电晶片520至所述下电极510；本实施例中，所述压电晶片520位于所述下空腔120的上方，并封盖所述下空腔120的开口，以及所述压电晶片520的边缘搭载在所述下电极510上；
接着，在所述压电晶片520上形成所述上电极530。
当然，在其他实施例中，也可将上电极和下电极分别形成在压电晶片的两侧上，并将三者作为整体键合至所述器件晶圆100的背面上。
以及，在所述器件晶圆100上形成所述第一连接结构，所述第一连接结构包括用于电连接下电极的第一连接件和用于电连接上电极的第二连接件。其中，所述第一连接件包括第一导电插塞和第一连接线，所述第二连接件包括第二导电插塞和第二连接线。所述第一导电插塞、第一连接线、第二导电插塞和第二连接线的形成方法可参考实施例一，此处不再赘述。
进一步的，所述第二连接件还包括第五导电插塞230，所述第五导电插塞230可以在形成所述压电晶片520之后，以及形成所述上电极530之前形成。具体的，在形成所述上电极之前形成所述第五导电插塞，其形成方法包括如下步骤。
步骤一，在所述器件晶圆100的背面上形成塑封层；本实施例中，所述塑封层覆盖所述器件晶圆100的背面并暴露出所述压电晶片520；
步骤二，在所述塑封层中开设通孔，并在所述通孔中填充导电材料以形成第五导电插塞230，所述第五导电插塞230的底部电性连接至所述第二互连结构，所述第五导电插塞的顶部暴露于所述塑封层；
步骤三，在所述器件晶圆100上形成所述上电极530之后，所述上电极530至少部分覆盖所述压电晶片520，并进一步延伸出所述压电晶片至所述第五导电插塞的顶部，以使所述上电极530和所述导电插塞电性连接。即，所述上电极530中从压电晶片延伸出的上电极延伸部直接与所述第五导电插塞230电性连接。
或者，步骤三中，在形成所述上电极530于所述压电晶片520上之后，还可在所述上电极530上形成互连线，所述互连线从所述上电极延伸至所述第五导电插塞的顶部，以使所述上电极通过所述互连线和所述第五导电插塞电性连接。即，在所述上电极530通过一互连线与所述第五导电插塞电性连接。
进一步的，在器件晶圆100上形成有所述压电谐振片200，以及在基板300上形成所述上空腔310之后，即可键合所述器件晶圆100和所述基板300。
具体的，键合所述器件晶圆100和所述基板300的方法包括：首先，在所述器件晶圆100上形成粘合层，并使所述压电晶片的表面暴露于所述粘合层；接着，利用所述粘合层，键合所述器件晶圆100和所述基板300。
执行键合工艺之后，即可使基板300中的上空腔对应在所述压电晶片 520背离所述下空腔的一侧。其中，所述上空腔的尺寸可以大于所述压电晶片的尺寸，从而使所述压电晶片位于所述上空腔内。
此外，在步骤S600中，在基板上键合半导体芯片，以及使半导体芯片通过第二连接结构电连接至控制电路的方法可参考实施例一，此处不做赘述。
实施例三
实施例一和实施例二中，包括上电极、压电晶片和下电极的压电谐振片均形成在基板或所述器件晶圆上。而与上述实施例的区别在于，本实施例中上电极和压电晶片形成在基板上，下电极形成在器件晶圆上。
图3a～图3d为本发明实施例三中的晶体谐振器与控制电路的集成方法在其制备过程中的结构示意图，以下结合附图对本实施例中形成晶体谐振器的各个步骤进行详细说明。
首先参考图3a所示，提供器件晶圆100，所述器件晶圆100中形成有控制电路，并在所述器件晶圆100的背面上形成下电极510，所述下电极 510与第一连接结构中的第一导电插塞电连接。
此外，在形成所述下电极510时，还可同时在所述器件晶圆100上重新布线层610，所述重新布线层610覆盖所述第一连接结构中的第二导电插塞。
进一步的，在形成在所述下电极510之后，还包括：在所述器件晶圆 100上形成第二塑封层420，所述第二塑封层420的表面不高于所述下电极 510，以暴露出所述下电极510。本实施例中，所述第二塑封层420的表面也不高于重新布线层610的表面，以暴露出所述重新布线层610。在后续执行键合工艺之后，即可使所述下电极510设置在压电晶片的一侧，以及使重新布线层610与位于压电晶片另一侧的上电极电性连接。
其中，可通过平坦化工艺形成所述第二塑封层420，以使所述第二塑封层420的表面与所述下电极510的表面齐平，如此即可有效提高器件晶圆100的表面平坦度，有利于实现后续的键合工艺。
继续参考图3a所述，本实施例中，在依次形成所述下电极510和所述第二塑封层420之后，依次刻蚀所述第二塑封层420和所述介质层100B以形成下空腔120，并使所述下电极510围绕在所述下空腔120的外围。
接着参考图3b所示，提供基板300，并在基板300对应上空腔的上方依次形成上电极530和压电晶片520。其中，所述上电极可以利用蒸镀工艺或者薄膜沉积工艺形成，以及所述压电晶片键合至所述上电极上。
具体的，所述上电极530围绕在上空腔310的外围，在后续工艺中，使所述上电极530电性连接器件晶圆100上的重新布线层610，以使所述上电极530与所述第二电路112的所述第二互连结构112a电性连接。以及，所述压电晶片520的中间区域对应基板300中的上空腔310，所述压电晶片520的边缘搭接在所述上电极530上，并且所述上电极530从所述压电晶片520的下方横向延伸出，以构成上电极延伸部。
继续参考图3b所示，本实施例中，在形成所述压电晶片520之后还包括：在所述基板300上形成第一塑封层410，所述第一塑封层410覆盖所述基板300和所述上电极530的上电极延伸部，并且所述第一塑封层410 的表面不高于压电晶片520的表面，以暴露出所述压电晶片520。
类似的，本实施例中，也可通过平坦化工艺形成所述第一塑封层410，以使所述第一塑封层410的表面与所述压电晶片520的表面齐平，如此即可所述基板300的表面更为平坦，从而有利于后续的键合工艺。
接着参考图3c所示，在所述器件晶圆或所述基板上形成第一连接结构的第五导电插塞230，用于使所述上电极530和所述第二导电插塞电连接。其中，第五导电插塞230的形成方法包括：
首先，在所述基板100的表面上形成塑封层，本实施例中所述塑封层即包括所述第一塑封层410；
接着，刻蚀所述塑封层，以形成一通孔；本实施例中，即刻蚀所述第一塑封层410，所述通孔暴露出所述上电极530的所述上电极延伸部，并在所述通孔中填充导电材料以形成第五导电插塞，所述第五导电插塞230 的顶部暴露于所述第一塑封层410的表面。具体而言，所述第五导电插塞 230与所述上电极530的上电极延伸部连接。如此，即可所述上电极530 通过所述第五导电插塞230和所述重新布线层610电连接至第二导电插塞。
接着参考图3d所示，从器件晶圆的背面键合所述基板300，以使所述压电晶片520背离所述上空腔310的一侧对应所述下空腔120，此时位于所述器件晶圆100上的下电极510相应的位于所述压电晶片520远离所述上电极530的一侧。
本实施例中，键合所述器件晶圆100和所述基板300的方法包括：首先，在所述基板300上形成粘合层，并使所述压电晶片520的表面暴露于所述粘合层；接着，利用所述粘合层，键合所述器件晶圆和所述基板。
具体的，在键合所述器件晶圆100和所述基板300后，即可使器件晶圆100上与第二导电插塞连接的重新布线层610，能够与基板300上与上电极530连接的第五导电插塞230电接触，从而使上电极530电性连接所述控制电路。
后续工艺中，在器件晶圆的背面键合半导体芯片并使半导体芯片电连接控制电路的方法可参考实施例一，此处不做赘述。
实施例四
与上述实施例的区别在于，本实施例中，是在器件晶圆和基板相互键合之前，将半导体芯片键合至器件晶圆的背面上，并通过第二连接结构使半导体芯片和控制电路电性连接。以及，本实施例中，以所述压电谐振片的下电极、压电晶片和上电极均形成在所述器件晶圆上为例进行解释说明。
首先，参考图4a所示，提供器件晶圆100，所述器件晶圆100中形成有控制电路。以及，在所述器件晶圆中还形成有第一连接结构的第一导电插塞、第一连接线、第二导电插塞和第二连接线，以及第二连接结构中的导电插塞和连接线。
接着，参考图4a～图4c所示，在所述器件晶圆100上依次形成下电极 210、压电晶片220和上电极230。
本实施例中，在键合所述基板300之前，将所述半导体芯片700键合至所述器件晶圆100上。
具体的，在键合所述半导体芯片之前，还包括在所述器件晶圆的背面上形成第二连接结构中的接触垫710’，所述接触垫710’的底部电连接所述导电插塞，所述接触垫710’的顶部用于电连接所述半导体芯片700。
以及，在键合所述半导体芯片700之后，在所述器件晶圆上形成塑封层，以覆盖所述半导体芯片700。
此外，本实施例中，所述第一连接结构还包括第五导电插塞230，其形成方法例如包括：具体参考图4c所示，刻蚀所述塑封层以形成通孔，并在通孔中填充导电材料以形成第五导电插塞230。所述第五导电插塞230 的底部电连接所述第二导电插塞，所述第五导电插塞230的顶部暴露于所述塑封层，并使所形成的上电极230进一步延伸至第五导电插塞230的顶部。
接着，参考图4d所示，提供一基板300，并刻蚀所述基板300以形成上空腔310，以及将所述基板300和所述器件晶圆100相互键合。如此，即形成晶体谐振器，并实现晶体谐振器、半导体芯片和控制电路的集成设置。
基于如上所述的形成方法，本实施例中对所形成的晶体谐振器与控制电路的集成结构进行说明，具体可结合图2a～图2k以及图3d所示，所述晶体谐振器包括：
器件晶圆100，所述器件晶圆100中形成有控制电路，以及在所述器件晶圆100中还形成有下空腔120，所述下空腔120具有位于所述器件晶圆背面的开口；本实施例中，所述控制电路中的至少部分互连结构延伸至所述器件晶圆100的正面；
基板300，所述基板300从器件晶圆的背面键合在所述器件晶圆100 上，并且所述基板300中形成有上空腔310，所述上空腔310的开口朝向所述器件晶圆100，即所述上空腔310的开口和所述下空腔120的开口相对设置；
压电谐振片500，包括下电极510、压电晶片520和上电极530，所述压电谐振片500位于所述器件晶圆100和所述基板300之间，并且所述压电谐振片500的两侧分别对应所述下空腔120和所述上空腔310；
第一连接结构，用于使所述压电谐振片500的上电极530和下电极510 与所述控制电路电性连接；
半导体芯片700，键合在所述器件晶圆100的背面上或所述基板300 上；其中，所述半导体芯片700中例如形成有驱动电路，用于产生电信号，并将电信号经由所述控制电路100传输至压电谐振片500；
第二连接结构，用于使所述半导体芯片700电性连接至所述控制电路。
进一步的，所述半导体芯片700可相对于所述器件晶圆100构成异质芯片。即，所述半导体芯片的基底材质不同于所述器件晶圆100的基底材质。例如，本实施例中，器件晶圆100的基底材质为硅，则所述异质芯片的基底材质可以为III-V族半导体材料或Ⅱ-Ⅵ族半导体材料(具体例如包括锗、锗硅或砷化镓等)。
即，利用半导体平面工艺，分别在器件晶圆100和基板300上分别形成下空腔120和上空腔310，并通过键合工艺使上空腔120和下空腔310 对应，并分别设置在压电谐振片500相对的两侧，从而可基于控制电路使所述压电谐振片500能够在所述上空腔310和所述下空腔120中震荡，如此，即可使压电谐振片500能够和控制电路集成在同一器件晶圆上。同时，还可进一步将半导体芯片键合至器件晶圆100上，进而可利用半导体芯片并经由所述控制电路110，实现片上调制晶体谐振器的温度漂移和频率矫正等原始偏差，有利于提高晶体谐振器的性能。可见，本实施例中的晶体谐振器，不仅能够提高器件的集成度，并且基于半导体工艺所形成的晶体谐振器其的尺寸更小，从而还能够进一步降低器件功耗。
继续参考图2a所示，所述控制电路包括第一电路111和第二电路112，所述第一电路111和所述第二电路112分别与所述压电谐振片500的上电极和下电极电性连接。
具体的，所述第一电路111包括第一晶体管、第一互连结构111a和第三互连结构111b，所述第一晶体管掩埋在所述器件晶圆100中，所述第一互连结构111a和第三互连结构111b均与所述第一晶体管电连接，并均延伸至所述器件晶圆100的正面。其中，所述第一互连结构111a与所述下电极510电性连接，所述第三互连结构111b与所述半导体芯片电连接。
类似的，所述第二电路112包括第二晶体管、第二互连结构112a和第四互连结构112b，所述第二晶体管掩埋在所述器件晶圆100中，所述第二互连结构112a和第四互连结构112b均与所述第二晶体管电连接，并均延伸至所述器件晶圆100的正面。其中，所述第二互连结构112a与所述上电极530电性连接，所述第四互连结构112b与所述半导体芯片电连接。
进一步的，所述第一连接结构包括第一连接件和第二连接件，所述第一连接件连接所述第一互连结构111a和所述压电谐振片的下电极510，所述第二连接件连接所述第二互连结构112a和所述压电谐振片的上电极 530。
其中，所述第一连接件包括第一导电插塞211a，所述第一导电插塞 211a贯穿所述器件晶圆100，以使所述第一导电插塞211a的一端延伸至所述器件晶圆100的正面并和所述第一互连结构电性连接，以及使所述第一导电插塞211a的另一端延伸至所述器件晶圆100的背面并和所述压电谐振片500的下电极510电性连接。
进一步的，所述第一连接件还包括第一连接线211。本实施例中，所述第一连接线221a，形成在所述器件晶圆100的正面上，所述第一连接线 221a连接所述第一导电插塞211a和所述第一互连结构111a。或者，在其他实施例中，所述第一连接线221a形成在器件晶圆100的背面上，并使所述第一连接线连接所述第一导电插塞和所述下电极。
本实施例中，所述下电极510位于所述器件晶圆100的背面上，并位于所述下空腔120的外围，以及所述下电极510还横向延伸出所述压电晶片520以构成下电极延伸部，所述下电极延伸部覆盖所述第一导电插塞 211a，以使所述下电极210与所述第一电路111的第一互连结构111a电性连接。
以及，所述第二连接件包括第二导电插塞212a，所述第二导电插塞 212a贯穿所述器件晶圆100，以使所述第二导电插塞212a的一端延伸至所述器件晶圆100的正面并和所述第二互连结构电性连接，以及使所述第二导电插塞212a的另一端延伸至所述器件晶圆100的背面并和所述压电谐振片500的上电极530电性连接；以及，
进一步的，所述第二连接件还包括第二连接线212。本实施例中，所述第二连接线222a形成在所述器件晶圆100的正面上，所述第二连接线222a连接所述第二导电插塞212a和所述第二互连结构112a。或者，在其他实施例中，所述第二连接线222a形成在器件晶圆100的背面上，并使所述第二连接线连接所述第二导电插塞和所述上电极。
进一步的，所述第二连接件还包括第五导电插塞，所述第五导电插塞的一端电连接所述上电极530，所述第五导电插塞的另一端电连接所述第二导电插塞212a。例如，使所述上电极从压电晶片上延伸至所述第五导电插塞的端部上。
具体的，在所述器件晶圆100和所述基板300之间设置有塑封层，所述塑封层包覆所述压电晶片220的侧壁，并覆盖上电极延伸部和下电极延伸部。第二连接件中的所述第五导电插塞230贯穿所述塑封层，以使第五导电插塞230的一端连接至所述上电极延伸部，所述第三导电插塞230的另一端电连接所述第二导电插塞。
当然，在其他实施例中，所述第二连接件还可包括一互连线。所述互连线的一端覆盖所述上电极530，所述互连线的另一端至少部分覆盖所述第五导电插塞的顶部，以使所述互连线和所述第五导电插塞连接。
进一步的，所述第二连接结构包括导电插塞和连接线，其中，第二连接结构中的导电插塞贯穿所述器件晶圆100，以使所述导电插塞的一端延伸至所述器件晶圆100的正面，以及使所述导电插塞的另一端延伸至所述器件晶圆100的背面并和所述半导体芯片900电性连接，所述连接线形成在所述器件晶圆100的正面上，并使所述连接线连接所述导电插塞和所述控制电路。
即，利用所述导电插塞和所述连接线，实现控制电路中用于电连接半导体芯片的连接端口能够从器件晶圆的正面引出至器件晶圆的背面，从而可以将半导体芯片设置在器件晶圆的背面上，并从器件晶圆的背面与控制电路电性连接。
本实施例中，所述第二连接结构的导电插塞包括第三导电插塞211b和第四导电插塞212b，以及第二连接结构的连接线包括第一连接线221b和第二连接线222b。其中，所述第三连接线221b连接所述第三导电插塞211b 和所述第三互连结构111b，所述第四连接线222b连接所述第四导电插塞212b和所述第四互连结构112b。
此外，本实施例中，所述半导体芯片700键合在所述基板300远离所述器件晶圆100的表面上。进一步的，所述第二连接结构还包括接触栓，所述接触栓贯穿所述基板300，以使所述接触栓的底部电连接所述导电插塞，所述接触栓的顶部电连接所述半导体芯片700。
本实施例中，所述第二连接结构的接触栓包括第一接触栓710和第二接触栓720。第一接触栓710的底部电连接所述第三互连结构111b，所述第一接触栓710的顶部电连接所述半导体芯片600。以及，第二接触栓720 的底部电连接所述第四互连结构112b，所述第二接触栓720的顶部电连接所述半导体芯片600。
继续参考图2a所示，本实施例中，所述器件晶圆100包括基底晶圆 100A和介质层100B。其中，所述第一晶体管和所述第二晶体管均形成在所述基底晶圆100A上，所述介质层100B形成在所述基底晶圆100A上并覆盖所述第一晶体管和所述第二晶体管，以及所述第三互连结构111b、所述第一互连结构111a、所述第四互连结构112b和所述第二互连结构112a均形成在所述介质层100B中并延伸至所述介质层100B的远离所述基底晶圆 100A的表面。
以及，在所述基板300上还可形成有塑封层，以利用所述塑封层覆盖所述半导体芯片700。
本实施例中，所述下空腔120贯穿所述器件晶圆100，从而使所述下空腔120还具有位于所述器件晶圆正面的开口。基于此，可选的方案中，在所述器件晶圆的正面上还键合有一封盖基板，以利用所述封盖基板封闭所述下空腔暴露于器件正面的开口，其中所述封盖基板例如可采用硅基底等构成。
此外，在其他实施例中，例如参考图4d所示，所述半导体芯片600还可以键合在所述器件晶圆100和所述基板300之间。基于此，所述第二连接结构可包括接触垫710’，所述接触垫710’形成在所述器件晶圆100的表面上，所述接触垫710’的底部电连接所述控制电路，所述接触垫710’的顶部电连接所述半导体芯片700。
综上所述，本发明提供的晶体谐振器与控制电路的集成方法中，在器件晶圆中形成下空腔，在基板中形成上空腔，并利用键合工艺使器件晶圆和基板键合，以将压电谐振片夹持在器件晶圆和基板之间，并使下空腔和上空腔分别对应在压电谐振片的两侧，从而实现了控制电路和晶体谐振器集成在同一器件晶圆上。基于此，还可将例如形成有驱动电路的半导体芯片进一步键合至器件晶圆的背面上，即半导体芯片、控制电路和晶体谐振器均集成在同一半导体衬底上，从而有利于实现片上调制晶体谐振器的温度漂移和频率矫正等原始偏差。并且，相比于传统的晶体谐振器(例如，表面贴装型晶体谐振器)，本发明中基于半导体平面工艺所形成的晶体谐振器，具备更小的尺寸，从而可相应的降低晶体谐振器的功耗。此外本发明中的晶体谐振器更也易于与其他半导体元器件集成，有利于提高器件的集成度。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (44)

1.一种晶体谐振器与控制电路的集成方法，其特征在于，包括：
提供器件晶圆，所述器件晶圆中形成有控制电路；
在所述器件晶圆中形成下空腔，所述下空腔具有位于所述器件晶圆背面的开口；
提供基板，并刻蚀所述基板以形成所述晶体谐振器的上空腔，所述上空腔和所述下空腔对应设置；
形成包括上电极、压电晶片和下电极的压电谐振片，所述上电极、所述压电晶片和所述下电极形成在所述器件晶圆的背面和所述基板其中之一上；
在所述器件晶圆或所述基板上形成第一连接结构；
在所述器件晶圆的背面上键合所述基板，以使所述压电谐振片位于所述器件晶圆和所述基板之间，以及使所述上空腔和所述下空腔分别位于所述压电谐振片的两侧，并通过所述第一连接结构使所述压电谐振片的上电极和下电极均与所述控制电路电性连接；以及，
以朝向所述器件晶圆的背面的方向键合半导体芯片，以及形成第二连接结构，所述半导体芯片通过所述第二连接结构电性连接至所述控制电路。
2.如权利要求1所述的晶体谐振器与控制电路的集成方法，其特征在于，所述器件晶圆包括基底晶圆和形成在所述基底晶圆上的介质层。
3.如权利要求2所述的晶体谐振器与控制电路的集成方法，其特征在于，所述基底晶圆为绝缘体上硅基底，包括沿着由所述背面至所述正面的方向依次层叠设置的底衬层、掩埋氧化层和顶硅层。
4.如权利要求1所述的晶体谐振器与控制电路的集成方法，其特征在于，所述下空腔的形成方法包括：从所述器件晶圆的正面刻蚀所述器件晶圆，以形成所述晶体谐振器的下空腔，并从所述器件晶圆的背面减薄所述器件晶圆，以暴露出所述下空腔，并在所述器件晶圆的正面键合封盖基板，以封闭所述下空腔在器件晶圆正面的开口；
或者，所述下空腔的形成方法包括：从所述器件晶圆的背面刻蚀所述器件晶圆，以形成所述晶体谐振器的下空腔。
5.如权利要求4所述的晶体谐振器与控制电路的集成方法，其特征在于，所述器件晶圆包括绝缘体上硅衬底，包括沿着由背面至正面的方向依次层叠设置的底衬层、掩埋氧化层和顶硅层；
其中，通过背面刻蚀所述器件晶圆以形成下空腔之前还包括去除所述底衬层和所述掩埋氧化层，以及从所述器件晶圆的背面刻蚀所述器件晶圆包括刻蚀所述顶硅层，以形成所述下空腔。
6.如权利要求1所述的晶体谐振器与控制电路的集成方法，其特征在于，所述压电谐振片形成在所述器件晶圆的背面或所述基板上；或者，所述压电谐振片的下电极形成在所述器件晶圆的背面上，所述压电谐振片的上电极和压电晶片依次形成在所述基板上；或者，所述压电谐振片的下电极和压电晶片依次形成在所述器件晶圆的背面上，所述压电谐振片的上电极形成在所述基板上。
7.如权利要求6所述的晶体谐振器与控制电路的集成方法，其特征在于，所述压电谐振片形成在所述器件晶圆的背面上的方法包括：
在所述器件晶圆背面的设定位置上形成下电极；
键合压电晶片至所述下电极；
在所述压电晶片上形成所述上电极；或者，
所述压电谐振片的上电极和下电极形成在压电晶片上，三者作为整体键合至所述器件晶圆的背面上。
8.如权利要求6所述的晶体谐振器与控制电路的集成方法，其特征在于，所述压电谐振片形成在所述基板上的方法包括：
在所述基板表面的设定位置上形成上电极；
键合压电晶片至所述上电极；
在所述压电晶片上形成所述下电极；或者，
所述压电谐振片的上电极和下电极形成在压电晶片上，三者作为整体键合至所述基板上。
9.如权利要求8或9所述的晶体谐振器与控制电路的集成方法，其特征在于，形成所述下电极的方法包括蒸镀工艺或薄膜沉积工艺；以及，形成所述上电极的方法包括蒸镀工艺或薄膜沉积工艺。
10.如权利要求5所述的晶体谐振器与控制电路的集成方法，其特征在于，所述上电极形成在所述基板上，所述下电极形成在所述器件晶圆的背面上；其中，所述上电极和所述下电极利用蒸镀工艺或者薄膜沉积工艺形成，以及所述压电晶片键合至所述上电极或者所述下电极。
11.如权利要求1所述的晶体谐振器与控制电路的集成方法，其特征在于，所述控制电路包括第一互连结构和第二互连结构，所述第一连接结构包括第一连接件和第二连接件；
其中，所述第一连接件连接所述第一互连结构和所述压电谐振片的下电极，所述第二连接件连接所述第二互连结构和所述压电谐振片的上电极。
12.如权利要求11所述的晶体谐振器与控制电路的集成方法，其特征在于，在形成所述下电极之前，形成所述第一连接件；其中，
所述第一连接件包括位于所述器件晶圆中的第一导电插塞，所述第一导电插塞的两端分别用于与所述第一互连结构和所述下电极电连接；
或者，所述第一连接件包括位于所述器件晶圆中的第一导电插塞以及位于所述器件晶圆背面且与所述第一导电插塞的一端电连接的第一连接线，所述第一导电插塞的另一端与所述第一互连结构电连接，所述第一连接线与所述下电极电连接；
或者，所述第一连接件包括位于所述器件晶圆中的第一导电插塞以及位于所述器件晶圆正面且与所述第一导电插塞的一端电连接的第一连接线，所述第一导电插塞的另一端与下电极电连接，所述第一连接线与所述第一互连结构电连接。
13.如权利要求12所述的晶体谐振器与控制电路的集成方法，其特征在于，形成具有所述第一导电插塞和位于器件晶圆正面的第一连接线的第一连接件的方法包括：
从所述器件晶圆的正面刻蚀所述器件晶圆以形成第一连接孔；
在所述第一连接孔中填充导电材料，以形成第一导电插塞；
在所述器件晶圆的正面上形成第一连接线，所述第一连接线连接所述第一导电插塞和所述第一互连结构；
从所述器件晶圆的背面减薄所述器件晶圆，暴露出所述第一导电插塞，以用于与所述压电谐振片的下电极电连接；
或者，形成具有所述第一导电插塞和位于器件晶圆正面的第一连接线的第一连接件的方法包括：
在所述器件晶圆的正面上形成第一连接线，所述第一连接线电连接所述第一互连结构；
从所述器件晶圆的背面减薄所述器件晶圆，并从所述器件晶圆的背面刻蚀所述器件晶圆以形成第一连接孔，所述第一连接孔贯穿所述器件晶圆，以暴露出所述第一连接线；以及，
在所述第一连接孔中填充导电材料，以形成第一导电插塞，所述第一导电插塞的一端与第一连接线连接，所述第一导电插塞的另一端用于与所述压电谐振片的下电极电连接。
14.如权利要求12所述的晶体谐振器与控制电路的集成方法，其特征在于，形成具有所述第一导电插塞和位于器件晶圆背面的第一连接线的第一连接件的方法包括：
从所述器件晶圆的正面刻蚀所述器件晶圆以形成第一连接孔；
在所述第一连接孔中填充导电材料，以形成第一导电插塞，所述第一导电插塞与所述第一互连结构电连接；
从所述器件晶圆的背面减薄所述器件晶圆，暴露出所述第一导电插塞；
在所述器件晶圆的背面上形成第一连接线，所述第一连接线的一端连接所述第一导电插塞，所述第一连接线的另一端用于电连接所述下电极；
或者，形成具有所述第一导电插塞和位于器件晶圆背面的第一连接线的第一连接件的方法包括：
从所述器件晶圆的背面减薄所述器件晶圆，并从所述器件晶圆的背面刻蚀所述器件晶圆以形成第一连接孔；
在所述第一连接孔中填充导电材料，以形成第一导电插塞，所述第一导电插塞的一端与所述第一互连结构电连接；
在所述器件晶圆的背面上形成第一连接线，所述第一连接线的一端连接所述第一导电插塞的另一端，所述第一连接线的另一端用于电连接所述下电极。
15.如权利要求12所述的晶体谐振器与控制电路的集成方法，其特征在于，所述器件晶圆的背面上具有所述下电极之后，所述下电极还从所述压电晶片的下方延伸出以和所述第一导电插塞电性连接。
16.如权利要求11所述的晶体谐振器与控制电路的集成方法，其特征在于，在形成所述上电极之前，形成所述第二连接件；其中，
所述第二连接件包括位于所述器件晶圆中的第二导电插塞，所述第二导电插塞的两端分别用于与所述第二互连结构和所述上电极电连接；
或者，所述第二连接件包括位于所述器件晶圆中的第二导电插塞以及位于所述器件晶圆背面且与所述第二导电插塞的一端电连接的第二连接线，所述第二导电插塞的另一端与所述第二互连结构电连接，所述第二连接线与所述上电极电连接；
或者，所述第二连接件包括位于所述器件晶圆中的第二导电插塞以及位于所述器件晶圆正面且与所述第二导电插塞的一端电连接的第二连接线，所述第二导电插塞的另一端与上电极电连接，所述第二连接线与所述第二互连结构电连接。
17.如权利要求16所述的晶体谐振器与控制电路的集成方法，其特征在于，形成具有所述第二导电插塞和位于器件晶圆正面的第二连接线的第二连接件的方法包括：
从所述器件晶圆的正面刻蚀所述器件晶圆以形成第二连接孔；
在所述第二连接孔中填充导电材料，以形成第二导电插塞；
在所述器件晶圆的正面上形成第二连接线，所述第二连接线连接所述第二导电插塞和所述第二互连结构；
从所述器件晶圆的背面减薄所述器件晶圆，暴露出所述第二导电插塞，以用于与所述压电谐振片的上电极电连接；
或者，形成具有所述第二导电插塞和位于器件晶圆正面的第二连接线的第一连接件的方法包括：
在所述器件晶圆的正面上形成第二连接线，所述第二连接线电连接所述第二互连结构；
从所述器件晶圆的背面减薄所述器件晶圆，并从所述器件晶圆的背面刻蚀所述器件晶圆以形成第二连接孔，所述第二连接孔贯穿所述器件晶圆，以暴露出所述第二连接线；以及，
在所述第二连接孔中填充导电材料，以形成第二导电插塞，所述第二导电插塞的一端与第二连接线连接，所述第二导电插塞的另一端用于与所述压电谐振片的上电极电连接。
18.如权利要求16所述的晶体谐振器与控制电路的集成方法，其特征在于，形成具有所述第二导电插塞和位于器件晶圆背面的第二连接线的第二连接件的方法包括：
从所述器件晶圆的正面刻蚀所述器件晶圆以形成第二连接孔；
在所述第二连接孔中填充导电材料，以形成第二导电插塞，所述第二导电插塞与所述第二互连结构电连接；
从所述器件晶圆的背面减薄所述器件晶圆，暴露出所述第二导电插塞；
在所述器件晶圆的背面上形成第二连接线，所述第二连接线的一端连接所述第二导电插塞，所述第二连接线的另一端用于电连接所述上电极；
或者，形成具有所述第二导电插塞和位于器件晶圆背面的第二连接线的第二连接件的方法包括：
从所述器件晶圆的背面减薄所述器件晶圆，并从所述器件晶圆的背面刻蚀所述器件晶圆以形成第二连接孔；
在所述第二连接孔中填充导电材料，以形成第二导电插塞，所述第二导电插塞的一端与所述第二互连结构电连接；
在所述器件晶圆的背面上形成第二连接线，所述第二连接线的一端连接所述第二导电插塞的另一端，所述第二连接线的另一端用于电连接所述上电极。
19.如权利要求16所述的晶体谐振器与控制电路的集成方法，其特征在于，所述压电晶片形成在器件晶圆的背面上，并在所述器件晶圆具有所述上电极之前，所述第二连接件的形成方法还包括：
在所述器件晶圆的背面上形成塑封层；
在所述塑封层中形成通孔，并在所述通孔中填充导电材料以形成第五导电插塞，所述第五导电插塞的底部电性连接所述第二互连结构，所述第五导电插塞的顶部暴露于所述塑封层；以及，
在所述器件晶圆上具有所述上电极之后，所述上电极延伸出所述压电晶片至所述第五导电插塞的顶部，以使所述上电极和所述第五导电插塞电性连接；或者，在所述器件晶圆上具有所述上电极之后，在所述塑封层上形成互连线，所述互连线的一端覆盖所述上电极，所述互连线的另一端覆盖所述第五导电插塞。
20.如权利要求16所述的晶体谐振器与控制电路的集成方法，其特征在于，所述上电极和所述压电晶片依次形成在所述基板上，并在所述器件晶圆和所述基板键和之前，所述第二连接件的形成方法还包括：
在所述基板的表面上形成塑封层；
在所述塑封层中开设通孔，所述通孔暴露出所述上电极，并在所述通孔中填充导电材料以形成第五导电插塞，所述第五导电插塞的一端电连接所述上电极；
以及，在键合所述器件晶圆和所述基板时，所述第五导电插塞的另一端电连接至所述第二互连结构。
21.如权利要求1所述的晶体谐振器与控制电路的集成方法，其特征在于，所述第二连接结构的形成方法包括：
从所述器件晶圆的正面刻蚀所述器件晶圆，以形成连接孔；
在所述连接孔中填充导电材料，以形成导电插塞；
在所述器件晶圆的正面上形成连接线，所述连接线连接所述导电插塞和所述控制电路；以及，
从所述器件晶圆的背面减薄所述器件晶圆，直至暴露出所述导电插塞，以用于与所述半导体芯片电连接。
22.如权利要求1所述的晶体谐振器与控制电路的集成方法，其特征在于，所述第二连接结构的形成方法包括：
在所述器件晶圆的正面上形成连接线，所述连接线电连接所述控制电路；
从所述器件晶圆的背面刻蚀所述器件晶圆以形成连接孔，所述连接孔贯穿所述器件晶圆，以暴露出所述连接线；以及，
在所述连接孔中填充导电材料以形成导电插塞，所述导电插塞的一端与连接线连接，所述导电插塞的另一端用于电连接所述半导体芯片。
23.如权利要求21或22所述的晶体谐振器与控制电路的集成方法，其特征在于，在键合所述器件晶圆和所述基板之后，在所述基板上键合所述半导体芯片。
24.如权利要求23所述的晶体谐振器与控制电路的集成方法，其特征在于，所述第二连接结构的形成方法还包括：
键合所述半导体芯片之前，刻蚀所述基板，以形成接触孔；以及，
在所述接触孔中填充导电材料以形成接触栓，其中所述接触栓的底部电连接所述导电插塞，所述接触栓的顶部用于电连接所述半导体芯片。
25.如权利要求21或22所述的晶体谐振器与控制电路的集成方法，其特征在于，在键合所述器件晶圆和所述基板之前，在所述器件晶圆上键合所述半导体芯片。
26.如权利要求20所述的晶体谐振器与控制电路的集成方法，其特征在于，所述第二连接结构的形成方法包括：
键合所述半导体芯片之前，在所述器件晶圆的背面上形成接触垫，所述接触垫的底部电连接所述导电插塞，所述接触垫的顶部用于电连接所述半导体芯片。
27.如权利要求1所述的晶体谐振器与控制电路的集成方法，其特征在于，所述器件晶圆和所述基板的键合方法包括：
在所述器件晶圆和/或所述基板上形成粘合层，并利用所述粘合层使所述器件晶圆和所述基板相互键合。
28.如权利要求27所述的晶体谐振器与控制电路的集成方法，其特征在于，所述压电谐振片的上电极和压电晶片依次形成在所述基板上；
其中，所述键合方法包括：
在所述基板上形成粘合层，并使所述压电晶片的表面暴露于所述粘合层；
利用所述粘合层，键合所述器件晶圆和所述基板。
29.如权利要求27所述的晶体谐振器与控制电路的集成方法，其特征在于，所述压电谐振片的下电极和压电晶片依次形成在所述器件晶圆上；
其中，所述键合方法包括：
在所述器件晶圆上形成粘合层，并使所述压电晶片的表面暴露于所述粘合层；
利用所述粘合层，键合所述器件晶圆和所述基板。
30.一种晶体谐振器与控制电路的集成结构，其特征在于，包括：
器件晶圆，所述器件晶圆中形成有控制电路，以及在所述器件晶圆中还形成有下空腔，所述下空腔具有位于所述器件晶圆背面的开口；
基板，所述基板从所述器件晶圆的背面键合于所述器件晶圆上，并且所述基板中形成有上空腔，所述上空腔的开口和所述下空腔的开口相对设置；
压电谐振片，包括上电极、压电晶片和下电极，所述压电谐振片位于所述器件晶圆和所述基板之间，并且所述压电谐振片的两侧分别对应所述下空腔和所述上空腔；
第一连接结构，用于使所述压电谐振片的上电极和下电极电连接至所述控制电路；
半导体芯片，键合在所述器件晶圆的背面上或所述基板上；以及，
第二连接结构，用于使所述半导体芯片电连接至所述控制电路。
31.如权利要求30所述的晶体谐振器与控制电路的集成结构，其特征在于，所述器件晶圆包括基底晶圆和形成在所述基底晶圆上的介质层。
32.如权利要求30所述的晶体谐振器与控制电路的集成结构，其特征在于，所述控制电路包括第一互连结构和第二互连结构，所述第一连接结构包括第一连接件和第二连接件；
其中，所述第一连接件连接所述第一互连结构和所述压电谐振片的下电极，所述第二连接件连接所述第二互连结构和所述压电谐振片的上电极。
33.如权利要求32所述的晶体谐振器与控制电路的集成结构，其特征在于，所述第一连接件包括：
第一导电插塞，贯穿所述器件晶圆，以使所述第一导电插塞的一端延伸至所述器件晶圆的正面，以及使所述第一导电插塞的另一端延伸至所述器件晶圆的背面并和所述压电谐振片的下电极电性连接。
34.如权利要求33所述的晶体谐振器与控制电路的集成结构，其特征在于，所述第一连接件还包括第一连接线；
所述第一连接线形成在所述器件晶圆的正面上，并且所述第一连接线连接所述第一导电插塞和所述第一互连结构；
或者，所述第一连接线形成在所述器件晶圆的背面上，并且所述第一连接线连接所述第一导电插塞和所述下电极。
35.如权利要求33所述的晶体谐振器与控制电路的集成结构，其特征在于，所述下电极形成在所述器件晶圆的背面上并从所述压电晶片延伸出以和所述第一导电插塞电性连接。
36.如权利要求32所述的晶体谐振器与控制电路的集成结构，其特征在于，所述第二连接件包括：
第二导电插塞，贯穿所述器件晶圆，以使所述第二导电插塞的一端延伸至所述器件晶圆的正面并和所述第二互连结构电性连接，以及使所述第二导电插塞的另一端延伸至所述器件晶圆的背面并和所述压电谐振片的上电极电性连接。
37.如权利要求36所述的晶体谐振器与控制电路的集成结构，其特征在于，所述第二连接件还包括第二连接线；
所述第二连接线形成在所述器件晶圆的正面上，并且所述第二连接线连接所述第二导电插塞和所述第二互连结构；
或者，所述第二连接线形成在所述器件晶圆的背面上，并且所述第二连接线连接所述第二导电插塞和所述上电极。
38.如权利要求36所述的晶体谐振器与控制电路的集成结构，其特征在于，所述第二连接件还包括：
第五导电插塞，形成在所述器件晶圆的背面上，并且所述第五导电插塞的一端电连接所述上电极，所述第五导电插塞的另一端电连接所述第二导电插塞。
39.如权利要求25所述的晶体谐振器与控制电路的集成结构，其特征在于，所述第二连接件还包括：
第五导电插塞，形成在所述器件晶圆的背面上，并且所述第五导电插塞的底部与所述第二导电插塞电连接；以及，
互连线，所述互连线的一端覆盖所述上电极，所述互连线的另一端覆盖所述第五导电插塞的顶部。
40.如权利要求30所述的晶体谐振器与控制电路的集成结构，其特征在于，所述第二连接结构包括：
导电插塞，贯穿所述器件晶圆，以使所述导电插塞的一端延伸至所述器件晶圆的正面，以及使所述导电插塞的另一端延伸至所述器件晶圆的背面并和所述半导体芯片电连接；以及，
连接线，形成在所述器件晶圆的正面上，所述连接线连接所述导电插塞和所述控制电路。
41.如权利要求40所述的晶体谐振器与控制电路的集成结构，其特征在于，所述半导体芯片键合在所述基板远离所述器件晶圆的表面上。
42.如权利要求41所述的晶体谐振器与控制电路的集成结构，其特征在于，所述第二连接结构还包括：
接触栓，所述接触栓贯穿所述基板，以使所述接触栓的底部电连接所述导电插塞，所述接触栓的顶部电连接所述半导体芯片。
43.如权利要求40所述的晶体谐振器与控制电路的集成结构，其特征在于，所述半导体芯片键合在所述器件晶圆和所述基板之间。
44.如权利要求43所述的晶体谐振器与控制电路的集成结构，其特征在于，所述第二连接结构还包括：
接触垫，形成在所述器件晶圆的背面上，所述接触垫的底部电连接所述导电插塞，所述接触垫的顶部电连接所述半导体芯片。
CN201811643104.9A 2018-12-29 2018-12-29 晶体谐振器与控制电路的集成结构及其集成方法 Active CN111384916B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201811643104.9A CN111384916B (zh) 2018-12-29 2018-12-29 晶体谐振器与控制电路的集成结构及其集成方法
PCT/CN2019/115642 WO2020134594A1 (zh) 2018-12-29 2019-11-05 晶体谐振器与控制电路的集成结构及其集成方法
JP2021527178A JP2022507728A (ja) 2018-12-29 2019-11-05 結晶共振器と制御回路の集積構造及びその集積方法
US17/419,683 US20220085793A1 (en) 2018-12-29 2019-11-05 Integrated structure of crystal resonator and control circuit and integration method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811643104.9A CN111384916B (zh) 2018-12-29 2018-12-29 晶体谐振器与控制电路的集成结构及其集成方法

Publications (2)

Publication Number Publication Date
CN111384916A true CN111384916A (zh) 2020-07-07
CN111384916B CN111384916B (zh) 2022-08-02

Family

ID=71126202

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811643104.9A Active CN111384916B (zh) 2018-12-29 2018-12-29 晶体谐振器与控制电路的集成结构及其集成方法

Country Status (4)

Country Link
US (1) US20220085793A1 (zh)
JP (1) JP2022507728A (zh)
CN (1) CN111384916B (zh)
WO (1) WO2020134594A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114927843A (zh) * 2022-05-16 2022-08-19 京信射频技术(广州)有限公司 滤波器及通信设备

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111384915A (zh) * 2018-12-29 2020-07-07 中芯集成电路（宁波）有限公司上海分公司 晶体谐振器与控制电路的集成结构及其集成方法
CN111403334B (zh) * 2018-12-29 2023-07-28 中芯集成电路（宁波）有限公司上海分公司 晶体谐振器与控制电路的集成结构及其集成方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259739A (ja) * 1992-03-16 1993-10-08 Alps Electric Co Ltd 発振ユニット
US20060202779A1 (en) * 2005-03-14 2006-09-14 Fazzio R S Monolithic vertical integration of an acoustic resonator and electronic circuitry
JP2008219206A (ja) * 2007-02-28 2008-09-18 Kyocera Kinseki Corp 圧電発振器
US7608986B2 (en) * 2006-10-02 2009-10-27 Seiko Epson Corporation Quartz crystal resonator
JP2012050057A (ja) * 2010-07-27 2012-03-08 Nippon Dempa Kogyo Co Ltd 水晶発振器及びその製造方法
US20150243879A1 (en) * 2012-01-20 2015-08-27 International Business Machines Corporation Backside integration of rf filters for rf front end modules and design structure
US20170264263A1 (en) * 2016-03-10 2017-09-14 Semiconductor Manufacturing International (Shanghai) Corporation Thin-film bulk acoustic resonator, semiconductor apparatus comprising of such an acoustic resonator, and manufacture thereof
CN107181470A (zh) * 2016-03-10 2017-09-19 中芯国际集成电路制造(上海)有限公司 薄膜体声波谐振器、半导体器件及其制造方法
CN107222181A (zh) * 2016-12-29 2017-09-29 杭州左蓝微电子技术有限公司 基于soi基片的薄膜体声波谐振器及其制备方法
CN108173525A (zh) * 2017-03-24 2018-06-15 珠海晶讯聚震科技有限公司 射频谐振器与滤波器
CN108667437A (zh) * 2018-04-19 2018-10-16 中芯集成电路（宁波）有限公司 一种薄膜体声波谐振器及其制造方法和电子装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9917567B2 (en) * 2011-05-20 2018-03-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Bulk acoustic resonator comprising aluminum scandium nitride
CN107181469B (zh) * 2016-03-10 2020-11-17 中芯国际集成电路制造(上海)有限公司 薄膜体声波谐振器、半导体器件及其制造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259739A (ja) * 1992-03-16 1993-10-08 Alps Electric Co Ltd 発振ユニット
US20060202779A1 (en) * 2005-03-14 2006-09-14 Fazzio R S Monolithic vertical integration of an acoustic resonator and electronic circuitry
US7608986B2 (en) * 2006-10-02 2009-10-27 Seiko Epson Corporation Quartz crystal resonator
JP2008219206A (ja) * 2007-02-28 2008-09-18 Kyocera Kinseki Corp 圧電発振器
JP2012050057A (ja) * 2010-07-27 2012-03-08 Nippon Dempa Kogyo Co Ltd 水晶発振器及びその製造方法
US20150243879A1 (en) * 2012-01-20 2015-08-27 International Business Machines Corporation Backside integration of rf filters for rf front end modules and design structure
US20170264263A1 (en) * 2016-03-10 2017-09-14 Semiconductor Manufacturing International (Shanghai) Corporation Thin-film bulk acoustic resonator, semiconductor apparatus comprising of such an acoustic resonator, and manufacture thereof
CN107181470A (zh) * 2016-03-10 2017-09-19 中芯国际集成电路制造(上海)有限公司 薄膜体声波谐振器、半导体器件及其制造方法
CN107222181A (zh) * 2016-12-29 2017-09-29 杭州左蓝微电子技术有限公司 基于soi基片的薄膜体声波谐振器及其制备方法
CN108173525A (zh) * 2017-03-24 2018-06-15 珠海晶讯聚震科技有限公司 射频谐振器与滤波器
CN108667437A (zh) * 2018-04-19 2018-10-16 中芯集成电路（宁波）有限公司 一种薄膜体声波谐振器及其制造方法和电子装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
陈文元 等著: "《非硅MEMS技术及其应用》", 31 March 2015, 上海交通大学出版社 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114927843A (zh) * 2022-05-16 2022-08-19 京信射频技术(广州)有限公司 滤波器及通信设备
CN114927843B (zh) * 2022-05-16 2023-11-24 京信射频技术(广州)有限公司 滤波器及通信设备

Also Published As

Publication number Publication date
JP2022507728A (ja) 2022-01-18
CN111384916B (zh) 2022-08-02
US20220085793A1 (en) 2022-03-17
WO2020134594A1 (zh) 2020-07-02

Similar Documents

Publication Publication Date Title
CN111384916B (zh) 晶体谐振器与控制电路的集成结构及其集成方法
WO2020134602A1 (zh) 晶体谐振器与控制电路的集成结构及其集成方法
CN111384918B (zh) 晶体谐振器与控制电路的集成结构及其集成方法
CN111384912B (zh) 晶体谐振器与控制电路的集成结构及其集成方法
WO2020134601A1 (zh) 晶体谐振器与控制电路的集成结构及其集成方法
WO2020134597A1 (zh) 晶体谐振器与控制电路的集成结构及其集成方法
CN111384917B (zh) 晶体谐振器与控制电路的集成结构及其集成方法
CN111384921B (zh) 晶体谐振器与控制电路的集成结构及其集成方法
CN111403334B (zh) 晶体谐振器与控制电路的集成结构及其集成方法
CN111384915A (zh) 晶体谐振器与控制电路的集成结构及其集成方法
CN111383993A (zh) 晶体谐振器与控制电路的集成结构及其集成方法
CN111384920A (zh) 晶体谐振器与控制电路的集成结构及其集成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant