CN111382487A - 一种提高电路板镀层厚度精确度的方法 - Google Patents
一种提高电路板镀层厚度精确度的方法 Download PDFInfo
- Publication number
- CN111382487A CN111382487A CN201811620977.8A CN201811620977A CN111382487A CN 111382487 A CN111382487 A CN 111382487A CN 201811620977 A CN201811620977 A CN 201811620977A CN 111382487 A CN111382487 A CN 111382487A
- Authority
- CN
- China
- Prior art keywords
- area
- circuit board
- hole
- size
- electroplating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 239000011248 coating agent Substances 0.000 title description 2
- 238000000576 coating method Methods 0.000 title description 2
- 238000009713 electroplating Methods 0.000 claims abstract description 17
- 238000004364 calculation method Methods 0.000 claims abstract 2
- 238000007747 plating Methods 0.000 claims description 24
- 238000004590 computer program Methods 0.000 claims description 6
- 230000015654 memory Effects 0.000 description 5
- 101100498818 Arabidopsis thaliana DDR4 gene Proteins 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Electroplating Methods And Accessories (AREA)
Abstract
本发明提供一种提高电路板电镀层厚度精密度的方法，具体为根据电路板尺寸计算得出尺寸面积；计算设置在电路板上的至少一个孔洞的内径面积，通过计算得出孔面积；将该尺寸面积与孔面积相加，得出电镀面积；以及根据电镀面积计算电镀的电流密度。
Description
【技术领域】
本发明涉及一种提高电路板镀层厚度精确度的方法，特别是一种在计算电镀面积时加入孔面积以提高电路板电镀层厚度精度的方法。
【背景技术】
由于电子技术的迅猛提升，对于记忆体的需求也随之提高。记忆体的种类很多，例如近年来需求量很高的DDR3、DDR4记忆体。
相比于DDR3记忆体，DDR4记忆体具有频率高、能耗低且性能更强的优点。但是相对而言，DDR4记忆体电路板开孔的密度更高、更密集，因此加大了生产加工的难度。
例如，就电路板的电镀面积计算而言，目前均根据电路板尺寸计算电镀面积，并未考虑孔面积，因而根据法拉第定律计算出的实际电流密度会有10％左右的偏差。换言之，若在计算电镀面积时仅考虑电路板的面积，则会导致电镀层厚度不足的问题。
通常改善电镀层厚度不足的方法是单纯地更改电镀面积，而整流机电流不会改变；然而该做法会使得镀件电流不足，可能导致镀层偏薄。
据此，如何能够提高电路板镀层厚度精密度，是本领域亟待解决的问题。
【发明内容】
在一实施例中，本发明提出一种提高电路板电镀层厚度精密度的方法，其特征在于：
根据电路板的尺寸计算得出尺寸面积；
计算设置在电路板上的至少一个孔洞的内径面积，得出孔面积；
将尺寸面积与孔面积相加，得出电镀面积；以及
根据电镀面积计算电镀的电流密度。
当孔洞大小相同时，所述孔面积为一个孔洞的内径面积与孔数目的积。
当孔洞大小不同时，需要计算设置在电路板上大小不同孔的内径面积，并通过求和所述内径面积与相应孔数目的积，得到所述孔面积。
【附图说明】
图1为本发明方法流程图。
其中100：提高电路板电镀层厚度精密度的方法流程
102～108：步骤
【具体实施方式】
按照图1所示，本发明提出一种提高电路板电镀层厚度精密度的方法流程100，其包含以下步骤：
步骤102：根据电路板的长宽尺寸计算得出尺寸面积；
步骤104：计算设置在电路板上的至少一个孔洞的内径面积，得出一孔面积；
步骤106：将尺寸面积与孔面积相加，得出电镀面积；以及
根据电镀面积计算电镀的电流密度。
当孔洞大小相同时，所述孔面积为一个孔洞的内径面积s1与孔数目n的积，即孔面积S＝s1×n。
当孔洞大小不同时，需要计算设置在电路板上大小不同孔的内径面积，分别为s1、s2、s3……并通过求和所述内径面积与相应孔数目(n1、n2、n3……)的积，得到所述孔面积，即孔面积S＝s1×n1+s2×n2+s3×n3，或表示为S＝∑sini。
上述尺寸面积、孔面积以及电镀面积是通过电脑程序计算得出。
电镀面积＝电路板长*电路板宽*2+(电路板长+电路板宽)*2*板厚+孔面积-孔表面积*2
其中孔面积特指所有孔面积，孔表面积特指所有孔上/下面面积。
然后再由该电脑程序根据电镀面积计算电镀的电流密度。
综上所述，本发明的提高电路板电镀层厚度精密度的方法，由于在计算电镀面积时加入电路板的孔面积，可以更精确的地计算电镀的电流密度，因此能提高电镀镀层厚度的精密度，避免电路板发生电镀层厚度不足的现象。
虽然本发明以实施例揭露如上，但并非用于限定本发明，任何所述技术领域中具有本领域普通技术实质的人，在不脱离本发明的精神和范围内，均可对本发明做出些许改动和润饰，故本发明的保护范围应当以权利要求限定为准。
Claims (6)
1.一种提高电路板电镀层厚度精密度的方法，其特征在于：
根据电路板的尺寸计算得出尺寸面积；
计算设置在电路板上的至少一个孔洞的内径面积，通过计算得出孔面积；
将尺寸面积与孔面积相加，得出电镀面积；以及
根据电镀面积计算电镀的电流密度。
2.根据权利要求1所述方法，其特征在于所述尺寸面积、孔面积以及电镀面积通过电脑程序计算得出。
3.根据权利要求1所述方法，其特征在于当孔洞大小相同时，所述孔面积为一个孔洞的内径面积与孔数目的积。
4.根据权利要求1所述方法，其特征在于当孔洞大小不同时，需要计算设置在电路板上大小不同孔的内径面积，并通过求和所述内径面积与相应孔数目的积，得到所述孔面积。
5.根据权利要求1或2所述方法，其特征在于所述电流密度由电脑程序根据电镀面积计算。
6.根据权利要求1所述的方法，其特征在于所述尺寸面积、孔面积以及电镀面积是通过电脑程序计算得出，然后再由该电脑程序根据电镀面积计算电镀的电流密度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811620977.8A CN111382487A (zh) | 2018-12-28 | 2018-12-28 | 一种提高电路板镀层厚度精确度的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811620977.8A CN111382487A (zh) | 2018-12-28 | 2018-12-28 | 一种提高电路板镀层厚度精确度的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111382487A true CN111382487A (zh) | 2020-07-07 |
Family
ID=71220254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811620977.8A Pending CN111382487A (zh) | 2018-12-28 | 2018-12-28 | 一种提高电路板镀层厚度精确度的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111382487A (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5476580A (en) * | 1993-05-17 | 1995-12-19 | Electrochemicals Inc. | Processes for preparing a non-conductive substrate for electroplating |
| CN108650796A (zh) * | 2018-04-04 | 2018-10-12 | 广州兴森快捷电路科技有限公司 | Pcb板电镀方法 |
-
2018
- 2018-12-28 CN CN201811620977.8A patent/CN111382487A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5476580A (en) * | 1993-05-17 | 1995-12-19 | Electrochemicals Inc. | Processes for preparing a non-conductive substrate for electroplating |
| CN108650796A (zh) * | 2018-04-04 | 2018-10-12 | 广州兴森快捷电路科技有限公司 | Pcb板电镀方法 |
Non-Patent Citations (1)
| Title |
|---|
| 巴尔特尔 等: "《金属表面化学及电化学加工工艺学》", 国防工业出版社 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9806144B2 (en) | Solenoid inductor in a substrate | |
| CN104185377A (zh) | 一种精细线路pcb的制作方法 | |
| CN107787122B (zh) | 电路板线路补偿方法和装置 | |
| CN112752439A (zh) | 一种用于制作高密度互连线路板的方法 | |
| US20180368265A1 (en) | Flexible printed circuit board | |
| CN110769617B (zh) | Pcb板中的孔径补偿方法及装置 | |
| US20110123930A1 (en) | Ceramic substrate preparation process | |
| CN107506514B (zh) | Pcb订单报废率预测方法和装置 | |
| CN111382487A (zh) | 一种提高电路板镀层厚度精确度的方法 | |
| CN107506842B (zh) | Pcb订单加投率预测方法和装置 | |
| KR20240034750A (ko) | 감소된 임피던스 기판 | |
| CN106102349B (zh) | 一种改善电镀填孔凹陷值的工艺 | |
| TW202028757A (zh) | 提升電路板電鍍層厚度精密度之方法 | |
| CN104735926A (zh) | 一种用于电路板的树脂塞孔方法 | |
| JP6127871B2 (ja) | 二層めっき基板の最大反り量の評価方法 | |
| US20150342058A1 (en) | Method for manufacturing heat conducting substrate | |
| US9392693B2 (en) | Method for manufacturing printed circuit board with shallow solder pad | |
| US20210161011A1 (en) | Circuit substrate, chip, series circuit, circuit board and electronic device | |
| US20100221412A1 (en) | Method for manufacturing a substrate | |
| US20180323137A1 (en) | Integrated circuit (ic) package and package substrate comprising stacked vias | |
| CN110852029A (zh) | 半导体芯片及其版图设计方法、装置 | |
| CN108875250B (zh) | 一种电镀软金均匀性的改善方法、电子设备、存储介质 | |
| CN108416118B (zh) | 阻焊桥的良品率预测方法 | |
| US20240006327A1 (en) | Integrated circuit package with multi-layered metallization lines | |
| US11289413B2 (en) | Wiring board and manufacture method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200707 |
|
| RJ01 | Rejection of invention patent application after publication |