CN111381838A - 数据写入方法、烧录系统、数据更新方法以及储存装置 - Google Patents
数据写入方法、烧录系统、数据更新方法以及储存装置 Download PDFInfo
- Publication number
- CN111381838A CN111381838A CN201911353709.9A CN201911353709A CN111381838A CN 111381838 A CN111381838 A CN 111381838A CN 201911353709 A CN201911353709 A CN 201911353709A CN 111381838 A CN111381838 A CN 111381838A
- Authority
- CN
- China
- Prior art keywords
- data
- write
- signal edge
- storage device
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 74
- 238000012790 confirmation Methods 0.000 claims abstract description 45
- 230000005540 biological transmission Effects 0.000 claims abstract description 29
- 238000012360 testing method Methods 0.000 claims abstract description 12
- 238000012545 processing Methods 0.000 claims description 15
- 230000004044 response Effects 0.000 claims description 13
- 230000000630 rising effect Effects 0.000 description 21
- 238000010586 diagram Methods 0.000 description 15
- 238000012546 transfer Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/61—Installation
- G06F8/63—Image based installation; Cloning; Build to order
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
- G06F21/602—Providing cryptographic facilities or services
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/65—Updates
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Health & Medical Sciences (AREA)
- Bioethics (AREA)
- General Health & Medical Sciences (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Abstract
一种数据写入方法、烧录系统、数据更新方法以及储存装置，数据写入方法适用于烧录系统通过数据存取接口的数据针脚将写入数据写入储存装置，数据写入方法包括：输入操作指令，使得储存装置根据操作指令进入测试模式；输入写入位址范围，使得储存装置抹除写入位址范围的数据，其中当储存装置完成抹除写入位址范围的数据时，储存装置于数据针脚产生信号缘；当接收到信号缘时，利用位框架发送写入数据的第一位；当接收到信号缘时，利用位框架发送写入数据的第二位；当写入数据发送完成时，输出传输确认码；以及当接收到信号缘时，判断写入数据已正确写入储存装置。
Description
技术领域
本发明关于一种数据写入方法以及数据更新方法，特别是有关于一种利用单一数据针脚进行固件更新的写入以及更新方法。
背景技术
在生产线上往往会遇到产品已经装机却需要拆卸机壳重新烧录数据，例如更新电子装置的固件等等。由于大量的拆卸与组装机壳需要耗费可观的人力与资源，为了降低生产成本，因此有必要针对如何有效率的写入与更新数据进行最佳化。
发明内容
本发明的多个实施例提供了数据写入方法以及数据更新方法，使得烧录系统得以通过数据针脚而不需拆卸机壳，即可将数据写入至电子装置的储存单元，以减少大量拆卸与组装机壳所需耗费的人力与资源。根据本发明的一实施例，由于电子装置利用信号缘(signal edge)通知烧录系统操作是否正确，烧录系统无法存取电子装置内部的数据，以提升电子装置的数据安全性。根据本发明的另一实施例，烧录系统更可使用加密数据写入电子装置，而电子装置再将加密数据解密，更可大幅增加电子装置的数据安全性。
有鉴于此，本发明提出一种数据写入方法，适用于一烧录系统通过一数据存取接口的一数据针脚将一写入数据写入一储存装置，所述数据写入方法包括：将一操作指令输入至所述数据针脚，使得所述储存装置根据所述操作指令进入一测试模式；输入一写入位址范围，使得所述储存装置抹除所述写入位址范围的数据，其中当所述储存装置完成抹除所述写入位址范围的数据时，所述储存装置于所述数据针脚产生一信号缘；当自所述数据针脚接收到一信号缘时，利用一位框架发送所述写入数据的一第一位；当自所述数据针脚接收到所述信号缘时，利用所述位框架发送所述写入数据的一第二位；当所述写入数据发送完成时，输出一传输确认码；以及当自所述数据针脚接收到所述信号缘时，判断所述写入数据已正确写入所述储存装置。
根据本发明的一实施例，所述数据存取接口还包括一时脉针脚，其中当所述储存装置进入所述测试模式时，所述时脉针脚是耦接至一第一逻辑位准。
根据本发明的一实施例，所述数据写入方法还包括：输出一结束指标。所述储存装置根据所述结束指标，抹除所述写入位址范围的数据。
根据本发明的一实施例，所述位框架包括一回应时间、一闩锁时间以及一数据处理时间，其中所述数据写入方法还包括：于所述回应时间，判断是否自所述数据针脚接收到所述信号缘；当接收到所述信号缘时，于所述闩锁时间发送所述第一位；于所述数据处理时间判断是否自所述数据针脚接收到所述信号缘，其中所述写入数据于所述数据处理时间中写入所述储存装置；当接收到所述信号缘时，判断所述第一位写入完成；于下一闩锁时间中，发送所述第二位；以及当一既定时间内并未接收到所述信号缘时，发出一警示。
根据本发明的一实施例，所述数据写入方法还包括：当发送所述写入数据的一第一既定数量的位后，发出一区段确认码；判断是否自所述数据针脚接收到所述信号缘；当自所述数据针脚接收到所述信号缘时，判断所述第一既定数量的位写入正确，并利用所述位框架继续发送所述写入数据的下一位；以及当一既定时间内并未接收到所述信号缘超过时，发出所述警示。
根据本发明的一实施例，所述将所述操作指令输入至所述数据针脚的步骤之前，所述数据写入方法还包括：于所述数据针脚上产生一第二既定数量的所述信号缘，用以使能所述储存装置。
根据本发明的一实施例，所述写入数据是经过一加密处理，所述储存装置接收到所述写入数据时，会将接收到的所述写入数据解密为一解密数据，再将所述解密数据写入所述写入位址范围。
本发明还提出一种烧录系统，用以通过一数据存取接口的一数据针脚将一写入数据写入一储存装置，所述烧录系统包括：一内部储存装置以及一烧录装置。所述内部储存装置用以储存一指令程序。所述烧录装置执行所述指令程序而执行一数据写入方法，其中所述数据写入方法包括：将一操作指令输入至所述数据针脚，使得所述储存装置根据所述操作指令进入一测试模式；输入一写入位址范围，使得所述储存装置抹除所述写入位址范围的数据，其中当所述储存装置完成抹除所述写入位址范围的数据时，所述储存装置于所述数据针脚产生一信号缘；当自所述数据针脚接收到所述信号缘时，利用一位框架发送所述写入数据的一第一位；当自所述数据针脚接收到所述信号缘时，利用所述位框架发送所述写入数据的一第二位；当所述写入数据发送完成时，输出一传输确认码；以及当自所述数据针脚接收到所述信号缘时，判断所述写入数据已正确写入所述储存装置。
本发明还提出一种数据更新方法，适用于一储存装置，其中一烧录系统通过一数据存取接口的一数据针脚将一写入数据写入所述储存装置，所述数据更新方法包括：自所述数据针脚接收一操作指令；自所述数据针脚接收一写入位址范围；根据所述操作指令进入一测试模式；抹除所述写入位址范围的数据；当所述写入位址范围的数据抹除后，发出一信号缘；利用一位框架接收所述写入数据的一第一位；根据所述第一位，更新所述写入位址范围的一第一位址；当所述第一位址更新完成时，发出所述信号缘；自所述数据针脚接收一传输确认码；根据所述写入位址范围的数据，产生一接收码；判断所述接收码与所述传输确认码是否相符；当所述接收码与所述传输确认码相符时，发出所述信号缘；以及当所述接收码与所述传输确认码不相符时，不发出所述信号缘。
根据本发明的一实施例，所述数据存取接口还包括一时脉针脚，其中当所述储存装置进入所述测试模式时，所述时脉针脚是耦接至一第一逻辑位准。
根据本发明的一实施例，所述数据更新方法还包括：自所述数据针脚接收一结束指标；以及根据所述结束指标，抹除所述写入位址范围的数据。
根据本发明的一实施例，所述位框架包括一回应时间、一闩锁时间以及一数据处理时间，其中所述数据更新方法还包括：于所述回应时间，通过所述数据针脚发送所述信号缘；于所述闩锁时间中接收所述第一位；于所述数据处理时间中，利用所述第一位更新所述第一位址，并判断所述第一位是否更新成功；当所述第一位址更新完成时，于下一回应时间发出所述信号缘；以及当所述第一位址更新失败时，不发出所述信号缘。
根据本发明的一实施例，所述数据更新方法还包括：当接收到所述写入数据的一第一既定数量的位后，接收一区段确认码；对接收的所述第一既定数量的位进行一逻辑运算而产生一接收确认码；判断所述接收确认码是否与所述区段确认码相符；当所述接收确认码与所述区段确认码相符时，发出所述信号缘；以及当所述接收确认码与所述区段确认码不相符时，停止动作。
根据本发明的一实施例，所述自所述数据针脚接收所述操作指令的步骤之前，所述数据更新方法还包括：根据所述数据针脚的一第二既定数量的所述信号缘而启动。
根据本发明的一实施例，所述写入数据是经过一加密处理，所述数据更新方法还包括：将接收的所述写入数据解密而产生一解密数据；以及将所述解密数据写入所述写入位址范围。
一种储存装置，其中一烧录系统将一写入数据写入所述储存装置，所述储存装置包括：一储存单元、一数据存取接口以及一控制器。所述数据存取接口包括一数据针脚，其中所述数据针脚接收所述烧录系统的一操作指令、一写入位置范围以及所述写入数据，且发出一信号缘，其中所述数据存取接口还利用一位框架，依序接收所述写入数据的每一位。所述控制器根据所述操作指令，进入一测试模式且抹除所述储存单元的所述写入位址范围的数据，其中当所述写入位址范围的数据抹除后，所述控制器通过所述数据存取界面发出所述信号缘至所述烧录系统，其中当所述数据存取接口接收所述写入数据的一第一位时，所述控制器根据所述第一位，更新所述储存单元的所述写入位址范围的一第一位址，当所述第一位址更新完成时，所述控制器发出所述信号缘，其中所述控制器自所述数据针脚接收一传输确认码，其中所述控制器根据所述写入位址范围的数据产生一接收码，并判断所述接收码是否与所述传输确认码相符，其中当所述接收码与所述传输确认码相符时，所述控制器发出所述信号缘，其中当所述接收码与所述传输确认码不相符时，所述控制器不发出所述信号缘。
附图说明
图1是根据本发明的一实施例所述的电子装置的示意图；
图2是根据本发明的一实施例所述的数据写入方法的流程图；
图3是根据本发明的一实施例所述的存取接口的时脉针脚以及数据针脚的波形图；
图4是根据本发明的一实施例所述的数据更新方法的流程图；
图5是根据本发明的一实施例所述的烧录系统发送写入数据的示意图；
图6是根据本发明的一实施例所述的位框架的示意图；
图7是根据本发明的另一实施例所述的数据写入方法的示意图之一；
图8是根据本发明的另一实施例所述的数据写入方法的示意图之二；以及
图9是根据本发明的另一实施例所述的电子装置的方块图。
[符号说明]
10 烧录系统
20 加密装置
100、900 电子装置
110、910 数据存取接口
120、920 存储单元
130、930 控制器
200 数据写入方法
400 数据更新方法
800_1 第一电子装置
800_2 第二电子装置
800_N 第N电子装置
940 解密单元
EN 使能信号
RT 动作请求
DT 写入数据
SE 信号缘
CLK 时脉针脚
DAT 数据针脚
EC 操作指令
STR 起始位址
SZ 写入位址大小
EOF 结束指标
TW 等待时间
E1 第一上升缘
E2 第二上升缘
E3 第三上升缘
BT1 第一位
BT2 第二位
BTN 第N位
BF1 第一位框架
BF2 第二位框架
BF 位框架
TAN 回应时间
TL 闩锁时间
TP 数据处理时间
ER 上升缘
H 高逻辑位准
L 低逻辑位准
DT_E 加密数据
DT_D 解密数据
S201～S211、S401～S413 步骤流程
具体实施方式
以下说明为本发明的实施例。其目的是要举例说明本发明一般性的原则，不应视为本发明的限制，本发明的范围当以申请专利范围所界定者为准。
值得注意的是，以下所揭露的内容可提供多个用以实践本发明的不同特点的实施例或范例。以下所述的特殊的元件范例与安排仅用以简单扼要地阐述本发明的精神，并非用以限定本发明的范围。此外，以下说明书可能在多个范例中重复使用相同的元件符号或文字。然而，重复使用的目的仅为了提供简化并清楚的说明，并非用以限定多个以下所讨论的实施例和/或配置之间的关系。此外，以下说明书所述的一个特征连接至、耦接至和/或形成于另一特征的上位的描述，实际可包含多个不同的实施例，包括该等特征直接接触，或者包含其它额外的特征形成于该等特征之间等等，使得该等特征并非直接接触。
图1是显示根据本发明的一实施例所述的电子装置的示意图。如图1所示，电子装置100包括数据存取接口110、存储单元120以及控制器130，并且烧录系统10通过数据存取接口110将写入数据DT写入存储单元120。
控制器130根据烧录系统10的动作请求RT而将写入数据DT写入存储单元120，并且当烧录系统10的动作请求RT执行成功时，控制器130会通过数据存取接口110传送信号缘SE，用以通知烧录系统10动作请求RT已完成。根据本发明的一实施例，数据存取接口110包括时脉针脚CLK以及数据针脚DAT。
根据本发明的一实施例，信号缘SE是为上升缘。根据本发明的另一实施例，信号缘SE亦可为下降缘。以下信号缘SE将以上升缘为例，以利进行说明解释，本发明并非以任何形式限定于此。
图2是显示根据本发明的一实施例所述的数据写入方法的流程图，其中数据写入方法200适用于图1的烧录系统10。以下针对数据写入方法200的叙述，将搭配图1，以利详细说明解释。
当烧录系统10欲将写入数据DT写入至电子装置100的存储单元120时，烧录系统10首先通过数据存取接口110的数据针脚DAT输入第一既定数量的信号缘(步骤S201)，用以启动电子装置100。
图3是显示根据本发明的一实施例所述的存取接口的时脉针脚以及数据针脚的波形图。如图3所示，当烧录系统10欲将写入数据DT写入至电子装置100的存储单元120时，时脉针脚CLK是为第一逻辑位准。根据本发明的一实施例，第一逻辑位准是为高逻辑位准。根据本发明的另一实施例，第一逻辑位准是为低逻辑位准。换句话说，当烧录系统10欲将写入数据DT写入至电子装置100的存储单元120时，时脉针脚CLK可为高逻辑位准或低逻辑位准，是依据电子装置100的设计而定。
如图3所示，烧录系统10首先通过数据针脚DAT输入使能信号EN，用以启动电子装置100，其中使能信号EN是为既定数量的信号缘。根据本发明的一实施例，既定数量的信号缘是为既定数量的上升缘，控制器130计数上升缘的数量而启动。根据本发明的另一实施例，既定数量的信号缘是为既定数量的下降缘，控制器130计数下降缘的数量而启动。根据本发明的其他实施例，设计者可决定既定数量为任意正整数。
如图2以及图3所示，烧录系统10接着通过数据针脚DAT，输入操作指令EC(步骤S202)、写入位址范围(步骤S203)以及结束指标EOF(步骤S204)。根据本发明的一实施例，如图3所示，烧录系统10输入的写入位址范围是由起始位址STR以及写入位址大小SZ所定义。
根据本发明的一实施例，图1的烧录系统10还包括内部储存装置(图1并未显示)以及烧录装置(图1并未显示)。烧录系统10的内部储存装置用以储存指令程序，烧录系统10的烧录装置用以存取内部储存装置所储存的指令程序，而执行图2所示的数据写入方法200。
图4是显示根据本发明的一实施例所述的数据更新方法的流程图，其中数据更新方法400适用于图1的电子装置100的控制器130。以下针对数据写入方法400的叙述，将搭配图1的方块图以及图2的数据写入方法200，以利详细说明解释。
当控制器130自数据针脚DAT接收到图3的使能信号EN时，控制器130启动(步骤S401)。当控制器130接收到操作指令EC时，控制器130进入操作模式(步骤S402)。当控制器130接收到结束指标EOF时，控制器130根据烧录系统10输入的写入位址范围(即，图3所示的起始位址STR以及写入位址大小SZ)，对写入位址范围进行抹除操作(步骤S403)，并判断抹除操作是否完成(步骤S404)。当抹除操作完成时，控制器130通过数据针脚DAT发出信号缘SE(步骤S405)。
根据本发明的另一实施例，控制器130可于接收到结束指标EOF时，才开始进入操作模式(步骤S402)以及对写入位址范围进行抹除操作(步骤S403)，并且于抹除操作完成时发出信号缘SE(步骤S405)。
回到图2，烧录系统10输入结束指标EOF后，烧录系统10等待控制器130进行操作，并判断是否接收到信号缘SE(步骤S205)。当烧录系统10接收到信号缘SE时，代表抹除操作已完成，因此开始发送写入数据DT(步骤S206)，并且于发送写入数据后，再次判断是否接收到信号缘SE(步骤S207)。
当烧录系统10接收到信号缘SE时，代表成功将写入数据DT写入图1的存储单元120。根据本发明的一实施例，烧录系统10是利用位框架(bit frame)的方式，发送写入数据DT。
回到步骤S205以及步骤S207，根据本发明的一实施例，当烧录系统10于既定时间内并未接收到信号缘SE时，烧录系统10判断数据写入方法200发生错误，并且发出警示(步骤S211)，用以通知测试者数据写入方法200执行失败。
回到图4的步骤S405，控制器130通过数据针脚DAT接收写入数据DT(步骤S406)，并且将接收的写入数据DT更新写入位址范围(步骤S407)。接着，控制器130判断写入位址范围的更新是否完成(步骤S408)。当判断更新完成时，控制器130发出信号缘SE(步骤S409)；当步骤S408判断更新失败时，控制器130结束数据更新方法400。
根据本发明的一实施例，当数据写入方法200执行到步骤S211时，烧录系统10可对电子装置100断电后重新上电，再次重新执行数据写入方法200的步骤S201，而控制器130亦对应执行数据更新方法400。
图5是显示根据本发明的一实施例所述的烧录系统发送写入数据的示意图。根据本发明的一实施例，当烧录系统10执行步骤S204而发送结束指标EOF时，控制器130执行步骤S403而对写入位址范围进行抹除操作。如图5所示，控制器130是于等待时间TW中，对存储单元120的写入位址范围进行抹除操作。
当抹除操作完成时，控制器130发出信号缘SE(步骤S405)，以通知烧录系统10该抹除操作已完成，其中该信号缘SE是对应至图5的第一上升缘E1。当烧录系统10接收到第一上升缘E1时，随即利用第一位框架BF1传输写入数据DT的第一位BT1。
当第一位BT1传输完成后，烧录系统10接着利用第二位框架BF2传输写入数据DT的第二位BT2，并依此类推，直到写入数据DT全部传输完成为止。根据本发明的一实施例，烧录系统10是依序发送写入数据DT的每一位。
如图5所示，第一位框架BF1以及第二位框架BF2皆可划分为回应时间TAN、闩锁时间TL以及数据处理时间TP，其中烧录系统10是分别于第一位框架BF1以及第二位框架BF2的闩锁时间TL，发出第一位BT1以及第二位BT2。
图6是显示根据本发明的一实施例所述的位框架的示意图。如图6所示，当烧录系统10于步骤S205判断接收到信号缘SE(即，对应至图6的上升缘ER)时，烧录系统10随即开启位框架BF以传输写入数据DT。
如图6所示，位框架BF包括回应时间TAN、闩锁时间TL以及数据处理时间TP。烧录系统10是于回应时间TAN内执行步骤S205，用以判断是否接收到信号缘SE(即，对应至图6的上升缘ER)。一旦烧录系统10判断接收到信号缘SE(即，对应至图6的上升缘ER)，随即进入闩锁时间TL，并发出写入数据DT的位BT，其中发送的位BT是为高逻辑位准H或低逻辑位准L。
根据本发明的一实施例，当控制器130于闩锁时间TL中接收到烧录系统10所发送的位BT后，控制器130于数据处理时间TP中将接收的位BT更新写入位址范围的对应的位址。当控制器130更新完成时则立即发送信号缘SE(即，对应至图6的上升缘ER)，使得烧录系统10根据信号缘SE(即，对应至图6的上升缘ER)，再次利用位框架BF传送写入数据DT的下一位。
回到图5，根据本发明的一实施例，控制器130是于第一位框架BF1的数据处理时间TP，将第一位BT1更新写入位址范围的第一位址。当第一位BT1更新完成时控制器130发出第二上升缘E2，烧录系统10在第二位框架BT2的回应时间TAN中，根据第二上升缘E2判断第一位BT1已写入完成，便于第二位框架BT2的闩锁时间TL再次发送写入数据DT的第二位BT2。
当控制器130于第二位框架BF2的数据处理时间TP中完成将第二位BT2更新写入位址范围的第二位址时，控制器130会再次发出第三上升缘E3，以此类推。烧录系统10借此依序传送写入数据DT的每一位。
根据本发明的一实施例，当控制器130于数据处理时间TP更新写入位址范围不成功时，控制器130不会发出信号缘SE(即，对应至图5的第一上升缘E1、第二上升缘E2或第三上升缘E3)，烧录系统10于既定时间内并未接收到信号缘SE时，则执行步骤S211而发出警示。根据本发明的一实施例，既定时间是等于图5以及图6的回应时间TAN。
回到步骤S207，当烧录系统10判断接收到信号缘SE时，烧录系统10还判断写入数据DT是否全部发送完毕(步骤S208)。若是判断写入数据DT并未发送完毕，烧录系统10回到步骤S206，继续利用图6所示的位框架BF，发送写入数据DT的其他位。
回到步骤S208，若是判断写入数据DT是以发送完毕，烧录系统10发送传输确认码(步骤S209)，并且烧录系统10判断是否接收到信号缘SE(步骤S210)。根据本发明的一实施例，传输确认码是用以确认烧录系统10所发送的写入数据DT与控制器130更新写入位址范围的数据是否相符。
根据本发明的一实施例，传输确认码是为写入数据DT的每一位的和。根据本发明的其他实施例，烧录系统10对写入数据DT的每一位进行逻辑运算，而产生传输确认码，在此并非以任何形式限定于此。
参考图4，当烧录系统10发出传输确认码时，控制器130通过数据针脚DAT接收传输确认码(步骤S410)，并计算写入位址范围的数据的接收码(步骤S411)。根据本发明的一实施例，控制器130是通过与产生传输确认码的相同的逻辑运算，计算写入位址范围的数据的接收码。
当产生接收码后，控制器130判断接收的传输确认码与接收码是否相符(步骤S412)。若是传输确认码与接收码相符，控制器130则发出信号缘SE(步骤S413)，通知烧录系统10写入位址范围是以写入数据DT更新成功。回到步骤S210，当烧录系统10判断接收到信号缘SE时，代表写入数据DT是已成功更新写入位址范围，因此终止数据写入方法200。
回到步骤S412，若是判断传输确认码与接收码不相符，控制器130则不发出信号缘SE，并直接终止数据更新方法400。根据本发明的一实施例，回到步骤S210，当烧录系统10于既定时间内并未接收到信号缘SE时，烧录系统210执行步骤S211而发出警示，通知测试者数据写入方法200执行失败。
图7是显示根据本发明的另一实施例所述的数据写入方法的示意图。如图7所示，烧录系统10依序发送写入数据DT的第一位BT1、第二位BT2、…以及第N位BTN，并于发送完第N位BTN后发出区段确认码CK。根据本发明的一实施例，区段确认码CK是为第一位BT1、第二位BT2、…以及第N位BTN经逻辑运算的结果，用以确认控制器130更新的数据是否与第一位BT1、第二位BT2、…以及第N位BTN相符。
根据本发明的一实施例，区段确认码CK是为第一位BT1、第二位BT2、…以及第N位BTN经互斥或逻辑运算的结果，在此仅用以说明解释，并非以任何形式限定于此。根据本发明的一实施例，烧录系统10可选定发送任意既定数量的位后即发送区段确认码CK，在此并非以任何形式限定于此。
根据本发明的一实施例，当控制器130接收到区段确认码CK时，控制器130同样将接收的数据进行逻辑运算而产生接收确认码，并判断接收确认码是否与区段确认码CK相符。当接收确认码与区段确认码CK相符时，控制器130再次发出信号缘SE，通知烧录系统10继续发送写入数据DT。当控制器130接着发出写入数据DT的其他N个位后，控制器130再次发出区段确认码CK，直到写入数据DT发送完毕。
当接收确认码与区段确认码CK不相符时，控制器130则不发出信号缘SE并直接终止数据更新方法400。此外，当烧录系统10超过既定时间并未接收到信号缘SE时，执行图2的步骤S211而发出警示。
图8是显示根据本发明的另一实施例所述的数据写入方法的示意图。如图8所示，烧录系统10是通过数据针脚DAT同时耦接至第一电子装置800_1、第二电子装置800_2、…以及第N电子装置800_N，并且同时针对第一电子装置800_1、第二电子装置800_2、…以及第N电子装置800_N执行图2的数据写入方法200，第一电子装置800_1、第二电子装置800_2、…以及第N电子装置800_N的每一者，也可分别执行图4的数据更新方法400。
图9是显示根据本发明的另一实施例所述的电子装置的方块图。如图9所示，电子装置900包括数据存取接口910、存储单元920、控制器930以及解密单元940。根据本发明的一实施例，为了增加电子装置900的数据安全性，图1的写入数据DT是通过加密装置20加密后而产生加密数据DT_E，并将加密数据DT_E提供给烧录系统10。
根据本发明的一实施例，烧录系统10同样通过数据存取接口910的数据脚位DAT，将加密数据DT_E写入存储单元920。当电子装置900接收到加密数据DT_E时，解密单元940将接收的加密数据DT_E进行解密而产生解密数据DT_D，控制器930在将解密数据DT_D更新存储单元920的写入位址范围。根据本发明的一实施例，解密单元940的解密逻辑是相对于加密装置20，使得解密数据DT_D是与写入数据DT相符。
本发明的多个实施例提供了数据写入方法以及数据更新方法，使得烧录系统得以通过数据针脚而不需拆卸机壳，即可将数据写入至电子装置的储存单元，以减少大量拆卸与组装机壳所需耗费的人力与资源。根据本发明的一实施例，由于电子装置利用信号缘通知烧录系统操作是否正确，烧录系统无法存取电子装置内部的数据，以提升电子装置的数据安全性。根据本发明的另一实施例，烧录系统还可使用加密数据写入电子装置，而电子装置再将加密数据解密，更可大幅增加电子装置的数据安全性。
以上所述为实施例的概述特征。本领域技术人员应可以轻而易举地利用本发明为基础设计或调整以实行相同的目的和/或达成此处介绍的实施例的相同优点。本领域技术人员也应了解相同的配置不应背离本发明的精神与范围，在不背离本发明的精神与范围下他们可做出各种改变、取代和交替。说明性的方法仅表示示范性的步骤，但这些步骤并不一定要以所表示的顺序执行。可另外加入、取代、改变顺序和/或消除步骤以视情况而作调整，并与所揭露的实施例精神和范围一致。
Claims (10)
1.一种数据写入方法，其特征在于，适用于一烧录系统通过一数据存取接口的一数据针脚将一写入数据写入一储存装置，所述数据写入方法包括：
将一操作指令输入至所述数据针脚，使得所述储存装置根据所述操作指令进入一测试模式；
输入一写入位址范围，使得所述储存装置抹除所述写入位址范围的数据，其中当所述储存装置完成抹除所述写入位址范围的数据时，所述储存装置于所述数据针脚产生一信号缘；
当自所述数据针脚接收到一信号缘时，利用一位框架发送所述写入数据的一第一位；
当自所述数据针脚接收到所述信号缘时，利用所述位框架发送所述写入数据的一第二位；
当所述写入数据发送完成时，输出一传输确认码；以及
当自所述数据针脚接收到所述信号缘时，判断所述写入数据已正确写入所述储存装置。
2.根据权利要求1所述的数据写入方法，其特征在于，所述数据存取接口还包括一时脉针脚，其中当所述储存装置进入所述测试模式时，所述时脉针脚是耦接至一第一逻辑位准。
3.根据权利要求1所述的数据写入方法，其特征在于，所述位框架包括一回应时间、一闩锁时间以及一数据处理时间，其中所述数据写入方法还包括：
于所述回应时间，判断是否自所述数据针脚接收到所述信号缘；
当接收到所述信号缘时，于所述闩锁时间发送所述第一位；
于所述数据处理时间判断是否自所述数据针脚接收到所述信号缘，其中所述写入数据于所述数据处理时间中写入所述储存装置；
当接收到所述信号缘时，判断所述第一位写入完成；
于下一闩锁时间中，发送所述第二位；以及
当一既定时间内并未接收到所述信号缘时，发出一警示。
4.根据权利要求3所述的数据写入方法，其特征在于，还包括：
当发送所述写入数据的一第一既定数量的位后，发出一区段确认码；
判断是否自所述数据针脚接收到所述信号缘；
当自所述数据针脚接收到所述信号缘时，判断所述第一既定数量的位写入正确，并利用所述位框架继续发送所述写入数据的下一位；以及
当一既定时间内并未接收到所述信号缘超过时，发出所述警示。
5.一种烧录系统，其特征在于，用以通过一数据存取接口的一数据针脚将一写入数据写入一储存装置，所述烧录系统包括：
一内部储存装置，用以储存一指令程序；以及
一烧录装置，执行所述指令程序而执行一数据写入方法，其中所述数据写入方法包括：
将一操作指令输入至所述数据针脚，使得所述储存装置根据所述操作指令进入一测试模式；
输入一写入位址范围，使得所述储存装置抹除所述写入位址范围的数据，其中当所述储存装置完成抹除所述写入位址范围的数据时，所述储存装置于所述数据针脚产生一信号缘；
当自所述数据针脚接收到所述信号缘时，利用一位框架发送所述写入数据的一第一位；
当自所述数据针脚接收到所述信号缘时，利用所述位框架发送所述写入数据的一第二位；
当所述写入数据发送完成时，输出一传输确认码；以及
当自所述数据针脚接收到所述信号缘时，判断所述写入数据已正确写入所述储存装置。
6.一种数据更新方法，适用于一储存装置，其特征在于，一烧录系统通过一数据存取接口的一数据针脚将一写入数据写入所述储存装置，所述数据更新方法包括：
自所述数据针脚接收一操作指令；
自所述数据针脚接收一写入位址范围；
根据所述操作指令进入一测试模式；
抹除所述写入位址范围的数据；
当所述写入位址范围的数据抹除后，发出一信号缘；
利用一位框架接收所述写入数据的一第一位；
根据所述第一位，更新所述写入位址范围的一第一位址；
当所述第一位址更新完成时，发出所述信号缘；
自所述数据针脚接收一传输确认码；
根据所述写入位址范围的数据，产生一接收码；
判断所述接收码与所述传输确认码是否相符；
当所述接收码与所述传输确认码相符时，发出所述信号缘；以及
当所述接收码与所述传输确认码不相符时，不发出所述信号缘。
7.根据权利要求6所述的数据更新方法，其特征在于，还包括：
自所述数据针脚接收一结束指标；以及
根据所述结束指标，抹除所述写入位址范围的数据。
8.根据权利要求6所述的数据更新方法，其特征在于，还包括：
当接收到所述写入数据的一第一既定数量的位后，接收一区段确认码；
对接收的所述第一既定数量的位进行一逻辑运算而产生一接收确认码；
判断所述接收确认码是否与所述区段确认码相符；
当所述接收确认码与所述区段确认码相符时，发出所述信号缘；以及
当所述接收确认码与所述区段确认码不相符时，停止动作。
9.根据权利要求8所述的数据更新方法，其特征在于，所述写入数据是经过一加密处理，所述数据更新方法还包括：
将接收的所述写入数据解密而产生一解密数据；以及
将所述解密数据写入所述写入位址范围。
10.一种储存装置，其特征在于，一烧录系统将一写入数据写入所述储存装置，所述储存装置包括：
一储存单元；
一数据存取接口，包括一数据针脚，其中所述数据针脚接收所述烧录系统的一操作指令、一写入位置范围以及所述写入数据，且发出一信号缘，其中所述数据存取接口还利用一位框架，依序接收所述写入数据的每一位；以及
一控制器，根据所述操作指令，进入一测试模式且抹除所述储存单元的所述写入位址范围的数据，其中当所述写入位址范围的数据抹除后，所述控制器通过所述数据存取界面发出所述信号缘至所述烧录系统，其中当所述数据存取接口接收所述写入数据的一第一位时，所述控制器根据所述第一位，更新所述储存单元的所述写入位址范围的一第一位址，当所述第一位址更新完成时，所述控制器发出所述信号缘，其中所述控制器自所述数据针脚接收一传输确认码，其中所述控制器根据所述写入位址范围的数据产生一接收码，并判断所述接收码是否与所述传输确认码相符，其中当所述接收码与所述传输确认码相符时，所述控制器发出所述信号缘，其中当所述接收码与所述传输确认码不相符时，所述控制器不发出所述信号缘。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW107147578A TWI691895B (zh) | 2018-12-28 | 2018-12-28 | 資料寫入方法、燒錄系統、資料更新方法以及儲存裝置 |
| TW107147578 | 2018-12-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111381838A true CN111381838A (zh) | 2020-07-07 |
| CN111381838B CN111381838B (zh) | 2023-09-01 |
Family
ID=71132727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911353709.9A Active CN111381838B (zh) | 2018-12-28 | 2019-12-25 | 数据写入方法、烧录系统、数据更新方法以及储存装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN111381838B (zh) |
| TW (1) | TWI691895B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI775260B (zh) * | 2020-12-30 | 2022-08-21 | 新唐科技股份有限公司 | 燒錄系統及其燒錄方法、以及燒錄器 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56164646A (en) * | 1980-05-23 | 1981-12-17 | Hitachi Ltd | Monitor signal transmitting device |
| CN102314396A (zh) * | 2010-07-06 | 2012-01-11 | 旺宏电子股份有限公司 | 区块为基础闪存的字节存取的方法与装置 |
| CN104346103A (zh) * | 2013-08-09 | 2015-02-11 | 群联电子股份有限公司 | 指令执行方法、存储器控制器与存储器储存装置 |
| CN104536789A (zh) * | 2014-12-28 | 2015-04-22 | 珠海全志科技股份有限公司 | 数据烧录方法及其装置 |
| CN105607925A (zh) * | 2015-12-16 | 2016-05-25 | 深圳市科陆电子科技股份有限公司 | 处理器片内flash程序烧录方法及烧录系统 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8416812B2 (en) * | 2008-09-22 | 2013-04-09 | Codrut Radu Radulescu | Network timing synchronization systems |
| CN102033807B (zh) * | 2010-12-17 | 2013-08-07 | 青岛海信信芯科技有限公司 | Soc芯片调试设备、方法及装置 |
| US9053066B2 (en) * | 2012-03-30 | 2015-06-09 | Sandisk Technologies Inc. | NAND flash memory interface |
| US20150019775A1 (en) * | 2013-03-14 | 2015-01-15 | Microchip Technology Incorporated | Single Wire Programming and Debugging Interface |
| US9455752B2 (en) * | 2014-09-11 | 2016-09-27 | Intel Corporation | Apparatus and method for adaptive common mode noise decomposition and tuning |
-
2018
- 2018-12-28 TW TW107147578A patent/TWI691895B/zh active
-
2019
- 2019-12-25 CN CN201911353709.9A patent/CN111381838B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56164646A (en) * | 1980-05-23 | 1981-12-17 | Hitachi Ltd | Monitor signal transmitting device |
| CN102314396A (zh) * | 2010-07-06 | 2012-01-11 | 旺宏电子股份有限公司 | 区块为基础闪存的字节存取的方法与装置 |
| CN104346103A (zh) * | 2013-08-09 | 2015-02-11 | 群联电子股份有限公司 | 指令执行方法、存储器控制器与存储器储存装置 |
| CN104536789A (zh) * | 2014-12-28 | 2015-04-22 | 珠海全志科技股份有限公司 | 数据烧录方法及其装置 |
| CN105607925A (zh) * | 2015-12-16 | 2016-05-25 | 深圳市科陆电子科技股份有限公司 | 处理器片内flash程序烧录方法及烧录系统 |
Non-Patent Citations (1)
| Title |
|---|
| 纪大峣: "GFUAeD:一种嵌入式设备的通用固件升级方法" * |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202026863A (zh) | 2020-07-16 |
| CN111381838B (zh) | 2023-09-01 |
| TWI691895B (zh) | 2020-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101452745B (zh) | 一种编程器及其编程方法 | |
| KR100988157B1 (ko) | 메모리 디바이스 구성을 검출하기 위한 방법 및 장치와, 메모리 디바이스 구성을 검출하기 위한 방법을 수행하기 위한 명령들을 포함하는 컴퓨터 판독 가능 매체 | |
| KR101986355B1 (ko) | 임베디드 멀티미디어 카드, 상기 임베디드 멀티미디어 카드를 포함하는 임베디드 멀티미디어 카드 시스템 및 상기 임베디드 멀티미디어 카드의 동작 방법 | |
| US20120036369A1 (en) | Memory identification code generation method, management method, controller, and storage system | |
| US9858366B2 (en) | Simulator and simulating method for flash memory background | |
| CN107797821B (zh) | 重试读取方法以及使用该方法的装置 | |
| CN101419843A (zh) | 快闪存储器识别方法、识别装置、芯片控制器 | |
| KR100778459B1 (ko) | 복수의 전자장치를 프로그램, 소거 및 검증하는 장치 | |
| US20170109097A1 (en) | Memory control circuit unit, data transmitting method and memory storage device | |
| US20110022746A1 (en) | Method of dispatching and transmitting data streams, memory controller and memory storage apparatus | |
| CN106649158B (zh) | 通过i2c接口读写内部寄存器堆的装置及方法 | |
| CN106649137B (zh) | 一种Nand Flash坏块管理方法、装置及存储器 | |
| CN111158607B (zh) | 数据擦写操作的处理方法、系统、电子设备及存储介质 | |
| CN111381838B (zh) | 数据写入方法、烧录系统、数据更新方法以及储存装置 | |
| KR102384962B1 (ko) | 반도체 메모리 장치 | |
| US10658046B2 (en) | Memory device and method for operating the same | |
| CN111199023A (zh) | 一种mcu程序的密钥系统及解密方法 | |
| US20100153622A1 (en) | Data Access Controller and Data Accessing Method | |
| CN112445670B (zh) | 一种eMMC测试方法和装置 | |
| TW201303605A (zh) | 資料串分派與傳送方法、記憶體控制器與記憶體儲存裝置 | |
| CN110134423B (zh) | 固件的更新方法、装置及计算机可读存储介质 | |
| KR20180081236A (ko) | 데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템 | |
| CN115857976A (zh) | 芯片烧录方法、装置、设备及存储介质 | |
| CN106326142B (zh) | 缓冲存储器存取方法、存储器控制器与存储器存储装置 | |
| EP3891594B1 (en) | Memory control system with a sequence processing unit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |