TWI775260B - 燒錄系統及其燒錄方法、以及燒錄器 - Google Patents

燒錄系統及其燒錄方法、以及燒錄器 Download PDF

Info

Publication number
TWI775260B
TWI775260B TW109146825A TW109146825A TWI775260B TW I775260 B TWI775260 B TW I775260B TW 109146825 A TW109146825 A TW 109146825A TW 109146825 A TW109146825 A TW 109146825A TW I775260 B TWI775260 B TW I775260B
Authority
TW
Taiwan
Prior art keywords
analog
data
controller
processing circuit
digital
Prior art date
Application number
TW109146825A
Other languages
English (en)
Other versions
TW202225956A (zh
Inventor
李柏誼
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW109146825A priority Critical patent/TWI775260B/zh
Priority to CN202111588324.8A priority patent/CN114694699A/zh
Publication of TW202225956A publication Critical patent/TW202225956A/zh
Application granted granted Critical
Publication of TWI775260B publication Critical patent/TWI775260B/zh

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/16Storage of analogue signals in digital stores using an arrangement comprising analogue/digital [A/D] converters, digital memories and digital/analogue [D/A] converters 

Landscapes

  • Read Only Memory (AREA)
  • Stored Programmes (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

一種燒錄系統及其燒錄方法、以及燒錄器。燒錄系統,包括燒錄器及控制器。燒錄器具有第一資料墊及第一數位類比轉換器,以透過第一數位類比轉換器將自處理電路接收的具有多個寫入位元的寫入資料轉換為多個第一類比準位並提供至第一資料墊。控制器包括第二資料墊、第一類比數位轉換器、非揮發性記憶體及控制電路。第一類比數位轉換器透過第二資料墊接收這些第一類比準位,並提供復原後的寫入資料。控制電路用以將復原後的寫入資料提供至非揮發性記憶體。

Description

燒錄系統及其燒錄方法、以及燒錄器
本發明是有關於一種燒錄技術,且特別是有關於一種非揮發性記憶體的燒錄系統及其燒錄方法、以及燒錄器。
隨著半導體技術的蓬勃發展,控制器的設計考量越來越多元,例如交互運作性、安全性、擴充性、韌性、以及許多狀況下要求的自主性。毫無疑問地,這些考量會提升控制器的複雜性,也會讓客製化半導體成為必要。因此,如何在客製化半導體設計的情況下,縮短開發的週期並儘可能地降低成本則成為製造控制器的一個重點。
本發明提供一種非揮發性記憶體的燒錄系統及其燒錄方法、以及燒錄器,可提高控制器的燒錄效率。
本發明的燒錄系統,包括燒錄器及控制器。燒錄器具有第一資料墊及第一數位類比轉換器,以透過第一數位類比轉換器將自處理電路接收的具有多個寫入位元的寫入資料轉換為多個第一類比準位並提供至第一資料墊,其中這些第一類比準位中的每一者對應這些寫入位元中的至少二者。控制器包括第二資料墊、第一類比數位轉換器、非揮發性記憶體及控制電路。第二資料墊耦接第一資料墊,以接收這些第一類比準位。第一類比數位轉換器耦接第二資料墊,並且在接收這些第一類比準位後,提供復原後的寫入資料。控制電路具有耦接第一類比數位轉換器的輸入端,並且耦接非揮發性記憶體,用以將復原後的寫入資料提供至非揮發性記憶體。
本發明的燒錄方法,包括下列步驟。透過燒錄器的第一數位類比轉換器將自燒錄器的處理電路接收的具有多個寫入位元的寫入資料轉換為多個第一類比準位,其中這些第一類比準位中的每一者對應這些寫入位元中的至少二者。透過控制器的第一類比數位轉換器將這些第一類比準位轉換為復原後的寫入資料,其中復原後的寫入資料透過控制器的控制電路提供至控制器的非揮發性記憶體。
本發明的燒錄器,包括第一資料墊、處理電路及數位類比轉換器。第一資料墊耦接至控制器。處理電路提供具有多個寫入位元的寫入資料。數位類比轉換器耦接於第一資料墊與處理器之間。處理電路提供識別碼請求至控制器,以接收控制器的裝置識別碼。當裝置識別碼被識別為不支援類比準位寫入時,執行傳統的燒錄動作。當裝置識別碼被識別為支援類比準位寫入時,燒錄器透過第一數位類比轉換器依序傳送多個不同的對比類比準位至控制器,並且依據控制器的準位回覆確認燒錄器與控制器是否正確連接。當燒錄器與控制器未正確連接時,停止燒錄器的燒錄動作。當燒錄器與控制器正確連接時,數位類比轉換器將自處理電路接收的具有多個寫入位元的寫入資料轉換為多個第一類比準位並提供至控制器,其中這些第一類比準位中的每一者對應這些寫入位元中的至少二者。
基於上述,本發明實施例的燒錄系統及其燒錄方法、以及燒錄器,燒錄器透過類比數位轉換器將數位資料轉換為類比位元,並且控制器透過數位類比轉換器將類比位元轉換為數位資料。藉此,可以壓縮資料傳送的時間,進而提高控制器的燒錄效率。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1為依據本發明一實施例的燒錄系統的系統示意圖。請參照圖1,在本發明實施例中,燒錄系統100包括燒錄器110(例如電路中燒錄器(In-Circuit Programmer,ICP))及與燒錄器110耦接的控制器120。燒錄器110包括第一資料墊PD1、多工器111、第一數位類比轉換器(DAC)112及處理電路113,其中第一資料墊PD1耦接至控制器120,多工器111的第一端耦接至第一資料墊PD1,第一數位類比轉換器(DAC)112耦接於多工器111的第二端與處理電路113之間,並且處理電路113耦接多工器111的第三端。並且,多工器111可以受控於處理電路113。
控制器120包括第二資料墊PD2、多工器121、第一類比數位轉換器(ADC)122、控制電路123及非揮發性記憶體124(例如快閃記憶體),其中第二資料墊PD2耦接第一資料墊PD1,多工器121的第一端耦接至第二資料墊PD2,第一類比數位轉換器(ADC)122耦接於多工器121的第二端與控制電路123的輸入端Tin之間,控制電路123的輸出端Tout耦接多工器121的第三端,並且非揮發性記憶體124耦接至控制電路123。並且,控制電路123耦接至處理電路113,並且多工器121可以受控於控制電路123。
當燒錄器110進行燒錄時,處理電路113提供具有多個寫入位元的寫入資料DW,並且燒錄器110透過第一數位類比轉換器112將自處理電路113接收的具有多個寫入位元的寫入資料DW轉換為多個第一類比準位LVA1並將第一類比準位LVA1提供至第一資料墊PD1,其中這些第一類比準位LVA1中的每一者對應這些寫入位元中的至少二者。舉例來說,當第一數位類比轉換器112的解析度為8位元時,每一個第一類比準位LVA1可以代表8位元的資料;當第一數位類比轉換器112的解析度為32位元時,每一個第一類比準位LVA1可以代表32位元的資料。
第二資料墊PD2經由第一資料墊PD1接收這些第一類比準位LVA1,並且傳送至第一類比數位轉換器122。第一類比數位轉換器122在接收這些第一類比準位LVA1後,將第一類比準位LVA1進行類比數位轉換以提供復原後的寫入資料DW’。
控制電路123在接收復原後的寫入資料DW’後,可以將復原後的寫入資料DW提供至非揮發性記憶體124。其中,控制電路123可接收來自燒錄器110的時脈信號CLK,以進行資料接收,並且控制電路123可以透過積體電路間(I2C)介面將復原後的寫入資料DW’提供至非揮發性記憶體124,亦即控制電路123可以透過傳送控制信號XSC及資料信號DAT至非揮發性記憶體124來傳送復原後的寫入資料DW’。藉此,透過將數位資料轉換為類比位元,可以壓縮資料傳送的時間,進而提高控制器120的燒錄效率。
在本發明實施例中,因為類比訊號的傳遞比較容易受到雜訊的干擾,導致資料的傳輸錯誤,因此可搭配循環冗餘檢查(CRC)碼、降低資料傳收的位元解析度或簡單的錯誤更正碼,以減少資料的錯誤。舉例來說,當處理電路113提供寫入資料DW的至少一部份(例如一個區塊或多個區塊或整個寫入資料DW)時,可以插入檢查命令(例如循環冗餘檢查碼命令CM),以控制電路123將復原後的寫入資料DW’的至少一部份提供至非揮發性記憶體124後讀取非揮發性記憶體124,亦即控制器120反應於處理電路113提供的循環冗餘檢查碼命令CM提供讀取結果RR。
接著,自控制電路123的輸出端Tout經由多工器121將讀取結果RR提供至第二資料墊PD2,以將讀取結果RR傳送到燒錄器110的處理電路113,其中處理電路113透過循環冗餘檢查碼確認讀取結果RR與寫入資料DW的至少一部份是否一致。當燒錄器110的處理電路113確認讀取結果RR與寫入資料DW的至少一部份一致時,處理電路113接著提供寫入資料DW的後續部份;反之,當燒錄器110的處理電路113確認讀取結果RR與寫入資料DW的至少一部份不一致時,處理電路113接著再次提供寫入資料DW的至少一部份。
其中,在一次的資料燒錄中,可以對非揮發性記憶體124進行多次的讀取,並且再次提供資料的動作達到臨界值(例如5次)時,可以終止資料的燒錄,並且提供停止燒錄的通知給使用者。
在本發明實施例中,燒錄器110可以第一類比準位LVA1再次提供寫入資料DW的至少一部份,亦即燒錄器110可以在不調整位元解析度的情況下再次提供寫入資料DW的至少一部份,其中處理電路113控制第一數位類比轉換器112以原始位元解析度的多個第一類比準位LVA1再次提供寫入資料DW的至少一部份。或者,燒錄器110可以以降低解析度的多個第二類比準位LVA2再次提供寫入資料DW的至少一部份,亦即燒錄器110可以在調低位元解析度的情況下再次提供寫入資料DW的至少一部份,其中處理電路113控制第一數位類比轉換器112以降低位元解析度的多個第二類比準位LVA2再次提供寫入資料DW的至少一部份。
在本發明實施例中,控制電路123可以透過錯誤更正碼對復原後的寫入資料DW進行校正後提供至非揮發性記憶體124。
在本發明實施例中,在提供這些第一類比準位LVA1之前,燒錄器110透過第一數位類比轉換器112依序傳送多個不同的對比類比準位至第一資料墊PD1,並且依據控制電路123的一準位回覆是否與傳送的準位一致來確認燒錄器110與控制器120是否正確連接。當燒錄器110與控制器120正確連接時,則接著燒錄器110提供這些第一類比準位LVA1;反之,當燒錄器110與控制器120未正確連接時,則燒錄器110停止燒錄的動作。
在本發明實施例中,在提供這些不同的對比類比準位之前,處理電路113傳送識別碼請求IDQ至控制器120,以判別控制器120是否支援類比準位寫入。進一步來說,當處理電路113接收來自控制器120的裝置識別碼DVID,可以識別裝置識別碼DVID是否為對應支援類比準位寫入。當裝置識別碼DIVD被識別後判斷控制器120支援類比準位寫入時,則透過第一數位類比轉換器112將寫入資料DW轉換為多個第一類比準位LVA1;反之,當裝置識別碼DIVD被識別後判斷控制器120不支援類比準位寫入時,則透過多工器111將寫入資料DW直接傳送至第一資料墊PD1。
圖2為依據本發明一實施例的燒錄系統的第一類比準位及時脈信號的波形示意圖。請參照圖1及圖2,在本實施例中,在時脈信號CLK的每個時脈中,第一類比準位LVA1或第二類比準位LVA2可以為分別代表多個位元的類比準位,亦即每一個第一類比準位LVA1或每一個第二類比準位LVA2的準位可以依據寫入資料DW中多個連續的寫入位元來設定。
圖3為依據本發明另一實施例的燒錄系統的系統示意圖。請參照圖1及圖3,燒錄系統200包括燒錄器210及控制器220,其中燒錄器210更包括第二類比數位轉換器211,並且控制器220更包括第二數位類比轉換器221。第二數位類比轉換器221耦接於控制電路123的輸出端Tout與多工器121的第三端之間,用以將讀取結果RR轉換為多個第三類比準位LVA3後提供至第二資料墊PD2。第二類比數位轉換器211耦接於多工器111的第三端與處理電路113之間,用以將表示讀取結果RR的這些第三類比準位LVA3復原為讀取結果RR’後提供至處理電路113。
圖4為依據本發明一實施例的燒錄方法的流程圖。請參照圖4,在本實施例中,燒錄方法包括下步驟。在開始燒錄後,透過處理電路傳送識別碼請求至控制器,以判別控制器是否支援類比準位寫入(步驟S410)。當控制器未支援類比準位寫入時,亦即步驟S410判斷結果為“否”時,則可執行傳統的燒錄動作(步驟S420);當控制器支援類比準位寫入時,亦即步驟S410的判斷結果為“是”時,則可確認燒錄器與控制器是否正確連接(步驟S430)。換言之,可透過第一數位類比轉換器依序傳送多個不同的對比類比準位至控制電路,並且依據控制電路的準位回覆確認燒錄器與控制器是否正確連接。
當燒錄器未與控制器正確連接時,亦即步驟S430判斷結果為“否”時,則可停止燒錄動作;當燒錄器與控制器正確連接時,亦即步驟S430的判斷結果為“是”時,則可透過一燒錄器的一第一數位類比轉換器將自燒錄器的一處理電路接收的具有多個寫入位元的一寫入資料轉換為多個第一類比準位以傳送至控制器(步驟S450),其中這些第一類比準位中的每一者對應這些寫入位元中的至少二者,並且透過一控制器的一第一類比數位轉換器將這些第一類比準位轉換為復原後的寫入資料以提供至控制器的一非揮發性記憶體。在寫入資料傳送完畢後,則可將燒錄動作視為完成。
圖5為依據本發明另一實施例的燒錄方法的流程圖。請參照圖4及圖5,在本實施例中,步驟S410、S420、S430、S440及S450可參照圖4所示,並且燒錄方法更包括下步驟。當燒錄到寫入資料的第n個區塊(步驟S510)後,燒錄器傳送檢查命令至控制器(步驟S520),以在控制電路將寫入資料的所述區塊提供至非揮發性記憶體後讀取非揮發性記憶體且透過控制電路提供讀取結果至燒錄器的處理電路。
當燒錄器的處理電路確認讀取結果與寫入資料的所述區塊不一致時,亦即步驟S530判斷結果為“否”時,則處理電路控制第一數位類比轉換器以降低位元解析度及/或控制電路透過錯誤更正碼對復原後的寫入資料進行校正後提供至非揮發性記憶體(步驟S550)。並且,判斷錯誤次數是否達到臨界值(步驟S560)。當錯誤次數達到臨界值時,亦即步驟S560判斷結果為“是”時,則可判斷燒錄失敗,且接著停止燒錄;當錯誤次數未達到臨界值時,亦即步驟S560的判斷結果為“否”時,則執行步驟S567,以透過第一數位類比轉換器以降低位元解析度的多個第二類比準位再次提供寫入資料的所述區塊。
回到步驟S530,當燒錄器的處理電路確認讀取結果與寫入資料的所述區塊一致時,亦即步驟S530的判斷結果為“是”時,判斷燒錄是否完成(步驟S540)。當燒錄未完成時,亦即步驟S540的判斷結果為“否”時,代表仍有資料需要寫入,因此回到步驟S510,以透過處理電路接著提供寫入資料的後續部份;當燒錄完成時,亦即步驟S540的判斷結果為“是”時,代表仍所有的資料都被寫入,亦即燒錄已完成。
其中,步驟S410、S420、S430、S440、S450、S510、S520、S530、S540、S550、S560、S570的順序為用以說明,本發明實施例不以此為限。並且,步驟S410、S420、S430、S440、S450、S510、S520、S530、S540、S550、S560、S570的細節可參照圖1至圖3的實施例所述,在此則不再贅述。
綜上所述,本發明實施例的燒錄系統及其燒錄方法、以及燒錄器,燒錄器透過類比數位轉換器將數位資料轉換為類比位元,並且控制器透過數位類比轉換器將類比位元轉換為數位資料。藉此,可以壓縮資料傳送的時間,進而提高控制器的燒錄效率。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、200:燒錄系統 110、210:燒錄器 111、121:多工器 112:第一數位類比轉換器 113:處理電路 120、220:控制器 122:第一類比數位轉換器 123:控制電路 124:非揮發性記憶體 211:第二類比數位轉換器 221:第二數位類比轉換器 CLK:時脈信號 CM:循環冗餘檢查碼命令 DAT:資料信號 DVID:裝置識別碼 DW:寫入資料 DW’: 復原後的寫入資料 IDQ:識別碼請求 LVA1:第一類比準位 LVA2:第二類比準位 LVA3:第三類比準位 PD1:第一資料墊 PD2:第二資料墊 RR、RR’:讀取結果 Tin:輸入端 Tout:輸出端 XSC:控制信號 S410、S420、S430、S440、S450、S510、S520、S530、S540、S550、S560、S570:步驟
圖1為依據本發明一實施例的燒錄系統的系統示意圖。 圖2為依據本發明一實施例的燒錄系統的第一類比準位及時脈信號的波形示意圖。 圖3為依據本發明另一實施例的燒錄系統的系統示意圖。 圖4為依據本發明一實施例的燒錄方法的流程圖。 圖5為依據本發明另一實施例的燒錄方法的流程圖。
100:燒錄系統 110:燒錄器 111、121:多工器 112:第一數位類比轉換器 113:處理電路 120:控制器 122:第一類比數位轉換器 123:控制電路 124:非揮發性記憶體 CLK:時脈信號 CM:循環冗餘檢查碼命令 DAT:資料信號 DVID:裝置識別碼 DW:寫入資料 DW’:復原後的寫入資料 IDQ:識別碼請求 LVA1:第一類比準位 LVA2:第二類比準位 PD1:第一資料墊 PD2:第二資料墊 RR:讀取結果 Tin:輸入端 Tout:輸出端 XSC:控制信號

Claims (10)

  1. 一種燒錄系統,包括: 一燒錄器,具有一第一資料墊及一第一數位類比轉換器,以透過該第一數位類比轉換器將自一處理電路接收的具有多個寫入位元的一寫入資料轉換為多個第一類比準位並提供至該第一資料墊,其中該些第一類比準位中的每一者對應該些寫入位元中的至少二者; 一控制器,包括: 一第二資料墊,耦接該第一資料墊,以接收該些第一類比準位; 一第一類比數位轉換器,耦接該第二資料墊,並且在接收該些第一類比準位後,提供復原後的該寫入資料; 一非揮發性記憶體; 一控制電路,具有耦接該第一類比數位轉換器的一輸入端,並且耦接該非揮發性記憶體,用以將復原後的該寫入資料提供至該非揮發性記憶體。
  2. 如請求項1所述的燒錄系統,其中在該控制電路將該寫入資料的至少一部份提供至該非揮發性記憶體後,該控制電路讀取該非揮發性記憶體,並且自該控制電路的一輸出端提供一讀取結果至該第二資料墊,當該燒錄器的該處理電路確認該讀取結果與該寫入資料的該至少一部份一致時,該處理電路接著提供該寫入資料的後續部份,當該燒錄器的該處理電路確認該讀取結果與該寫入資料的該至少一部份不一致時,該處理電路接著再次提供該寫入資料的該至少一部份。
  3. 如請求項2所述的燒錄系統,其中該處理電路透過一循環冗餘檢查碼確認該讀取結果與該寫入資料的該至少一部份是否一致。
  4. 如請求項3所述的燒錄系統,其中該控制器反應於該處理電路提供的一循環冗餘檢查碼命令提供該讀取結果。
  5. 如請求項2所述的燒錄系統,更包括一多工器,具有耦接該第二資料墊的一第一端、耦接該第一類比數位轉換器的一第二端、以及耦接該控制電路的該輸出端的一第三端。
  6. 如請求項5所述的燒錄系統,更包括一第二數位類比轉換器,耦接於該控制電路的該輸出端與該多工器的該第三端之間,將該讀取結果轉換為多個第三類比準位後提供至該第二資料墊,其中該燒錄器更具有一第二類比數位轉換器,以將該些第三類比準位復原為該讀取結果後提供至該處理電路。
  7. 一種燒錄方法,包括: 透過一燒錄器的一第一數位類比轉換器將自該燒錄器的一處理電路接收的具有多個寫入位元的一寫入資料轉換為多個第一類比準位,其中該些第一類比準位中的每一者對應該些寫入位元中的至少二者;以及 透過一控制器的一第一類比數位轉換器將該些第一類比準位轉換為復原後的該寫入資料,其中復原後的該寫入資料透過該控制器的一控制電路提供至該控制器的一非揮發性記憶體。
  8. 如請求項7所述的燒錄方法,更包括: 在提供該些第一類比準位之前,透過該第一數位類比轉換器依序傳送多個不同的對比類比準位至該控制電路;以及 依據該控制電路的一準位回覆確認該燒錄器與該控制器是否正確連接。
  9. 一種燒錄器,包括: 一第一資料墊,耦接至一控制器; 一處理電路,提供具有多個寫入位元的一寫入資料; 一數位類比轉換器,耦接於該第一資料墊與該處理器之間, 其中透過該處理電路提供一識別碼請求至該控制器,以接收控制器的一裝置識別碼, 當該裝置識別碼被識別為不支援類比準位寫入時,執行一傳統的燒錄動作, 當該裝置識別碼被識別為支援類比準位寫入時,該燒錄器透過該第一數位類比轉換器依序傳送多個不同的對比類比準位至該控制器,並且依據該控制器的一準位回覆確認該燒錄器與該控制器是否正確連接, 當該燒錄器與該控制器未正確連接時,停止該燒錄器的燒錄動作, 當該燒錄器與該控制器正確連接時,該數位類比轉換器將自該處理電路接收的具有多個寫入位元的一寫入資料轉換為多個第一類比準位並提供至該控制器,其中該些第一類比準位中的每一者對應該些寫入位元中的至少二者。
  10. 如請求項9所述的燒錄器,其中該處理電路在提供該寫入資料的至少一部份提供後插入一檢查命令,該控制器反應於該檢查命令提供一讀取結果, 當該燒錄器的該處理電路確認該讀取結果與該寫入資料的該至少一部份一致時,該處理電路接著提供該寫入資料的後續部份, 當該燒錄器的該處理電路確認該讀取結果與該寫入資料的該至少一部份不一致時,該處理電路接著再次提供該寫入資料的該至少一部份。
TW109146825A 2020-12-30 2020-12-30 燒錄系統及其燒錄方法、以及燒錄器 TWI775260B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109146825A TWI775260B (zh) 2020-12-30 2020-12-30 燒錄系統及其燒錄方法、以及燒錄器
CN202111588324.8A CN114694699A (zh) 2020-12-30 2021-12-23 刻录系统及其刻录方法、以及刻录器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109146825A TWI775260B (zh) 2020-12-30 2020-12-30 燒錄系統及其燒錄方法、以及燒錄器

Publications (2)

Publication Number Publication Date
TW202225956A TW202225956A (zh) 2022-07-01
TWI775260B true TWI775260B (zh) 2022-08-21

Family

ID=82135468

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109146825A TWI775260B (zh) 2020-12-30 2020-12-30 燒錄系統及其燒錄方法、以及燒錄器

Country Status (2)

Country Link
CN (1) CN114694699A (zh)
TW (1) TWI775260B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115237437B (zh) * 2022-09-23 2022-12-20 万向钱潮股份公司 一种车辆制动控制器烧录方法及系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200500933A (en) * 2003-06-17 2005-01-01 Integrated Circuit Solution Inc Method and system of programming in system code by high speed for USB device
CN102033807A (zh) * 2010-12-17 2011-04-27 青岛海信信芯科技有限公司 Soc芯片调试设备、方法及装置
TW201203860A (en) * 2010-07-15 2012-01-16 Dediprog Technology Co Ltd Isolation-free in-circuit programming system
TW201510736A (zh) * 2013-03-14 2015-03-16 Microchip Tech Inc 單一導線程式化及除錯介面
US20150269300A1 (en) * 2007-09-14 2015-09-24 Agate Logic Inc. Memory Controller for Heterogeneous Configurable Integrated Circuit
TWI691895B (zh) * 2018-12-28 2020-04-21 新唐科技股份有限公司 資料寫入方法、燒錄系統、資料更新方法以及儲存裝置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200500933A (en) * 2003-06-17 2005-01-01 Integrated Circuit Solution Inc Method and system of programming in system code by high speed for USB device
US20150269300A1 (en) * 2007-09-14 2015-09-24 Agate Logic Inc. Memory Controller for Heterogeneous Configurable Integrated Circuit
TW201203860A (en) * 2010-07-15 2012-01-16 Dediprog Technology Co Ltd Isolation-free in-circuit programming system
CN102033807A (zh) * 2010-12-17 2011-04-27 青岛海信信芯科技有限公司 Soc芯片调试设备、方法及装置
TW201510736A (zh) * 2013-03-14 2015-03-16 Microchip Tech Inc 單一導線程式化及除錯介面
TWI691895B (zh) * 2018-12-28 2020-04-21 新唐科技股份有限公司 資料寫入方法、燒錄系統、資料更新方法以及儲存裝置

Also Published As

Publication number Publication date
CN114694699A (zh) 2022-07-01
TW202225956A (zh) 2022-07-01

Similar Documents

Publication Publication Date Title
JP5324652B2 (ja) メモリ装置およびエラー制御コード復号化方法
US7343545B2 (en) Method for processing noise interference
JP5160100B2 (ja) データ通信誤動作防止装置、電子機器、データ通信誤動作防止装置の制御方法、データ通信誤動作防止装置の制御プログラム、及び当該プログラムを記録した記録媒体
CN109697176B (zh) 存储装置以及其接口芯片
TWI775260B (zh) 燒錄系統及其燒錄方法、以及燒錄器
TWI557747B (zh) 記憶體控制模組與方法以及錯誤更正碼編/解碼電路與方法
JPWO2017061330A1 (ja) 通信装置、通信方法、プログラム、および、通信システム
JP2011198272A (ja) 半導体記憶装置および半導体記憶装置の制御方法
TWI686804B (zh) 資料讀取方法、儲存控制器與儲存裝置
KR20120103276A (ko) 데이터 처리 시스템 및 그것의 에러 정정 코드 처리 방법
TW200823900A (en) Method of forming a programmable voltage regulator and structure therefor
US7702820B2 (en) Hardware accelerator and data transmission system and method using the same
US20070271490A1 (en) Communicating with Error Checking to a Device Capable of Operating According to an Address Prefix Serial Bus Protocol
JP2019004205A (ja) 転送装置
US11531496B2 (en) Memory modules and memory systems having the same
JP6673021B2 (ja) メモリおよび情報処理装置
TWI678074B (zh) 串列通用輸入/輸出系統
US11336296B2 (en) Controller and memory system having the controller
CN111866215B (zh) 一种电压信号输出方法及装置
JP2000349652A (ja) 誤り訂正手段を備えた記憶装置
US11537547B2 (en) Slave device, master device, and data transmission method
JP2009271594A (ja) 記憶装置
US11962328B1 (en) Decoding method, memory storage device and memory control circuit unit
TWI836877B (zh) 讀取電壓校正方法、記憶體儲存裝置及記憶體控制電路單元
TWI742509B (zh) 資料寫入方法、記憶體控制電路單元以及記憶體儲存裝置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent