CN111373475A - 制造磁性随机存取存储器(mram)的初始化工艺 - Google Patents

制造磁性随机存取存储器(mram)的初始化工艺 Download PDF

Info

Publication number
CN111373475A
CN111373475A CN201880075076.7A CN201880075076A CN111373475A CN 111373475 A CN111373475 A CN 111373475A CN 201880075076 A CN201880075076 A CN 201880075076A CN 111373475 A CN111373475 A CN 111373475A
Authority
CN
China
Prior art keywords
layer
mtj
magnetic field
initialization process
magnetization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880075076.7A
Other languages
English (en)
Other versions
CN111373475B (zh
Inventor
李元仁
真杰诺
刘焕龙
朱健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN111373475A publication Critical patent/CN111373475A/zh
Application granted granted Critical
Publication of CN111373475B publication Critical patent/CN111373475B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/10—Active monitoring, e.g. heartbeat, ping or trace-route
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Cardiology (AREA)
  • General Health & Medical Sciences (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

公开用于垂直磁性穿隧结(perpendicular magnetic tunnel junction,p‑MTJ)的初始化工艺，其中切换错误率从典型的30‑100ppm的范围减小到小于10ppm。在一个实施例中，在存储器装置制造过程中进行最终退火步骤之后，施加平面内磁场，使得自由层以及AP1及AP2钉扎层中的所有磁化都暂时对准“平面内”。移除外加磁场后，穿隧阻障/AP1界面的界面垂直磁非等向性(perpendicular magnetic anisotropy,PMA)会在第一垂直方向上感应出具有磁化的单一AP1磁性场域。在FL/穿隧阻障界面的界面PMA在第一方向上或与其相反的方向上提供了具有磁化的FL场域。由于AP2与AP1层反铁磁耦合，因此AP2的磁化与第一方向相反。替代地，可施加垂直于平面的磁场以初始化。

Description

制造磁性随机存取存储器(MRAM)的初始化工艺
相关申请的交叉引用
本申请关于档号#HT17-011，序列号15/668,113，申请于8/3/17；及HT17-038，序列号16/056791，申请于8/7/18；其被受让给共同受让人，其全部内容通过引用并入在本申请中。
技术领域
本公开涉及一种在磁性穿隧结(magnetic tunnel junction,MTJ)的钉扎层中建立单一场域的方法，从而在写入过程期间提供邻接自由层的较低切换错误率，并导致较低的功率消耗及较长的装置寿命。
背景技术
垂直磁化的磁性穿隧结(perpendicularly magnetized magnetic tunneljunctions,p-MTJ)是一种用于嵌入式MRAM应用领域、独立MRAM应用领域以及自旋力矩转移(spin-torque transfer,STT)-MRAM的主要新兴技术。STT-MRAM是一种使用自旋力矩来写入存储器位元的p-MTJ技术，其由C.Slonezewski在磁学与磁性材料杂志第159卷的L1-L7(1996年)“磁性多层的电流驱动激发”中进行了描述。具有高运转速率、低功率消耗、出色的耐用性、非挥发性及可伸缩性的P-MTJ技术与例如SRAM、DRAM及快闪存储器的现有的半导体存储器技术相比，极具竞争力。
MRAM及STT-MRAM将p-MTJ单元作为切换及存储器装置使用。P-MTJ具有一般的结构，其中绝缘穿隧阻障层夹在两个磁性层之间。磁性层之一被称作钉扎层，且具有沿(+z)方向在面外方向上固定的磁化，例如，沿着x轴及y轴方向形成磁性层的平面时。钉扎层可具有合成反平行(synthetic antiparallel,SyAP)配置，其中邻接穿隧阻障层的内磁性(AP1)层通过例如Ru的中间反铁磁耦合(antiferromagnetic coupling,AFC)层，与外磁性(AP2)层反铁磁耦合。被称作自由层的第二磁性层还具有面外磁化，及自由在(+z)方向与AP1层方向平行(P状态)或在(-z)方向与AP1层方向反平行(AP状态)的方向。P状态(Rp)及AP状态(RAP)之间的电阻差异可通过方程式(RAP-RP)/RP来表征，该方程式也称作DRR或磁阻(magnetoresistive,MR)比。对p-MTJ设备而言具有大的DRR值是重要的，因为此属性与存储器位元的读取余度(read margin)直接相关，或与区分P状态及AP状态(0或1位元)的难易程度直接相关。
AP1及AP2钉扎层的磁化稳定度对于优化p-MTJ性能非常重要，因为在写入期间两层的反平行对准可为自由层的磁化切换提供适当的自旋电流。理想地，在AP1层及AP2层中都形成单一场域。然而，由于MRAM制造过程，因此在两个钉扎层中一般皆形成多个场域。如此一来，在写入过程期间的自旋电流通常较弱且不足以切换自由层磁化。
为了使p-MTJ在竞争的存储器技术中更具竞争力，必须显著改善写入性能，同时维护例如DRR的其他关键设备的性质。由于STT-MRAM通常嵌入互补式金属氧化物半导体(Complementary Metal Oxide Semiconductor,CMOS)装置中，因此钉扎层及自由层的磁化必须能够承受高达400℃的温度的热处理。
发明内容
本公开的一个目的是提供一种初始化工艺，以消除p-MTJ单元中钉扎层中的多个场域，使得切换自由层磁化所需的电流横跨存储器装置中的多个p-MTJ单元更加均匀且最小化，上述存储器装置包括MRAM及STT-MRAM以及其他自旋电子设备。
本公开的第二目的是根据第一目的进行初始化工艺，使得切换自由层磁化的错误率小于10ppm。
根据优选实施例，这些目的是通过单一初始化步骤实现的，其中在平面内(水平)方向或垂直于平面(垂直)的方向上，施加磁场至p-MTJ叠层。p-MTJ叠层可为多个p-MTJ单元的形式，各个p-MTJ单元具有顶盖层及停在例如底电极的基板上的侧壁。p-MTJ堆叠至少具有钉扎层及自由层(free layer,FL)及位于FL与钉扎层之间的穿隧阻障。在优选实施例中，钉扎层具有合成反平行(synthetic antiparallel,SyAP)配置，其中内部钉扎(AP1)层邻接穿隧阻障层，且通过例如Ru的中间AF耦合(AF coupling,AFC)层与外部钉扎(AP2)层反铁磁(antiferromagnetically,AF)耦合。
在底自旋阀的实施例中，SyAP钉扎层位在穿隧阻障及FL下方。对于p-MTJ而言，还有一个顶自旋阀的实施例，其中SyAP钉扎层位在穿隧阻障及FL上方。本公开，还包括一个双重自旋阀结构，其中在第一非磁性间隔(SP1)下方形成第一SyAP钉扎层，且在第二非磁性间隔物(SP2)的上方形成第二SyAP钉扎层，且FL在SP1及SP2之间。SP1及SP2可能分别是穿隧阻障或是在介电质基质中具有导电金属通道的复合层。
在第一实施例中，其中用于初始化的外加磁场是“在平面内”且平行于p-MTJ层的平面，该场具有足够的强度在水平方向上对准所有AP1及AP2磁性场域。在移除外加场后，穿隧阻障/AP1界面引起界面垂直磁非等向性(perpendicular magnetic anisotropy,PMA)，使得所有AP1场域在垂直方向上都具有磁化。因为AF耦合，AP2层中的所有场域都反平行对准AP1场域。有效地，AP1层及AP2层分别具有在垂直方向上对准的单一场域。
根据第二实施例，初始化工艺通过在垂直方向上外加磁场来完成。外加磁场使AP1层及AP2层所有区域中的磁化都对准外加磁场的方向。一旦移除外加磁场，通过AFC层的AF耦合将导致AP1层所有区域中的磁化反平行对准AP2层中的垂直磁化，且AP1及AP2层分别有效地具有单一场域。
在一些实施例中，在已经图案化MTJ单元之后的最终退火步骤后，进行初始化步骤。此外，初始化步骤可发生在沉积封装层之前、期间或之后，以使p-MTJ单元彼此之间电性绝缘。在其他实施例中，可进行多次初始化步骤，且最终初始化步骤发生在最终退火之后。
附图说明
图1a及图1b是p-MTJ的剖面图，其中根据本公开的实施例，自由层(free layer,FL)磁化分别反平行及平行对准底自旋阀配置的AP1钉扎层磁化。
图2a及图2b是p-MTJ的剖面图，其中根据本公开的实施例，在顶自旋阀配置中，FL磁化分别反平行及平行对准AP1钉扎层磁化。
图3a及图3b是双磁性穿隧结(dual magnetic tunnel junction,DMTJ)的剖面图，其中根据本发明实施例，FL磁化分别反平行及平行对准两个AP1层磁化，以给出AP/AP及P/P磁态。
图3c及图3d是DMTJ的剖面图，其中根据本公开的实施例，FL磁化平行对准一个AP1层磁化并反平行对准另一个AP1层磁化，以给出P/AP及AP/P磁态。
图4为p-MTJ的一部分的剖面图，其中由于退火或杂散磁场，因此在自由层中及AP1及AP2钉扎层中形成多个磁性场域。
图5是图4中根据本公开的第一实施例包括施加水平磁场的初始化工艺期间p-MTJ的剖面图。
图6a至图6b是显示图5中p-MTJ层中的相等磁化几率的剖面图，根据本公开的实施例，在移除外加磁场且界面PMA在自由层及AP1层中产生垂直磁性场域之后，且AF耦合负责与AP1磁化反平行的AP2磁化。
图7是根据本公开的第二实施例，为包括施加垂直磁场的初始化工艺期间图4中p-MTJ的剖面图。
图8是根据本公开的实施例，在移除垂直磁场之后，且AF耦合负责与AP1磁化反平行的AP2磁化，为显示图7中p-MTJ层中磁化的剖面图。
图9是根据本公开的实施例，为通过封装层绝缘并形成p-MTJ单元阵列的俯视图。
图10为未经本公开初始化工艺的p-MTJ单元，将其平行(P)及反平行(AP)状态的测量电流的差作为P状态切换电流的函数的图。
图11为经本公开初始化工艺的p-MTJ单元，将其平行(P)及反平行(AP)状态的测量电流的差作为P状态切换电流的函数的图。
具体实施方式
本公开为一初始化步骤，包括施加磁场以在第一方向上临时设置自由层(freelayer,FL)、AP1钉扎层及AP2钉扎层中所有的磁性场域(domain)，上述第一方向在p-MTJ层的平面或垂直于p-MTJ层的平面。移除外加(电)场后，由AP1/穿隧阻障及穿隧阻障/FL边界的金属氧化物/铁磁性层界面产生的界面垂直磁非等向性(PMA)，引起AP1及FL层中的PMA特性。通过AFC层的AF耦合负责建立与AP1反平形的AP2磁化。尽管只有以剖面图示出一个P-MTJ单元，但是本领域技术人员可理解多个p-MTJ单元在典型存储器装置图案中以行列形成阵列。p-MTJ层的平面沿着x轴及y轴方向布置，且各层的厚度在z轴方向。本文中描述的初始化步骤有利地用于降低切换电流，且在写入过程期间降低存储器装置中的切换错误率，上述存储器装置例如MRAM、STT-MRAM或包括但不限制于自旋力矩振荡器(spin torqueoscillator,STO)、感测器及生物感测器的自旋电子装置。
参见图1a，本公开包括具有停在基板8顶表面8t的侧壁10s的p-MTJ 10。p-MTJ具有底自旋阀配置，其中在基板上依序形成可选的晶种层11、钉扎层15、非磁性间隔物16、FL 17及具有顶表面18t的盖层18，该基板在一些实施例中为底电极(bottom electrode,BE)。底电极可为多层结构且通常嵌入介电层(未示出)中。优选地，钉扎层具有SyAP配置，其中内部AP1层14接触穿隧阻障的底表面，外部AP2层12邻接(adjoin)晶种层的顶表面或在其他实施例中邻接底电极，且AFC层13介于AP1层及AP2层之间。本公开也预期在前文所述的MTJ堆叠至少可包括一个额外层，例如，在FL及盖层之间的金属氧化物介电常数促进层(Hkenhancing layer)(未示出)，其通过引入额外的FL/金属氧化物界面来增强FL中的PMA。
在例示性实施例中，FL 17具有对准正z轴方向的磁化17a，AP1层14具有对准朝向BE顶表面8t的负z轴方向的磁化14m，且AP2具有与14m反平行的磁化12a。替代地，所有前文所述的磁化可被翻转180°(未示出)以有效地得到与图1a中相同的AP状态。
可使用包括切换电流Iw1的写入过程以切换图1a中p-MTJ 10中的AP状态至图1b中的P状态。AP1层、AP2层的磁化14m、12a分别在p-MTJ中维持不变。然而，如图1b中所示，FL磁化17m现在垂直对准于p-MTJ的14m。切换电流Iw2可用于切换图1b中p-MTJ 10的P状态至图1a中的AP状态。本领域技术人员将理解在写入过程期间，存储器阵列中的一或多个p-MTJ单元可选择性地从P状态切换至AP状态，或反之亦然。
在本公开的所有实施例中，晶种层11，可包括下列通常用于在上方p-MTJ层促进平滑及均匀的晶粒结构的一或多个：NiCr、Ta、Ru、Ti、TaN、Cu、Mg或其他元素或合金。在SyAP层15中，AFC层13优选为具有4埃、9埃或14埃的厚度的Ru，以在AP1层14及AP2层12之间提供最佳的AF耦合。可选地，Rh或Ir可作为AFC层。AP1层及AP2层，可分别包括Co、Fe及Ni或前者的合金再搭配B的一或多个。在其他实施例中，AP1层及AP2层的一或两者可为具有固有PMA的积层堆叠，其例如(Co/Ni)n、(CoFe/Ni)n、(Co/NiFe)n、(Co/Pt)n、(Co/Pd)n等，其中n为积层数。再者，例如CoFeB的过渡层可插在积层堆叠的顶层及穿隧阻障层16之间，以提供与穿隧阻障的CoFeB界面，从而增强MTJ 10的DRR。
根据一个优选实施例，非磁性间隔物16为具有金属氧化物组成的穿隧阻障层，该金属氧化物组成为下列其中一个：MgO、TiOx、AlTiO、MgZnO、AL2O3、ZnO、ZrOx、HfOx、或MgTaO。更优选地，选择MgO作为穿隧阻障层，因为MgO提供最高的磁阻比(magnetoresistiveratio,DRR)，例如，尤其当MgO夹在两个CoFeB层之间时。在其他实施例中，非磁性间隔物可称作CCP层，其中在金属氧化物基质中形成由金属构成的导电电流路径。
自由层17，可包括与AP1层14中或AP2层12中相同的材料。在另一个实施例中，FL可具有插在两个铁磁性耦合的CoFe层或CoFeB层之间例如Ta或Mg的非磁矩稀释层。此外，FL可具有例如FL1/Ru/FL2的SyAP配置，其中FL1及FL2为反铁磁性耦合的第一及第二铁磁性(ferromagnetic,FM)层。
在用来形成p-MTJ 10的图案化及平坦化工艺期间，盖层18作为硬遮罩，且通常包括Ta、Ru、TaN、Ti、TiN及W等的一或多个。通过通常包括氩气溅镀气体及介于5x10-8至5x10-9托尔之间的基础压力的DC溅镀沉积工艺，可沉积所有p-MTJ层。在序列号15/668,113的相关案中，我们公开用于形成多个p-MTJ单元及将邻接p-MTJ单元电性绝缘的封装层的流程。
如图9所示的例示性实施例，p-MTJ单元具有形成圆形的顶表面18t，使得在x轴方向上的宽度b基本上等于在y轴方向上的长度c。然而，在其他实施例中，p-MTJ单元可具有椭圆形或多边形，使得尺寸b不等于c。封装层35将邻接的p-MTJ单元分开。
如图2a示出的替代实施例，所有p-MTJ层从图1a中的第一实施例中被保留下来。然而，堆叠顺序产生具有侧壁19s及顶自旋阀配置的p-MTJ 19，其中在基板8上依序形成可选的晶种层11、FL 17、非磁性间隔物16、SyAP钉扎层15及盖层18。FL磁化17m与AP1层磁化14a反平行，而AP2层具有磁化12m反平行对准于AP1层的磁化。应注意的是，所有前文所述的磁化可翻转180°(未示出)，以有效地提供p-MTJ 19如图2a所示的相同的AP状态。
在包括切换电流Iw3写入过程的期间，将图2a中的AP状态切换到图2b中的P状态。AP1层、AP2层的磁化14a、12m分别在p-MTJ中维持不变。然而，如图2b中所示，FL磁化17a现在平行对准于p-MTJ中的14a。切换电流Iw4可应用于切换图2b中p-MTJ 10的P状态至图2a中的AP状态。再一次，在写入过程期间，存储器阵列中的一或多个p-MTJ单元可选择性地从P状态被切换至AP状态，或反之亦然。
如图3a示出本公开的另一个实施例，通过在FL 17上添加第二非磁性间隔物26，接着依序添加第二SyAP钉扎层25、及顶盖层18，修饰图1a中的p-MTJ。第二SyAP钉扎层具有接触第二非磁性间隔物的顶表面的AP1层24、中间AFC层23及中间AFC层上的AP2层22。如此一来，在基板8上形成包括p-MTJ层11-17的第一自旋阀结构10-1，且在结构10-1上形成包括FL17、第二间隔物26、SyAP层25及盖层18的第二自旋阀结构10-2。双叠层通常也被称作双磁性穿隧结(dual magnetic tunnel junction,DMTJ)10-1/10-2。层25、26可分别具有与先前所述的层15、16相同的组成。
因为FL磁化17a反平行对准于自旋阀结构10-1中的AP1层磁化14m，且与第二自旋阀结构10-2中的AP1层磁化24m反平行，所以图3a中的DMTJ被说具有AP/AP状态。AP2层22具有与AP1层24的磁化反平行的磁化22a，且AP2层12具有与14m反平行的磁化12a。在图3b中，通过施加切换电流Iw5，可将FL磁化17a切换至FL磁化17m以产生P/P状态，其中FL磁化现在平行于AP1层磁化14m、24m两者。类似地，通过施加切换电流Iw6，可选择性地将一或多个p-MTJ单元中的P/P状态切换至AP/AP状态。
如我们在相关专利申请案HT17-038中所描述的，图3a-图3b中的DMTJ配置为所谓的非工作状态，其目的是为了降低临界切换电流(critical switching current,Ic)，因为当间隔物16的电阻x面积(RA)等于间隔物26的RA时，从AP1层14施加在FL的自旋力矩有效地抵消来自AP1层24的自旋力矩。另一方面，在图3c-图3d示出的DMTJ配置为所谓的工作状态，其实质降低(Ic)，因为当施加电流(Iw7或Iw8)通过AP1层14时，施加到FL17的自旋力矩在FL上的自旋力矩增加了来自通过AP1层24的电流。因此，电流Iw7将DMTJ从图3c中的P/AP磁性状态切换至图3d中的AP磁性状态，且电流Iw8将AP/P磁性状态切换至P/AP磁性状态。我们也公开了相较于第二间隔物26的RA实质缩减第一间隔物16的RA的实施例，以产生DMTJ可接受的DRR。
参见图4，应理解的是，p-MTJ单元通常会受到退火工艺及杂散(stray)磁场的影响，上述退火工艺及杂散磁场导致AP1层及AP2层及FL包含多个磁性场域，而非对准垂直于平面方向的单一场域的理想情况。因此，除了FL 17中的磁化17a以外，可能还存在多个FL场域，其中一或多个场域具有水平或垂直分量的磁化17x，使得净矩不完全垂直于平面。应理解的是，对p-MTJ单元而言，代表AP状态的磁化17a可被代表P状态的磁化17m所取代(未示出)。同样地，一或多个AP1层场域倾向于具有同时具有水平及垂直分量的磁化14x，且一或多个AP2层场域具有同时具有水平及垂直分量的磁化12x。
FL、AP1层、AP2层各层中可存在一或多个场域，上述FL、AP1层、AP2层的磁化方向相反对准主要垂直于平面的方向或完全对准于平面内。举例而言，所示的AP2层具有至少一个场域，该场域具有与磁化12a相反的磁化12m。我们已经发现在磁性层的一或多个的多个场域，尤其是在AP1层及AP2层中，会导致异常的切换行为。换言之，当AP1层及AP2层如图4所示具有多个场域时，(如图1a-图1b所示)将各磁性层中具有单一磁性场域的p-MTJ从AP状态切换至P状态或反之所需的“正常”写入电流，通常不足以切换FL。在一些具有100纳米或更小临界尺寸的p-MTJ单元中，切换FL磁化的失败(错误)率可能在30ppm至100ppm的范围内，这对于MRAM或STT-MRAM要与其他存储器技术竞争而言是不可接受的。
根据本文所述的初始化方法，切换错误率实质减小至小于10ppm。图5示出本公开的初始化方法的第一实施例，且该第一实施例包括在p-MTJ层的平面内施加磁场30的步骤。因此，FL磁化17h、AP1层磁化14h及AP2层磁化12h分别在其各自的层中的平面，且垂直于z轴方向。面内磁场具有从约1000奥斯特至30000奥斯特的强度，且在温度接近室温的温度下及无外加电流的情况下被施加。在一些实施例中，面内磁场的期间实质上小于1秒。尽管在p-MTJ工艺的任何部分的期间施加了面内磁场，但是该工艺优选为在最终退火工艺后进行。在一些实施例中，在形成如图1a中的p-MTJ侧壁10s后(或图2a中19s)，可进行最终退火工艺。在其他实施例，在沉积封装层以使邻接的p-MTJ彼此之间电性绝缘的期间或之后，进行最终退火。初始化步骤的期间可为数秒或短至数毫秒。再者，在完成制造装置后，可重复一或多次初始化工艺。
参见图6a，在移除外加磁场30之后，位在非磁性间隔物16与AP1层14之间的金属氧化物/FM层界面40，在AP1层中感应出单一磁性场域，其中AP1层所有区域中的磁化14m为垂直于平面。类似地，存在金属氧化物/FM层界面41，其中非磁性间隔物邻接FL 17。界面41在FL感应出单一磁性场域，其中所有FL区域中的FL磁化17m垂直于平面且在与AP1层中相同的垂直方向上，以为p-MTJ提供P磁性状态。应注意的是，界面41感应出单一FL场域(AP状态)的几率相等，其中FL磁化相反对准于图6a中所示的FL磁化。由于AFC层13的适当厚度，AP1层及AP2层12之间的AF耦合被最大化，且在AP2层中出现单一场域，其中所有AP2区域中的磁化12a对准与AP1层中的磁化相反的垂直方向。(如图6b所示)界面40感应出AP1层磁化14a的几率相等，且由于AF耦合，因此AP2层磁化12m与14a相反。
尽管此处是以底自旋阀配置的SyAP层15显示初始化方法的效果，AP1层及AP2层也各自在顶自旋阀配置的SyAP层15内、先前所述的图3a-图3b的双自旋阀结构SyAP层15、25内及图3c-图3d中的DMTJ，形成单一场域。
根据第二实施例，本公开的初始化方法，包括在垂直于平面方向施加磁场，以在AP1层14、AP2层12、FL 17各层中建立单一场域。举例而言，可在与基板顶表面8t垂直的负z轴方向施加磁场31。因此，包括FL中17m、AP1层中14m及AP2层中12m的所有磁化平行对准于外加场的方向。在一替代实施例中(未示出)，外加场可在正z轴方向，使得FL、AP1层及AP2层中所有磁化分别暂时180°相反对准于图7中的17m、14m及12m。
参见图8，由于通过SyAP钉扎层15中AFC层13的AF耦合，及由于金属氧化物/磁性层界面40感应出的界面垂直非等向性，因此在移除外加场之后，AP1层14中的磁化14a相反对准于AP2层12中的磁化12m。根据优选实施例，磁化12m被设计为具有比磁化14a更大的强度，以取消(cancel)自由层17上的杂散磁场。因此，一旦移除外加场31，只有图7中的磁化14m反转方向。AFC层具有合适的厚度以最大化AF耦合。举例而言，对由Ru形成的AFC层而言优选的厚度为4埃。因此，AP1层及AP2层各区域中的磁化对准垂直于平面的方向，使得AP1层及AP2层各层有效地具有单一磁性场域。
参见图9，示出存储器阵列的俯视图，包括图1a-图1b中的p-MTJ 10、图2a-图2b中的p-MTJ 19或图3a-图3b中的p-MTJ 10-2。在例示性实施例中，各p-MTJ单元具有宽度b及长度c的圆形，且被封装层35围绕。在其他实施例中(未示出)，各p-MTJ可具有椭圆形或多边形形状，使得b不等于c。
封装层35可为SiOYNZ、AlOYNZ、TiOYNZ、SiCYNZ或MgO之一或前述的材料的任何组合，其中y+z>0。在替代实施例中，封装层可为本领域中使用的金属碳化物或其他金属氧化物、金属氮化物、金属氮氧化物或金属碳氮化物。通常，在基板顶表面上沉积封装层，以完全填充邻接的p-MTJ单元之间的间隙。之后，进行例如化学机械抛光(chemical mechanicalpolish,CMP)工艺的平坦化方法，以形成与p-MTJ顶表面18t共平面的封装层顶表面。
按照平坦化工艺，以形成图9中的p-MTJ阵列，通过传统方法在多个MTJ单元上形成包括多个平行导电线(未示出)的顶电极层。如此一来，在顶导电线及底电极(bottomelectrode,BE)之间形成各p-MTJ。在使用前述的切换电流Iw1-Iw8的写入过程期间，切换电流从顶导电线流送至BE，或在相反方向。
我们已经通过实验结果证实本公开初始化工艺的优点，(如图9所示)其中在10MbMRAM芯片上将多个圆形p-MTJ单元制造成阵列，其中b＝c＝100纳米。以图1a-图1b中的p-MTJ 10表示形成具有底自旋阀配置的各p-MTJ。通过传统的流程图图案化具有顶表面18t的p-MTJ单元，上述传统的流程图包括下列步骤：在p-MTJ膜层堆叠的顶表面上图案化光刻胶层(未示出)，且通过包括多个活性离子蚀刻步骤的蚀刻工艺转移圆形岛状物至p-MTJ堆叠。以400℃的温度退火图案化的p-MTJ单元2个小时以上。之后，如前述的沉积包括SiOyNz的封装层35且进行CMP工艺。最终，形成顶电极层(未示出)，使得导电线接触各p-MTJ顶表面。
对5120p-MTJ正常单元及错误位元测量P状态的电流(IP)及AP状态的电流(IAP)。结果如图10所示，其中差异(lP-IAP)被示出成IP函数。理想地，所有p-MTJ单元的结果都应落在接近线50及在接近椭圆42的区域内。然而，除了前述区域中所谓的正常p-MTJ以外，我们还在区域40观察到实质低于线50大量的“异常”p-MTJ，且区域41中较小量的异常p-MTJ比区域40中的p-MTJ具有更高的IP值。
我们已经确定，导致区域40中异常p-MTJ的根本原因为SyAP钉扎层中AP1层及AP2层的多个场域。换言之，在正常p-MTJ中将自由层从P状态切换至AP状态或反之亦然的切换电流，不足以在异常p-MTJ中切换自由层。由于改良的MRAM及STT-MRAM设计的关键目的为降低功率消耗，因此当与例如静态随机存取存储器(static random access memory,SRAM)的其他技术竞争时，用于异常p-MTJ的较高切换电流是不可接受的。此外，较高切换电流在非磁性间隔物(即穿隧阻障层)上施加更多应力(stress)，导致较短的装置寿命。
根据本公开的实施例，对制造产生如图10结果相同的p-MTJ单元阵列，进行包括施加20000奥斯特的外加垂直场数百毫秒的初始化方法。在移除施加场之后，再次为5120p-MTJ正常单元及错误位元测量IP跟IAP。图11提供结果且显示基本上初始化前的区域40中的所有异常p-MTJ单元已经被校正为现在具有落在区域42正常单元范围内的IAP及IP。在区域41中具有数据点的异常p-MTJ被归因于缺陷的穿隧阻障层，且未根据本公开实施例通过施加外加场被矫正至正常单元。因此，通过使用本公开的初始化方法，对MRAM芯片上的多个p-MTJ单元而言，切换电流的均匀度被显著改善。
总而言之，我们已经观察到对未初始化的p-MTJ单元而言典型切换错误率在30ppm至100ppm的范围内，当根据本公开的实施例对p-MTJ单元进行初始化工艺时，切换错误率显著降低至小于10ppm。再者，在制造装置之后，可重复初始化工艺一或多次，以抵消可能造成自由层及钉扎层中多个场域再次出现的杂散磁场或温度偏移的影响。
虽然本公开已例示并参照优选实施例进行措述，但本公开所属技术领域者应理解，在不悖离本公开的构思或权利要求的范围下，形式及细节可作各种的变动。

Claims (20)

1.一种初始化工艺，用在垂直磁性穿隧结(p-MTJ)单元的自由层(FL)中以及合成反平行(SyAP)钉扎层内的AP1层及AP2层中提供单一场域，包括：
(a)提供一p-MTJ单元在一基板上，其中该p-MTJ单元包括一SyAP钉扎层、一FL及一穿隧阻障层，该SyAP钉扎层在一AP1层及一AP2层之间具有一反铁磁(AF)耦合层，该穿隧阻障层与该AP1层形成一第一界面，且该穿隧阻障层与该FL形成一第二界面；
(b)施加一磁场在一面内方向，使得该FL、该AP1层及该AP2层各层中的所有磁化对准该外加磁场的方向；及
(c)移除该外加磁场，以在该FL、该AP1层及该AP2层的各层中产生一单一磁性场域，包括：
(1)由于在该第一界面的界面垂直磁非等向性(PMA)，因此该AP1层所有区域中的磁化对准一第一垂直于平面(垂直)方向；
(2)由于在该第二界面的界面PMA，因此该FL所有区域中的磁化对准该第一垂直方向或与该第一垂直方向相反；及
(3)由于该AF通过该AF耦合层与该AP1层耦合，因此该AP2层所有区域中的磁化在与该第一垂直方向相反的一第二垂直方向上。
2.如权利要求1所述的初始化工艺，其中在接近室温的温度下且无外加电流的情况下，施加该平面内磁场。
3.如权利要求1所述的初始化工艺，其中施加该平面内磁场的期间实质上小于1秒。
4.如权利要求1所述的初始化工艺，其中该p-MTJ具有底自旋阀配置、顶自旋阀配置或双自旋阀配置。
5.如权利要求1所述的初始化工艺，其中该AF耦合层为具有4埃、9埃或14埃的厚度的Ru，以最大化该AP1层及该AP2层之间的AF耦合。
6.如权利要求1所述的初始化工艺，其中在该p-MTJ单元的制造期间，在进行最终退火步骤之后施加该平面内磁场。
7.如权利要求1所述的初始化工艺，其中在下列装置的制造期间形成该p-MTJ单元：磁性随机存取存储器(MRAM)装置、自旋力矩转移(STT)-MRAM或作为自旋力矩振荡器(STO)、感测器或生物感测器的自旋电子装置。
8.如权利要求1所述的初始化工艺，其中该外加磁场的强度从约1000奥斯特至30000奥斯特。
9.如权利要求1所述的初始化工艺，其中在沉积一封装层之后，施加该平面内磁场，以使该p-MTJ单元与邻接的p-MTJ单元电性绝缘。
10.如权利要求1所述的初始化工艺，其中在该p-MTJ单元的制造期间，施加多次该平面内磁场。
11.一种初始化工艺，用在垂直磁性穿隧结(p-MTJ)单元中的自由层(FL)以及合成反平行(SyAP)钉扎层内的AP1及AP2层中提供单一场域，包括：
(a)提供一p-MTJ单元在一基板上，其中该p-MTJ单元包括一SyAP钉扎层、一FL及一穿隧阻障层，该SyAP钉扎层在该AP1层及该AP2层之间具有一反铁磁(AF)耦合层，该穿隧阻障层与该AP1层形成一第一界面，且该穿隧阻障层与该FL形成一第二界面；
(b)施加一磁场在一第一垂直于平面(垂直)方向，使得该FL、该AP1层及该AP2层各层中的所有磁化对准该第一垂直方向；及
(c)移除该外加磁场，以在该FL、该AP1层及该AP2层的各层中产生一单一磁性场域，包括：
(1)该AP2层所有区域中的磁化对准一第一垂直方向；
(2)由于该第二界面的界面PMA，因此该FL所有区域中的磁化对准该第一垂直方向或与该第一垂直方向相反；及
(3)由于该AF通过该AF耦合层与该AP2层耦合，以及由于在第一界面的界面垂直磁非等向性(PMA)，因此该AP1层所有区域中的磁化在与该第一垂直方向相反的一第二垂直方向上。
12.如权利要求11所述的初始化工艺，其中在接近室温的温度下且无施加电流的情况下，施加该垂直磁场。
13.如权利要求11所述的初始化工艺，其中施加该垂直磁场的期间实质上小于1秒。
14.如权利要求11所述的初始化工艺，其中该p-MTJ具有底自旋阀配置、顶自旋阀配置或双自旋阀配置。
15.如权利要求11所述的初始化工艺，其中该AF耦合层为具有4埃、9埃或14埃的厚度的Ru，以最大化该AP1层及该AP2层之间的AF耦合。
16.如权利要求11所述的初始化工艺，其中在该p-MTJ单元的制造期间，在进行最终退火步骤之后施加该垂直磁场。
17.如权利要求11所述的初始化工艺，其中在下列装置的制造期间形成该p-MTJ单元：磁性随机存取存储器(MRAM)装置、自旋力矩转移(STT)-MRAM或作为自旋力矩振荡器(STO)或生物感测器的自旋电子装置。
18.如权利要求11所述的初始化工艺，其中该外加垂直磁场的强度从约1000奥斯特至30000奥斯特。
19.如权利要求11所述的初始化工艺，其中在沉积一封装层之后，施加该垂直磁场，以使该p-MTJ单元与邻接的p-MTJ单元电性绝缘。
20.如权利要求11所述的初始化工艺，其中在该p-MTJ单元的制造期间，施加多次该垂直磁场。
CN201880075076.7A 2017-11-20 2018-11-08 制造磁性随机存取存储器(mram)的初始化工艺 Active CN111373475B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/818,148 2017-11-20
US15/818,148 US10325639B2 (en) 2017-11-20 2017-11-20 Initialization process for magnetic random access memory (MRAM) production
PCT/US2018/059803 WO2019099274A1 (en) 2017-11-20 2018-11-08 Initialization process for magnetic random access memory (mram) production

Publications (2)

Publication Number Publication Date
CN111373475A true CN111373475A (zh) 2020-07-03
CN111373475B CN111373475B (zh) 2023-10-20

Family

ID=64650491

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880075076.7A Active CN111373475B (zh) 2017-11-20 2018-11-08 制造磁性随机存取存储器(mram)的初始化工艺

Country Status (5)

Country Link
US (2) US10325639B2 (zh)
KR (1) KR20200080279A (zh)
CN (1) CN111373475B (zh)
DE (1) DE112018004354T5 (zh)
WO (1) WO2019099274A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10325639B2 (en) * 2017-11-20 2019-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Initialization process for magnetic random access memory (MRAM) production

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070141786A1 (en) * 2005-12-15 2007-06-21 Elpida Memory, Inc. Method of manufacturing non-volatile memory element
CN101373630A (zh) * 2007-08-21 2009-02-25 希捷科技有限公司 带热电脉冲的存储元件
US20130161768A1 (en) * 2011-12-21 2013-06-27 Samsung Electronics Co., Ltd. Magnetic device having a magnetic material in a contact structure coupled to a magnetic element and method of manufacture thereof
US20140362652A1 (en) * 2012-02-13 2014-12-11 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor memory device and method for accessing the same
CN105990517A (zh) * 2015-03-20 2016-10-05 Hgst荷兰有限公司 用于增强垂直磁各向异性的具有双MgO界面和CoFeB层的垂直自旋转移矩(STT)储存元件

Family Cites Families (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6346732B1 (en) 1999-05-14 2002-02-12 Kabushiki Kaisha Toshiba Semiconductor device with oxide mediated epitaxial layer
US7027268B1 (en) 1999-07-08 2006-04-11 Western Digital (Fremont), Inc. Method and system for providing a dual spin filter
US6166948A (en) 1999-09-03 2000-12-26 International Business Machines Corporation Magnetic memory array with magnetic tunnel junction memory cells having flux-closed free layers
US6611405B1 (en) 1999-09-16 2003-08-26 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
US6743503B1 (en) 1999-10-05 2004-06-01 Seagate Technology Llc Ultra-thin seed layer for multilayer superlattice magnetic recording media
US6979586B2 (en) 2000-10-06 2005-12-27 Headway Technologies, Inc. Magnetic random access memory array with coupled soft adjacent magnetic layer
US20020131215A1 (en) 2001-03-14 2002-09-19 Beach Robert S. Tunnel junction and charge perpendicular-to-plane magnetic recording sensors and method of manufacture
US6635496B2 (en) 2001-10-12 2003-10-21 Infineon Technologies, Ag Plate-through hard mask for MRAM devices
US6593608B1 (en) 2002-03-15 2003-07-15 Hewlett-Packard Development Company, L.P. Magneto resistive storage device having double tunnel junction
US6847510B2 (en) 2002-09-27 2005-01-25 Hitachi Global Storage Technologies Netherlands B.V. Magnetic tunnel junction device with bottom free layer and improved underlayer
US7394626B2 (en) 2002-11-01 2008-07-01 Nec Corporation Magnetoresistance device with a diffusion barrier between a conductor and a magnetoresistance element and method of fabricating the same
US6977801B2 (en) 2003-02-24 2005-12-20 Hitachi Global Storage Technologies Netherlands B.V. Magnetoresistive device with exchange-coupled structure having half-metallic ferromagnetic Heusler alloy in the pinned layer
US6834005B1 (en) 2003-06-10 2004-12-21 International Business Machines Corporation Shiftable magnetic shift register and method of using the same
US6806096B1 (en) 2003-06-18 2004-10-19 Infineon Technologies Ag Integration scheme for avoiding plasma damage in MRAM technology
JP4111274B2 (ja) 2003-07-24 2008-07-02 キヤノンアネルバ株式会社 磁性材料のドライエッチング方法
US6984529B2 (en) 2003-09-10 2006-01-10 Infineon Technologies Ag Fabrication process for a magnetic tunnel junction device
US6974708B2 (en) 2004-04-08 2005-12-13 Headway Technologies, Inc. Oxidation structure/method to fabricate a high-performance magnetic tunneling junction MRAM
US7449345B2 (en) 2004-06-15 2008-11-11 Headway Technologies, Inc. Capping structure for enhancing dR/R of the MTJ device
US7001783B2 (en) 2004-06-15 2006-02-21 Infineon Technologies Ag Mask schemes for patterning magnetic tunnel junctions
US7169654B2 (en) 2004-11-15 2007-01-30 Freescale Semiconductor, Inc. Method of forming a semiconductor device
US7241631B2 (en) 2004-12-29 2007-07-10 Grandis, Inc. MTJ elements with high spin polarization layers configured for spin-transfer switching and spintronics devices using the magnetic elements
US7859034B2 (en) 2005-09-20 2010-12-28 Grandis Inc. Magnetic devices having oxide antiferromagnetic layer next to free ferromagnetic layer
US7286395B2 (en) * 2005-10-27 2007-10-23 Grandis, Inc. Current driven switched magnetic storage cells having improved read and write margins and magnetic memories using such cells
US7471445B2 (en) 2005-11-29 2008-12-30 Spatial Photonics, Inc. Fast-response micro-mechanical devices
US8450119B2 (en) 2006-03-17 2013-05-28 Magic Technologies, Inc. Magnetic tunnel junction patterning using Ta/TaN as hard mask
JP2008098523A (ja) 2006-10-13 2008-04-24 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
US7598579B2 (en) 2007-01-30 2009-10-06 Magic Technologies, Inc. Magnetic tunnel junction (MTJ) to reduce spin transfer magnetization switching current
US7696551B2 (en) 2007-09-20 2010-04-13 Magic Technologies, Inc. Composite hard mask for the etching of nanometer size magnetic multilayer based device
JP4929108B2 (ja) 2007-09-25 2012-05-09 株式会社東芝 磁気ヘッドおよび磁気記録装置
US7978442B2 (en) 2007-10-03 2011-07-12 Tdk Corporation CPP device with a plurality of metal oxide templates in a confining current path (CCP) spacer
KR100943860B1 (ko) 2007-12-21 2010-02-24 주식회사 하이닉스반도체 자기터널접합 셀 형성방법
US8174873B2 (en) 2008-01-25 2012-05-08 Nec Corporation Magnetic random access memory and initializing method for the same
JP5441005B2 (ja) 2008-02-13 2014-03-12 日本電気株式会社 磁壁移動素子及び磁気ランダムアクセスメモリ
US7885105B2 (en) * 2008-03-25 2011-02-08 Qualcomm Incorporated Magnetic tunnel junction cell including multiple vertical magnetic domains
US8057925B2 (en) 2008-03-27 2011-11-15 Magic Technologies, Inc. Low switching current dual spin filter (DSF) element for STT-RAM and a method for making the same
US8125040B2 (en) 2008-04-18 2012-02-28 Qualcomm Incorporated Two mask MTJ integration for STT MRAM
US8138561B2 (en) * 2008-09-18 2012-03-20 Magic Technologies, Inc. Structure and method to fabricate high performance MTJ devices for spin-transfer torque (STT)-RAM
US8289756B2 (en) 2008-11-25 2012-10-16 Seagate Technology Llc Non volatile memory including stabilizing structures
CN102460586A (zh) 2009-06-15 2012-05-16 索尼公司 半导体器件
US10446209B2 (en) 2009-08-10 2019-10-15 Samsung Semiconductor Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
KR101042338B1 (ko) * 2009-10-08 2011-06-17 한국과학기술연구원 자기터널접합 디바이스 및 그 제조 방법
US8159866B2 (en) 2009-10-30 2012-04-17 Grandis, Inc. Method and system for providing dual magnetic tunneling junctions usable in spin transfer torque magnetic memories
US8233249B2 (en) 2010-01-04 2012-07-31 International Business Machines Corporation Magnetic tunnel junction transistor device
US8546896B2 (en) 2010-07-16 2013-10-01 Grandis, Inc. Magnetic tunneling junction elements having magnetic substructures(s) with a perpendicular anisotropy and memories using such magnetic elements
KR101684915B1 (ko) 2010-07-26 2016-12-12 삼성전자주식회사 자기 기억 소자
US8722543B2 (en) 2010-07-30 2014-05-13 Headway Technologies, Inc. Composite hard mask with upper sacrificial dielectric layer for the patterning and etching of nanometer size MRAM devices
US8203389B1 (en) 2010-12-06 2012-06-19 Headway Technologies, Inc. Field tunable spin torque oscillator for RF signal generation
US8604886B2 (en) 2010-12-20 2013-12-10 Intel Corporation Spin torque oscillator having multiple fixed ferromagnetic layers or multiple free ferromagnetic layers
US9006704B2 (en) 2011-02-11 2015-04-14 Headway Technologies, Inc. Magnetic element with improved out-of-plane anisotropy for spintronic applications
SG10201408211XA (en) 2011-05-20 2015-01-29 Agency Science Tech & Res Magnetoresistive device
US8785966B2 (en) 2011-05-25 2014-07-22 International Business Machines Corporation Magnetic tunnel junction transistor devices
US8686484B2 (en) 2011-06-10 2014-04-01 Everspin Technologies, Inc. Spin-torque magnetoresistive memory element and method of fabricating same
JP2013012546A (ja) 2011-06-28 2013-01-17 Toshiba Corp 不揮発性記憶装置の製造方法
US8462461B2 (en) 2011-07-05 2013-06-11 HGST Netherlands B.V. Spin-torque oscillator (STO) with magnetically damped free layer
US8716072B2 (en) 2011-07-25 2014-05-06 International Business Machines Corporation Hybrid CMOS technology with nanowire devices and double gated planar devices
US8634163B2 (en) 2011-07-27 2014-01-21 HGST Netherlands B.V. Dual reverse microwave assisted magnetic recording (MAMR) and systems thereof
US8649214B2 (en) * 2011-12-20 2014-02-11 Samsung Electronics Co., Ltd. Magnetic memory including magnetic memory cells integrated with a magnetic shift register and methods thereof
US8971100B2 (en) 2012-01-27 2015-03-03 Avalanche Technology, Inc. Initialization method of a perpendicular magnetic random access memory (MRAM) device
US8946834B2 (en) 2012-03-01 2015-02-03 Headway Technologies, Inc. High thermal stability free layer with high out-of-plane anisotropy for magnetic device applications
US8582240B1 (en) 2012-08-29 2013-11-12 Headway Technologies, Inc. Magnetic recording assisted by spin torque oscillator with a radio frequency current bias
US8921961B2 (en) 2012-09-14 2014-12-30 Headway Technologies, Inc. Storage element for STT MRAM applications
US9166154B2 (en) 2012-12-07 2015-10-20 Avalance Technology, Inc. MTJ stack and bottom electrode patterning process with ion beam etching using a single mask
US9614258B2 (en) 2012-12-28 2017-04-04 Semiconductor Energy Laboratory Co., Ltd. Power storage device and power storage system
US8981505B2 (en) 2013-01-11 2015-03-17 Headway Technologies, Inc. Mg discontinuous insertion layer for improving MTJ shunt
US9275713B2 (en) 2013-01-17 2016-03-01 Yimin Guo Magnetoresistive element and method of manufacturing the same
US9899227B2 (en) 2013-02-20 2018-02-20 Lam Research Corporation System, method and apparatus for ion milling in a plasma etch chamber
US9230630B2 (en) * 2013-09-09 2016-01-05 Qualcomm Incorporated Physically unclonable function based on the initial logical state of magnetoresistive random-access memory
US9269894B2 (en) 2013-10-15 2016-02-23 Everspin Technologies, Inc. Isolation of magnetic layers during etch in a magnetoresistive device
US9373781B2 (en) 2013-11-12 2016-06-21 Samsung Electronics Co., Ltd. Dual perpendicular magnetic anisotropy magnetic junction usable in spin transfer torque magnetic random access memory applications
US9678179B2 (en) * 2014-03-13 2017-06-13 Kabushiki Kaisha Toshiba Tester for testing magnetic memory
US9230571B1 (en) 2014-08-26 2016-01-05 Headway Technologies, Inc. MgO based perpendicular spin polarizer in microwave assisted magnetic recording (MAMR) applications
KR20160123067A (ko) 2015-04-15 2016-10-25 에스케이하이닉스 주식회사 전자 장치 제조 방법
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US9887350B2 (en) 2015-05-31 2018-02-06 Headway Technologies, Inc. MTJ etching with improved uniformity and profile by adding passivation step
US9362490B1 (en) 2015-07-09 2016-06-07 Rongfu Xiao Method of patterning MTJ cell without sidewall damage
US9941469B2 (en) 2015-10-06 2018-04-10 International Business Machines Corporation Double spin filter tunnel junction
US10483460B2 (en) * 2015-10-31 2019-11-19 Everspin Technologies, Inc. Method of manufacturing a magnetoresistive stack/ structure using plurality of encapsulation layers
US9590010B1 (en) * 2016-03-24 2017-03-07 Qualcomm Incorporated Perpendicular magnetic tunnel junction (pMTJ) devices employing a thin pinned layer stack and providing a transitioning start to a body-centered cubic (BCC) crystalline / amorphous structure below an upper anti-parallel (AP) layer
US10325639B2 (en) 2017-11-20 2019-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Initialization process for magnetic random access memory (MRAM) production

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070141786A1 (en) * 2005-12-15 2007-06-21 Elpida Memory, Inc. Method of manufacturing non-volatile memory element
CN101373630A (zh) * 2007-08-21 2009-02-25 希捷科技有限公司 带热电脉冲的存储元件
US20130161768A1 (en) * 2011-12-21 2013-06-27 Samsung Electronics Co., Ltd. Magnetic device having a magnetic material in a contact structure coupled to a magnetic element and method of manufacture thereof
US20140362652A1 (en) * 2012-02-13 2014-12-11 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor memory device and method for accessing the same
CN105990517A (zh) * 2015-03-20 2016-10-05 Hgst荷兰有限公司 用于增强垂直磁各向异性的具有双MgO界面和CoFeB层的垂直自旋转移矩(STT)储存元件

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
白茹;钱正洪;李健平;孙宇澄;朱华辰;李领伟;李源;霍德璇;彭英姿;: "CrPtMn顶钉扎自旋阀材料的交换耦合作用研究" *

Also Published As

Publication number Publication date
US10325639B2 (en) 2019-06-18
DE112018004354T5 (de) 2020-09-24
US20190311754A1 (en) 2019-10-10
CN111373475B (zh) 2023-10-20
US10867651B2 (en) 2020-12-15
KR20200080279A (ko) 2020-07-06
WO2019099274A1 (en) 2019-05-23
US20190156876A1 (en) 2019-05-23

Similar Documents

Publication Publication Date Title
US20210234092A1 (en) Reduction of Barrier Resistance X Area (RA) Product and Protection of Perpendicular Magnetic Anisotropy (PMA) for Magnetic Device Applications
US10622554B2 (en) Magnetoresistive stack and method of fabricating same
EP3347927B1 (en) Magnetic element with perpendicular magnetic anisotropy for high coercivity after high temperature annealing
EP2943957B1 (en) Mg discontinuous insertion layer for improving mt j shunt
US9082960B2 (en) Fully compensated synthetic antiferromagnet for spintronics applications
US8440330B2 (en) Memory cell with radial barrier
JP2008227499A (ja) 磁気トンネル接合素子およびその形成方法、磁気ランダムアクセスメモリ
JP5691604B2 (ja) 磁気トンネル接合素子及び磁気ランダムアクセスメモリ
CN111373475B (zh) 制造磁性随机存取存储器(mram)的初始化工艺
JP2013008870A (ja) 半導体記憶装置
US20200243757A1 (en) Method for manufacturing a magnetic random-access memory device using post pillar formation annealing

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant