CN111372016A - 一种降低列固定图形噪声的图像传感器 - Google Patents

Abstract

本发明公开了一种降低列固定图形噪声的图像传感器，包括像素阵列，第一开关阵列和ADC；所述ADC包括第二开关阵列；所述像素阵列中输出的像素信号依次经过第一开关阵列和ADC进行输出；所述第一开关阵列和第二开关阵列结构相同，控制信号相同，且输入端和输出端相反；所述第P列像素单元进行读出时，所述控制信号控制第一开关阵列和第二开关阵列中仅有一条路径导通。本发明提供的一种降低列固定图形噪声的图像传感器，本发明新增的第二开关阵列与第一开关阵列结构一致，只需输入端和输出端调换即可，实现简单；本发明在实现降低列固定图形噪声的情况下，简化了图像传感器设计，降低了图像传感器功耗。

Description

一种降低列固定图形噪声的图像传感器

技术领域

本发明涉及图像传感器领域，具体涉及一种降低列固定图形噪声的图像传感器。

背景技术

图像传感器是一种能将反映图像信息的光信号转换成电信号的传感器芯片，分为CCD结构与CMOS结构两大类。在如今的图像传感器市场，CMOS图像传感器以其低成本、高速度、低功耗、不断提升的图像质量、以及与CMOS工艺兼容的优点获得广泛的应用。不断发展的应用也对CMOS图像传感器提出了更高的要求，例如速度、图像质量、芯片功耗等。更快的速度、更好的图像质量、更低的功耗不断对CMOS图像传感器的设计提出挑战。

图像传感器芯片的一项重要指标为列固定图形噪声(Fixed Pattern Noise，FPN)。若列FPN过大，在拍摄出来的图片中会表现出明显的列条纹，严重影响图像质量。图像传感器芯片中，列FPN主要由列级读出电路引入，即现有芯片通常采用的列级ADC电路。列级ADC电路由于每个列级ADC对应一列像素单元(pixel)输出，每个列级ADC的响应曲线直接影响pixel的响应曲线。由于工艺偏差，每个列级ADC的响应曲线难以做到完全一致，会存在偏差，导致了每列pixel响应曲线间的偏差，带来列FPN过大的后果。

一种现有的降低列FPN的图像传感器芯片结构图如附图1所示，其在传统结构的基础上，在像素阵列(pixel array)和列级ADC(Column ADC)之间插入动态开关阵列。该方法的原理是通过动态开关选择，使得同一列pixel输出经过不同的列级读出电路，这样列级读出电路的FPN对整列像元响应曲线的影响被“打散”，最终统计列FPN时由于计算中不同列级读出电路响应曲线做了平均的操作，从而减小了列FPN，从最终的图像来看，由于人眼对列条纹现象很敏感，列FPN降低后以人眼评估可以显著提升图像质量。开关阵列可根据实际需求选择2×2、3×3、m×m的结构，m越大，对列FPN的改善越明显，但开关阵列的连接关系更复杂。动态开关阵列的控制信号由新增的伪随机序列发生器的输出控制。在现有技术的这种方案中，由于同一列pixel输出在每个时序行周期会通过动态开关阵列连接到不同的列级读出电路(即列级ADC)中，所以最终存储在存储单元中的每列数据的位置会变化，所以像素单元经过ADC按顺序输出后需要在外部重新排布，因而需要加一个重排布模块，重排布模块需要有每个存储单元对应的实际pixel的列的位置，因而需要将伪随机序列发生器的输出接到重排布模块中，又由于在通常情况下，列级ADC的数据读出会在转换周期的下一个时序周期读出，所以伪随机序列发生器输出到重排布模块的信号需要较输出到动态开关阵列的控制信号延时一个时序行周期。可见，该方案的控制较复杂，且增加了一个重排布模块，需要对各个存储单元进行重新排序，不可避免地需要暂时存储数据，增加了面积和功耗；不利于芯片的低功耗和小型化。

发明内容

本发明的目的是提供一种降低列固定图形噪声的图像传感器，本发明新增的第二开关阵列与第一开关阵列结构一致，只需输入端和输出端调换即可，实现简单；本发明在实现降低列固定图形噪声的情况下，简化了图像传感器设计，降低了图像传感器功耗。

为了实现上述目的，本发明采用如下技术方案：一种降低列固定图形噪声的图像传感器，包括像素阵列，第一开关阵列和ADC；所述ADC包括第二开关阵列；所述像素阵列中输出的像素信号依次经过第一开关阵列和ADC进行输出；所述第一开关阵列和第二开关阵列结构相同，控制信号相同，且输入端和输出端相反；所述第P列像素单元进行读出时，所述控制信号控制第一开关阵列和第二开关阵列中仅有一条路径导通；P为大于0的整数。

进一步地，所述第一开关阵列包括N个第一开关单元，所述第一开关单元包括m个输入端和m个输出端；所述像素阵列包括N×m列像素单元，所述像素阵列中相邻的m列像素单元连接至第一开关单元的m个输入端；N和m均为大于0的整数，且N≥P。

进一步地，所述ADC还包括比较器阵列和计数器阵列，所述第二开关阵列位于所述比较器阵列和所述计数器阵列之间；所述第二开关阵列包括N个第二开关单元，所述第二开关单元包括m个输入端和m个输出端。

进一步地，所述比较器阵列包括N×m个比较器，所述相邻的m个比较器的输入端连接第一开关单元的输出端，输出端连接第二开关单元的输入端；且相邻的m个比较器连接的第一开关单元和第二开关单元结构相同，控制信号相同，且输入端和输出端相反。

进一步地，所述计数器阵列包括N×m个计数器，相邻的m个计数器的输入端连接第二开关单元的输出端。

进一步地，所述第P列像素单元进行读出时，所述控制信号控制第P列像素单元连接的第一开关单元以及与该第一开关单元对应的第二开关单元仅有一条路径导通；第P列像素单元输出的像素信号经过所述第一开关单元、比较器和第二开关单元，进入第P个计数器。

进一步地，所述图像传感器还包括存储模块，所述存储模块的输入端连接所述ADC阵列的输出端，所述存储模块的输出端用于输出像素阵列的像素信号。

进一步地，所述存储模块包括N×m个存储单元，第P个存储单元用于存储第P列像素单元的像素信号。

进一步地，所述图像传感器还包括伪随机序列发生器，所述伪随机序列发生器连接所述第一开关阵列和第二开关阵列，用于控制所述第一开关阵列和第二开关阵列中开关的导通和关断。

本发明具有如下有益效果：本发明新增的第二开关阵列与第一开关阵列结构一致，只需输入端和输出端调换即可，实现简单；本发明在实现降低列固定图形噪声的情况下，简化了图像传感器设计，降低了图像传感器功耗。

附图说明

附图1为现有技术中降低列固定图形噪声的图像传感器结构图；

附图2为本发明中降低列固定图形噪声的图像传感器结构图；

附图3为3×3的开关单元的连接示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实施方式做进一步的详细说明。

附图1为现有技术的图像传感器结构，以开关阵列采用2×2的开关单元为例，注意，本发明中m×m的开关单元指的是该开关单元具有m个输入端和m个输出端。附图1中图像传感器中第k列像素单元的像素信号在相邻行周期分别经过第k个列级ADC和第k+1个列级ADC处理，像素信号依次存储在存储模块中第k列和第k+1列存储单元中，相反，第k+1列像素单元的像素信号分别经过第k+1个列级ADC和第k个列级ADC处理，像素信号依次存储在第k+1列和第k列存储单元中，所以在前一个时序行周期，存储模块中输出的像素信号对应第k列像素单元的像素信号在前，对应第k+1列像素单元的像素信号在后，而在随后的一个行周期，存储模块中输出的像素信号对应第k+1列像素单元的像素信号在前，而对应第k列像素单元的像素信号在后，正好跟前一个行周期相反。因此，该结构需要在存储模块的输出端接重排布模块来对数据进行重新排序，使得最终的像素信号顺序为正常的第k列像素单元始终对应第k个像素信号，第k+1列像素单元始终对应第k+1个像素信号。可见该方案整体控制较复杂，当动态开关阵列选择为3×3模式或更大阵列模式时，数据输出顺序更加复杂，且增加的重排布模块消耗了一定的面积和功耗。

如附图2所示，本发明提供的一种降低列固定图形噪声的图像传感器，包括像素阵列，第一开关阵列、ADC和存储模块；ADC包括第二开关阵列；像素阵列中输出的像素信号依次经过第一开关阵列、ADC和存储模块进行输出；本发明中第一开关阵列和第二开关阵列结构相同，控制信号相同，且输入端和输出端相反；本发明中第P列像素单元进行读出时，控制信号控制第一开关阵列和第二开关阵列中仅有一条路径导通；P为大于0的整数。本发明中图像传感器还包括伪随机序列发生器，伪随机序列发生器连接第一开关阵列和第二开关阵列，用于发出控制信号，控制第一开关阵列和第二开关阵列中开关的导通和关断。

本发明中第一开关阵列包括N个第一开关单元，第一开关单元包括m个输入端和m个输出端，即m×m的开关单元。本发明中第二开关阵列与第一开关这列完全相同，即第二开关阵列包括N个第二开关单元，第二开关单元包括m个输入端和m个输出端。本发明中开关单元可以采用现有技术中任意动态开关单元，且开关单元在设计上要使得m个输入到m个输出有最多的路径，优选地，针对输入信号，m×m的开关单元具有m(m-1)种不同的路径，且针对输入信号，控制信号控制开关单元中仅有一条路径导通。必然的，本发明中第一开关单元与第二开关单元在位置和结构上均是一一对应，且互为镜像(二者输入输出端相反)。在相同的控制信号下，第一开关单元以及与其成镜像关系的第二开关单元中相同的路径导通。

如附图3所示，为3×3的开关单元的连接示意图，该开关单元的控制信号包括Control line 1～Control line 5，均由伪随机序列发生器提供。附图3中开关单元包括3个输入端和3个输出端，针对输入信号，可以提供6种不同的传输路径。当该开关单元用于信号传输时，控制信号中Control line 1～Control line 3仅有一个导通，Control line 4～Control line 5仅有一个导通，像素阵列中相同行的像素单元进行输出时，3列像素单元作为同一行的像素同时进行读出，该行读出结束后进入下一行像素读出时，控制信号Control line1～5切换，3列像素单元同时切换成另一种路径进行读出，通过随机的路径选择，降低图像中列固定图形噪声。

本发明中像素阵列包括N×m列像素单元，N和m均为大于0的整数。本发明中ADC阵列包括比较器阵列和计数器阵列，第二开关阵列位于比较器阵列和计数器阵列之间，比较器阵列包括N×m个比较器，计数器阵列包括N×m个计数器，存储模块包括N×m个存储单元；像素阵列中像素单元的列数与比较器的个数、计数器的个数以及存储单元的个数一一对应，同时也与第一开关阵列中N个第一开关的输入端个数、第二开关阵列中N个第二开关单元的输入端个数一一对应。

优选的，本发明中像素阵列中相邻的m列像素单元连接至第一开关单元的m个输入端；相邻的m个比较器的输入端连接第一开关单元的输出端，输出端连接第二开关单元的输入端；相邻的m个比较器连接的第一开关单元和第二开关单元结构相同，控制信号相同，且输入端和输出端相反；相邻的m个计数器的输入端连接第二开关单元的输出端。

本发明中当第P列像素单元进行读出时，控制信号控制第P列像素单元连接的第一开关单元以及与该第一开关单元成镜像关系的第二开关单元同一条路径导通；第P列像素单元输出的像素信号经过第一开关单元导通的路径之后，进入比较器中，此时进入的比较器可能不是第P个比较器，但是经过比较器之后，像素信号进入至第二开关单元，由于第二开关单元与第一开关单元成镜像关系，二者导通的路径相同，且输入输出端相反，经过第二开关单元之后的像素信号重新进入第P个计数器中，之后再存储在第P个存储单元中。如此一来第P列像素单元对应的像素信号仍然存储在第P个像素单元中。这样最终存储模块中存储单元的输出顺序为正常的像素单元的输出顺序，无需再在后级接重排布模块，大大节省了图像传感器的功耗和面积。由于第一开关阵列和第二开关阵列的控制信号完全一致，连接在一起，通过伪随机序列发生器产生，这样使得伪随机序列发生器的设计较为简单，不需要输出相邻周期的两套序列，只需输出一套序列即可。

以上所述仅为本发明的优选实施例，所述实施例并非用于限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明所附权利要求的保护范围内。

Claims (9)

1.一种降低列固定图形噪声的图像传感器，其特征在于，包括像素阵列，第一开关阵列和ADC；所述ADC包括第二开关阵列；所述像素阵列中输出的像素信号依次经过第一开关阵列和ADC进行输出；所述第一开关阵列和第二开关阵列结构相同，控制信号相同，且输入端和输出端相反；所述第P列像素单元进行读出时，所述控制信号控制第一开关阵列和第二开关阵列中仅有一条路径导通；P为大于0的整数。

2.根据权利要求1所述的一种降低列固定图形噪声的图像传感器，其特征在于，所述第一开关阵列包括N个第一开关单元，所述第一开关单元包括m个输入端和m个输出端；所述像素阵列包括N×m列像素单元，所述像素阵列中相邻的m列像素单元连接至第一开关单元的m个输入端；N和m均为大于0的整数，且N≥P。

3.根据权利要求2所述的一种降低列固定图形噪声的图像传感器，其特征在于，所述ADC还包括比较器阵列和计数器阵列，所述第二开关阵列位于所述比较器阵列和所述计数器阵列之间；所述第二开关阵列包括N个第二开关单元，所述第二开关单元包括m个输入端和m个输出端。

4.根据权利要求3所述的一种降低列固定图形噪声的图像传感器，其特征在于，所述比较器阵列包括N×m个比较器，所述相邻的m个比较器的输入端连接第一开关单元的输出端，输出端连接第二开关单元的输入端；且相邻的m个比较器连接的第一开关单元和第二开关单元结构相同，控制信号相同，且输入端和输出端相反。

5.根据权利要求4所述的一种降低列固定图形噪声的图像传感器，其特征在于，所述计数器阵列包括N×m个计数器，相邻的m个计数器的输入端连接第二开关单元的输出端。

6.根据权利要求5所述的一种降低列固定图形噪声的图像传感器，其特征在于，所述第P列像素单元进行读出时，所述控制信号控制第P列像素单元连接的第一开关单元以及与该第一开关单元对应的第二开关单元仅有一条路径导通；第P列像素单元输出的像素信号经过所述第一开关单元、比较器和第二开关单元，进入第P个计数器。

7.根据权利要求1所述的一种降低列固定图形噪声的图像传感器，其特征在于，所述图像传感器还包括存储模块，所述存储模块的输入端连接所述ADC阵列的输出端，所述存储模块的输出端用于输出像素阵列的像素信号。

8.根据权利要求6所述的一种降低列固定图形噪声的图像传感器，其特征在于，所述存储模块包括N×m个存储单元，第P个存储单元用于存储第P列像素单元的像素信号。

9.根据权利要求1所述的一种降低列固定图形噪声的图像传感器，其特征在于，所述图像传感器还包括伪随机序列发生器，所述伪随机序列发生器连接所述第一开关阵列和第二开关阵列，用于控制所述第一开关阵列和第二开关阵列中开关的导通和关断。

Images