CN109873963A - 可平均像素数据的图像传感器 - Google Patents

可平均像素数据的图像传感器 Download PDF

Info

Publication number
CN109873963A
CN109873963A CN201810841770.7A CN201810841770A CN109873963A CN 109873963 A CN109873963 A CN 109873963A CN 201810841770 A CN201810841770 A CN 201810841770A CN 109873963 A CN109873963 A CN 109873963A
Authority
CN
China
Prior art keywords
circuit
pixel
read line
switch
imaging sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810841770.7A
Other languages
English (en)
Other versions
CN109873963B (zh
Inventor
郭家祺
邱瑞德
刘汉麒
陈鹏升
邱奕诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pixart Imaging Inc
Original Assignee
Pixart Imaging Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pixart Imaging Inc filed Critical Pixart Imaging Inc
Publication of CN109873963A publication Critical patent/CN109873963A/zh
Application granted granted Critical
Publication of CN109873963B publication Critical patent/CN109873963B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/42—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by switching between different modes of operation using different resolutions or aspect ratios, e.g. switching between interlaced and non-interlaced mode
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/702—SSIS architectures characterised by non-identical, non-equidistant or non-planar pixel layout
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

一种图像传感器，包含第一像素电路、第二像素电路、第一读取线、第二读取线、第一读取电路、第二读取电路以及平均开关。第一像素电路及第二像素电路位于像素阵列的两列。第一读取线将第一像素电路的像素数据传送至第一读取电路。第二读取线将第二像素电路的像素数据传送至第二读取电路。平均开关设置于第一读取线与第二读取线之间，用于在平均模式时电连接第一读取线及第二读取线，以平均第一读取线及第二读取线上的像素数据。

Description

可平均像素数据的图像传感器
技术领域
本发明有关一种图像传感器，更特别有关一种可在省电模式下平均像素数据的图像传感器。
背景技术
请参照图1所示，其为已知像素阵列9的方框图。像素阵列9包含行选择电路(rowselect circuit)91、数据处理电路93以及多个像素电路PC。
行选择电路91产生行选择信号以依序致能每行像素电路PC。数据处理电路93则处理被致能行的像素电路PC的像素数据。
在某些操作状态下，例如省电模式中，为了节省整体耗能，会将部分像素电路列关闭，例如偶数列(even column)的像素电路PC不检测光能量。因此，数据处理电路93仅处理奇数列(odd column)的像素电路PC的像素数据。然而，藉此虽然确实可降低整体耗能，但却忽略了部分像素数据。
此外，透过对像素数据进行平均运算可以提高信噪比(SNR)。已知可在数字后端计算像素数据的平均值，然而此种计算方式并无法降低系统耗能。
有鉴于此，本发明提出一种可降低系统耗能及提高信噪比的图像传感器，其通过于读取线之间配置切换于正常模式与低耗能模式之间的平均开关，以实现像素数据的平均。
发明内容
本发明提供一种图像传感器，其于低耗能模式下通过平均部分像素数据以增加信噪比，且使用这种平均技术不忽略检测数据。
本发明还提供一种图像传感器，其于平均模式下通过关闭读取电路的部分组件以降低整体耗能。
本发明还提供一种图像传感器，其通过于像素阵列内配置假像素(dummy pixel)以降低电路的电源噪声(power noise)。
本发明提供一种图像传感器，包含像素阵列、第一读取线、第一读取电路、第二读取线、第二读取电路以及至少一个平均开关。所述像素阵列包含位于所述像素阵列的多列像素电路的两列像素电路中的第一像素电路及第二像素电路。所述第一读取线用于输出所述第一像素电路的像素数据。所述第一读取电路用于通过所述第一读取线读取所述第一像素电路的像素数据。所述第二读取线用于输出所述第二像素电路的像素数据。所述第二读取电路用于通过所述第二读取线读取所述第二像素电路的像素数据。所述至少一个平均开关耦接于所述第一读取线与所述第二读取线之间。第一模式下，所述至少一个平均开关不导通，且所述第一读取电路及所述第二读取电路开启。第二模式下，所述至少一个平均开关导通以平均所述第一读取线上的像素数据与所述第二读取线上的像素数据，且所述第二读取电路关闭。
本发明还提供一种图像传感器，包含像素阵列、第一读取线、第一列模拟数字转换器、第二读取线、第二列模拟数字转换器、第一平均开关以及第二平均开关。所述像素阵列包含位于所述像素阵列的多列像素电路的两列像素电路中的第一像素电路及第二像素电路。所述第一读取线用于输出所述第一像素电路的像素数据。所述第一列模拟数字转换器包含第一比较器、耦接所述第一比较器的一个输入端的第一检测信号取样电容以及耦接所述第一比较器的另一个输入端的第一参考信号取样电容。所述第二读取线用于输出所述第二像素电路的像素数据。所述第二列模拟数字转换器包含第二比较器、耦接所述第二比较器的一个输入端的第二检测信号取样电容以及耦接所述第二比较器的另一个输入端的第二参考信号取样电容。所述第一平均开关耦接于所述第一比较器的所述一个输入端与所述第二比较器的所述一个输入端之间。所述第二平均开关耦接于所述第一比较器的所述另一个输入端与所述第二比较器的所述另一个输入端之间。第一模式下，所述第一平均开关及所述第二平均开关不导通，且所述第一列模拟数字转换器及所述第二列模拟数字转换器开启。第二模式下，所述第一平均开关及所述第二平均开关均导通以平均所述第一读取线上的像素数据与所述第二读取线上的像素数据，且所述第二列模拟数字转换器关闭。
本发明还提供一种图像传感器，包含像素阵列、第一读取线、第一列模拟数字转换器、第二读取线、第二列模拟数字转换器、第一储存电路、第二储存电路、第一旁路路径、第二旁路路径以及至少一个平均开关。所述像素阵列包含位于所述像素阵列的多列像素电路的两列像素电路中的第一像素电路及第二像素电路。所述第一读取线用于输出所述第一像素电路的像素数据。所述第二读取线用于输出所述第二像素电路的像素数据。所述第一储存电路耦接于所述第一读取线与所述第一列模拟数字转换器之间，用于储存所述第一像素电路的像素数据。所述第二储存电路耦接于所述第二读取线与所述第二列模拟数字转换器之间，用于储存所述第二像素电路的像素数据。所述第一旁路路径用于旁路所述第一储存电路。所述第二旁路路径用于旁路所述第二储存电路。所述至少一个平均开关耦接于所述第一储存电路与所述第二储存电路之间。第一模式下，所述至少一个平均开关不导通且所述第一旁路路径及所述第二旁路路径均导通，所述第一列模拟数字转换器用于将所述第一像素电路的像素数据转换为数字数据且所述第二列模拟数字转换器用于将所述第二像素电路的像素数据转换为数字数据。第二模式下，所述至少一个平均开关导通以平均所述第一储存电路与所述第二储存电路储存的像素数据，所述第一旁路路径及所述第二旁路路径均不导通且所述第二列模拟数字转换器关闭。
本发明实施例的图像传感器中，所述像素数据例如为电压信号，其为像素电路内的光电组件检测光能量所产生。
本发明实施例的图像传感器中，被平均的两个像素电路优选为相邻两列像素电路中相同行的两像素电路，藉以简化走线配置。但被平均的两个像素电路也可以是非相邻两列像素电路中不同行的两像素电路。
为了让本发明的上述和其他目的、特征和优点能更明显，下文将配合所附图示，详细说明如下。此外，于本发明的说明中，相同的构件以相同的符号表示，于此合先述明。
附图说明
图1是已知像素阵列的方框图；
图2是本发明第一实施例的图像传感器的第一模式的运作示意图；
图3是本发明第一实施例的图像传感器的第二模式的运作示意图；
图4是本发明实施例的图像传感器的系统方框图；
图5是本发明第二实施例的图像传感器的方框图；
图6是本发明第三实施例的图像传感器的方框图；
图7是本发明第三实施例的图像传感器的另一方框图；及
图8是本发明第三实施例的图像传感器中耦接至参考信号产生器的电压缓冲器的示意图。
附图标记说明
PC1、PC2 像素电路
RC1、RC2 读取电路
RL1、RL2 读取线
SAVG 平均开关
具体实施方式
请参照图2及3所示，其分别显示本发明第一实施例的图像传感器的第一模式及第二模式的运作示意图，其中，第一模式例如是照相模式、影像预览模式、人脸辨识等正常运作模式；第二模式例如是休眠模式或低耗能模式。所述第二模式中，通过至少一个平均开关平均像素数据，并关闭读取电路的部分组件。
本发明实施例的图像传感器包含像素阵列、驱动电路(未绘示)以及读取电路。本发明实施例的像素阵列包含阵列排列的多个像素电路，例如配置成多列像素电路及多行像素电路。例如，图2显示像素阵列的多列像素电路的两列像素电路中的第一像素电路PC1及第二像素电路PC2。优选的，第一像素电路PC1及第二像素电路PC2为相邻两列像素电路中相同行的两像素电路，但并不限于此。
本发明实施例的像素阵列的每个像素电路显示具有相同结构，例如3晶体管(three transistors)结构，但本发明并不以此为限。像素电路可为其他已知的结构。本发明在于透过平均线路及平均开关来平均像素电路产生的像素数据(例如原数据，rawdata)，以提高信噪比。
如图2及图3所示，第一列的每一行像素电路(包含第一像素电路PC1)依序通过第一读取线RL1输出像素数据；第二列的每一行像素电路(包含第二像素电路PC2)通过第二读取线RL2依序输出像素数据。第一读取线RL1及第二读取线RL2例如在相关的像素电路中的行选择开关Rsel导通时得以将浮动扩散区(FD)的电荷输出。像素电路产生并输出像素数据的方式已为已知，故于此不再赘述。
图2及图3的图像传感器显示包含第一读取电路RC1用于通过所述第一读取线RL1读取所述第一像素电路PC1的像素数据，并包含第二读取电路RC2用于通过所述第二读取线RL2读取所述第二像素电路PC2的像素数据，其中，所述第一读取电路RC1及所述第二读取电路RC2分别包含列模拟数字转换器(column analog-to-digital converter,CADC)或相关二重取样(correlated double sampling,CDS)电路(不包含CADC)分别连接第一读取线RL1及第二读取线RL2。
例如，当读取线的输出端(例如PXO1及PXO2)直接连接相关二重取样电路时，是在模拟领域(analog domain)执行相关二重取样。然而，当读取线的输出端(例如PXO1及PXO2)直接连接列模拟数字转换器，则是在模拟数字转换后的数字领域(digital domain)执行相关二重取样。本实施例中，相关二重取样电路及列模拟数字转换器可使用已知结构。
第一实施例的图像传感器还包含至少一个平均开关(例如图2及图3显示两平均开关SAVG，但其数目并不限为2个)耦接于所述第一读取线RL1与所述第二读取线RL2之间。所述至少一个平均开关用以将多列像素电路的两列中的每一行像素电路在第二模式(例如低耗能模式)下电性连接以平均所述两列像素电路中的每一行像素电路的像素数据。
例如，在图2的第一模式(例如正常模式)下，所述平均开关SAVG不导通。第一读取电路RC1开启以依序(例如根据行扫描信号)读取包含第一像素电路PC1的整列像素电路的每一个像素电路所产生的像素数据。第二读取电路RC2也开启以依序(例如根据行扫描信号)读取包含第二像素电路PC2的整列像素电路的每一个像素电路所产生的像素数据。
例如，在图3的第二模式下，所述平均开关SAVG导通以平均所述第一读取线RL1上的像素数据与所述第二读取线RL2上的像素数据。同时，所述第一读取电路RC1及所述第二读取电路RC2其中之一被关闭以节省耗能。换句话说，当平均开关SAVG导通时，可使用单一个读取电路读取两列像素电路产生的像素数据的平均。
某些实施例中，图2及图3的图像传感器还包含第一定电流源PXOI 1耦接于所述第一读取线RL1与接地之间，用以与第一像素电路PC1中的晶体管形成源极随耦器(sourcefollower)，所述图像传感器并包含第二定电流源PXOI 2耦接于所述第二读取线RL2与接地之间，用以与第二像素电路PC2中的晶体管形成源极随耦器。同理，为了降低整体耗能，在第二模式下，所述第一定电流源PXOI 1及所述第二定电流源PXOI 2其中之一被关闭。例如，当第一读取电路RC1被关闭时，所述第一定电流源PXOI 1被关闭；而当第二读取电路RC2被关闭时，所述所述第二定电流源PXOI 2被关闭。
图2及图3显示所述至少一个平均开关用于在第二模式下将像素阵列的多列像素电路的至少两列电性连接以平均电连接的所述至少两列像素电路的像素数据。其他实施例中，也可通过另外设置至少一个行平均开关用于在所述第二模式下将像素阵列的多行像素电路的至少两行电性连接以平均电连接的所述至少两行像素电路的像素数据，此时被平均的至少两行像素电路具有各自的读取线。更详言之，根据不同应用，第一实施例可通过设置至少一个平均开关SAVG于至少两条读取线之间以平均至少两相邻列、至少两相邻行或至少两相邻列行的像素电路的像素数据。
可以了解的是，当图像传感器包含一个以上的平均开关SAVG连接于两读取线之间时，所述一个以上的平均开关SAVG同时被开启及关闭。像素阵列的其他两列像素电路的运作方式则类似图2及图3，故于此不再赘述。设置一个以上平均开关SAVG于两读取线之间的目的是为了提升电性隔离效果。
请参照图4，其显示本发明实施例的图像传感器的系统方框图，其中相对像素阵列每一列像素电路的读取电路(例如RC1、RC2…RCm)显示为包含模拟数字转换器(或列模拟数字转换器)。多个列模拟数字转换器用于将每一列像素电路的每行像素电路的原数据转换为数字数据。该数字数据接着例如还可再通过相关二重取样进行取样处理。
列模拟数字转换器包含比较器41、检测信号取样电容C1、参考信号取样电容C2、计数器43、闩锁器45以及参考信号产生器47。所述参考信号产生器47产生参考信号Vref，例如斜坡电压信号(ramp voltage signal)。所述参考信号取样电容C2耦接比较器41的两输入端其中之一(例如非反向输入端)，用以取样所述参考信号Vref。所述检测信号取样电容C1耦接比较器41的两输入端其中之一(例如反向输入端)，用于通过读取线RL读取样相关的像素电路的像素数据，也即像素电路的输出端PXO连接至检测信号取样电容C1。所述比较器41比较参考信号取样电容C2的参考信号Vref及检测信号取样电容C1的像素数据。所述计数器43用于计数直到像素信号与参考信号Vref相交(match)，而计数器43的计数结果则储存于闩锁器45中。例如，当像素电路PC感测较强的光，所述计数器43的计数值较大；反之，当像素电路PC感测较弱的光，所述计数器43的计数值较小，但并不以此为限。
当图4的图像传感器采用上述第一实施例的平均技术时，所述至少一个平均开关SAVG连接于所述检测信号取样电容C1与相关的像素电路PC的读取线RL之间，如图2至图3所示。
请参照图5所示，其为本发明第二实施例的图像传感器的方框图。图5同样只显示多列像素电路中的两列像素电路，本领域技术人员根据本发明说明则可了解其他列像素电路的运作。第二实施例适用于读取电路包含列模拟数字转换器的实施方式。
图5的图像传感器同样包含第一像素电路PC1、第二像素电路PC2、第一读取线RL1及第二读取线RL2，因其已说明于前，故于此不再赘述。第二实施例的图像传感器还包含第一列模拟数字转换器CADC1通过第一读取线RL1连接第一像素电路PC1及同一列(例如第1列，但不限于此)的所有像素电路，并包含第二列模拟数字转换器CADC2通过第二读取线RL2连接第二像素电路PC2及同一列(例如第2列，但不限于此)的所有像素电路。
第一列模拟数字转换器CADC1包含第一比较器411、第一检测信号取样电容C11以及第一参考信号取样电容C12。所述第一检测信号取样电容C11耦接所述第一比较器411的一个输入端(例如反向输入端)。当开关AZ11导通时，所述第一检测信号取样电容C11的电位(即像素数据)则被钳位(clamp)至第一比较器411的输出端。所述第一参考信号取样电容C12耦接所述第一比较器411的另一个输入端(例如非反向输入端)以接收参考信号Vref。如前所述，参考信号Vref例如是参考信号产生器47输出的斜坡电压信号。当开关AZ12导通时，所述第一参考信号取样电容C12的电位则被钳位至第一比较器411的输出端。
第二列模拟数字转换器CADC2包含第二比较器412、第二检测信号取样电容C21以及第二参考信号取样电容C22。所述第二检测信号取样电容C21耦接所述第二比较器412的一个输入端(例如反向输入端)。当开关AZ21导通时，所述第二检测信号取样电容C21的电位(即像素数据)则被钳位至第二比较器412的输出端。所述第二参考信号取样电容C22耦接所述第二比较器412的另一个输入端(例如非反向输入端)以接收参考信号Vref。同理，参考信号Vref是参考信号产生器47输出的斜坡电压信号。当开关AZ22导通时，所述第二参考信号取样电容C22的电位则被钳位至第二比较器412的输出端。
为了进行两列像素电路的像素数据的平均，第二实施例的图像传感器还包含平均开关。一种实施方式如上述第一实施例，平均开关SAVG连接于第一读取线RL1与第二读取线RL2之间，并位于第一列模拟数字转换器CADC1及第二列模拟数字转换器CADC2的外部，即位于检测信号取样电容C11、C12与相关的像素电路之间PC1、PC2。
另一种实施方式则如图5所示，第一平均开关SAVG1耦接于所述第一比较器411的一个输入端与所述第二比较器412的一个输入端之间。更详言之，所述第一平均开关SAVG1的第一端连接至所述第一检测信号取样电容C11与所述第一比较器411的所述一个输入端之间，所述第一平均开关SAVG1的第二端连接至所述第二检测信号取样电容C21与所述第二比较器412的所述一个输入端之间。
第二平均开关SAVG2耦接于所述第一比较器411的另一个输入端与所述第二比较器412的另一个输入端之间。更详言之，所述第二平均开关SAVG2的第一端连接至所述第一参考信号取样电容C12与所述第一比较器411的所述另一个输入端之间，所述第二平均开关SAVG2的第二端连接至所述第二参考信号取样电容C22与所述第二比较器412的所述另一个输入端之间。
藉此，在第一模式下，所述第一平均开关SAVG1及所述第二平均开关SAVG2均不导通。所述第一列模拟数字转换器CADC1开启以依序(例如根据行扫描信号)通过第一读取线RL1将第一像素电路PC1及其相同列的其他像素电路的像素数据转换为数字数据。所述第二列模拟数字转换器CADC2开启以依序(例如根据行扫描信号)通过第二读取线RL2将第二像素电路PC2及其相同列的其他像素电路的像素数据转换为数字数据。
第二模式下，所述第一平均开关SAVG1及所述第二平均开关SAVG2均导通以平均所述第一读取线RL1上的像素数据与所述第二读取线RL2上的像素数据。同时，为降低整体耗能，当第一平均开关SAVG1及所述第二平均开关SAVG2导通后，第一列模拟数字转换器CADC1及第二列模拟数字转换器CADC2其中之一被关闭。更详言之，仅使用第一列模拟数字转换器CADC1及第二列模拟数字转换器CADC2其中之一即可将多列像素电路的两列中的每一行像素电路的平均后像素数据(通过导通第一平均开关及第二平均开关而平均)转换为数字数据。当C11＝C21且C12＝C22时，被开启的列模拟数字转换器刚好将第一像素电路PC1的像素数据的一半成分以及第二像素电路PC2的像素数据的一半成分的总和进行模拟-数字转换。
图5的图像传感器同样包含第一定电流源PXOI 1耦接于第一读取线RL1与接地之间，并包含第二定电流源PXOI 2耦接于第二读取线RL2与所述接地之间。如前所述，所述第一定电流源PXOI 1及所述第二定电流源PXOI2同样用于形成源极随耦器。然而第二实施例中，在第二模式下所述第一定电流源PXOI 1及所述第二定电流源PXOI 2均持续开启而不被关闭。
请参照图6所示，其为本发明第三实施例的图像传感器的方框图。第三实施例的图像传感器同样包含第一像素电路PC1(同样为像素阵列的多列像素电路其中一列的一个像素电路)、第二像素电路PC2(同样为像素阵列的多列像素电路其中一列的一个像素电路)、第一读取线RL1、第二读取线RL2、第一定电流源PXOI 1、第二定电流源PXOI 2、第一列模拟数字转换器CADC1以及第二列模拟数字转换器CADC2，其中，这些组件与上述第一实施例及第二实施例相同，故于此不再赘述。
第三实施例图像传感器还包含第一储存电路611、第二储存电路612、第一电压缓冲电路631以及第二电压缓冲电路632。所述第一储存电路611耦接于所述第一读取线RL1(例如输出端PXO1)与所述第一列模拟数字转换器CADC1(例如节点IN1)之间，用于在数据平均前储存所述第一像素电路PC1的像素数据。所述第二储存电路612耦接于所述第二读取线RL2(例如输出端PXO2)与所述第二列模拟数字转换器CADC2(例如节点IN2)之间，用于在数据平均前储存所述第二像素电路PC2的像素数据。
所述第一电压缓冲电路631耦接于所述第一储存电路611与所述第一列模拟数字转换器CADC1之间，用于无损耗的将第一储存电路611储存的电压(即像素数据)缓冲至第一检测信号取样电容C11。所述第二电压缓冲电路632耦接于所述第二储存电路612与所述第二列模拟数字转换器CADC2之间，用于无损耗的将第二储存电路612储存的电压(即像素数据)缓冲至第二检测信号取样电容C21。
某些实施方式中，所述第一储存电路611包含用于储存所述第一像素电路PC1的像素数据的第一储存电容C1以及用于控制所述第一像素电路PC1的像素数据被储存至所述第一储存电容C1的第一取样开关SH1。该第一取样开关SH1连接所述第一储存电容C1的第一端而所述第一储存电容C1的第二端耦接电压源VDD。所述第二储存电路612包含用于储存所述第二像素电路PC2的像素数据的第二储存电容C2以及用于控制所述第二像素电路PC2的像素数据被储存至所述第二储存电容C2的第二取样开关SH2。该第二取样开关SH2连接所述第二储存电容C2的第一端而所述第二储存电容C2的第二端耦接电压源VDD。
必须说明的是，所述第一储存电路611及所述第二储存电路612并不限于图6所示而可为其他电路架构，只要包含电容用以暂存像素数据并具有开关控制像素数据读存入即可。
第三实施例的图像传感器还包含第一旁路路径(显示为虚线)用于旁路(bypass)所述第一储存电路611。该第一旁路路径包含第一旁路开关SC1，其第一端连接于所述第一列模拟数字转换器CADC1的第一检测信号取样电容C11与所述第一储存电路611之间(例如节点IN1)，其第二端连接于所述第一储存电路611与所述第一像素电路PC1之间(例如输出端PXO1)。当图像传感器还包含第一电压缓冲电路631时，所述第一旁路路径之一端连接于所述第一检测信号取样电容C11与所述第一电压缓冲电路631之间。当第一旁路开关SC1导通时，第一像素电路PC1的像素数据直接经过所述第一旁路路径被耦接至第一检测信号取样电容C11。
第三实施例的图像传感器还包含第二旁路路径(显示为虚线)用于旁路所述第二储存电路612。该第二旁路路径包含第二旁路开关SC2，其第一端连接于所述第二列模拟数字转换器CADC2的第二检测信号取样电容C21与所述第二储存电路612之间(例如节点IN2)，其第二端连接于所述第二储存电路612与所述第二像素电路PC2之间(例如输出端PXO2)。当图像传感器还包含第二电压缓冲电路632时，所述第二旁路路径之一端连接于所述第二检测信号取样电容C21与所述第二电压缓冲电路632之间。当第二旁路开关SC2导通时，第二像素电路PC2的像素数据直接经过所述第二旁路路径被耦接至第二检测信号取样电容C21。
第三实施例的图像传感器还包含至少一个平均开关SAVG(图6显示两平均开关SAVG，但其数目并不限定为2)耦接于所述第一储存电路611与所述第二储存电路612之间，例如连接于所述检测信号取样电容(例如C11、C21)与相关的像素电路(例如PC1、PC2)之间。图6显示所述至少一个平均开关SAVG连接于第一储存电容C1的第一端与第二储存电容C2的第一端之间。使用一个以上的平均开关同样是为了提升电性隔离。
第一模式下，所述至少一个平均开关SAVG不导通，且所述第一旁路路径(或第一旁路开关SC1)及所述第二旁路路径(或第二旁路开关SC2)均导通以分别旁路第一储存电路611及第二储存电路612。所述第一列模拟数字转换器CADC1用于依序(例如根据行扫描信号)通过第一读取线RL1及第一旁路路径将所述第一像素电路PC1及相同列的其他像素电路的像素数据转换为数字数据。所述第二列模拟数字转换器CADC2用于依序(例如根据行扫描信号)通过第二读取线RL2及第二旁路路径将所述第二像素电路PC2及相同列的其他像素电路的像素数据转换为数字数据。
第二模式下，所述第一旁路路径及所述第二旁路路径均不导通(例如开路第一旁路开关SC1及第二旁路开关SC2)。所述至少一个平均开关SAVG导通以平均所述第一储存电路611(更详言之是第一储存电容C1)与所述第二储存电路612(更详言之是第二储存电容C2)储存的像素数据。当进入第二模式后，所述第一取样开关SH1及所述第二取样开关SH2先导通(例如配合行扫描信号)以分别通过第一读取线RL1及第二读取线RL2将第一像素电路PC1的像素数据及第二像素电路PC2的像素数据分别储存至第一储存电容C1及第二储存电容C2。接着，第一取样开关SH1及第二取样开关SH2被开路，而所述至少一个平均开关SAVG在所述第一取样开关SH1及所述第二取样开关SH2开路后再导通，以平均暂存于第一储存电容C1及第二储存电容C2的电压。
为降低耗能，在第二模式下，第一列模拟数字转换器CADC1(及第一电压缓冲电路631)及第二列模拟数字转换器CADC2(及第二电压缓冲电路632)其中之一被关闭。更详言之，仅使用第一列模拟数字转换器CADC1及第二列模拟数字转换器CADC2其中之一即可将多列像素电路的两列中的每一行像素电路的平均后像素数据(通过导通至少一个平均开关SAVG而得到的第一储存电容C1及第二储存电容C2的平均电压)转换为数字数据。
第三实施例的另一实施方式中，像素阵列还包含多个假像素电路(dummy pixelcircuit)分别对应所述多列像素电路，例如一列像素电路的第一个或最后一个像素电路是假像素电路。
例如图7显示像素阵列包含第一像素电路PC1的一列像素电路对应第一假像素电路PCd1，包含第二像素电路PC2的一列像素电路对应第二假像素电路PCd2。所述第一像素电路PC1与所述第一假像素电路PCd1的电路参数相同，例如连接相同电压源Vay、Vdday并具有相同定电流源PXOI 1等以形成相同电流PN1、PN2，以产生相同的电源噪声。第一假像素电路PCd1不用于检测光能量，例如被不透光层覆盖。所述第二像素电路PC2与第二假像素电路PCd2的电路参数相同，例如连接相同电压源Vay、Vdday并具有相同定电流源PXOI 2等以形成相同电流PN1、PN2，以产生相同的电源噪声。第二假像素电路PCd2不用于检测光能量，例如被不透光层覆盖。
所述第一假像素电路PCd1用于输出第一假像素数据PXO_dummy1至所述第一储存电容C1的第二端，用于在第二模式消除像素输出PXO1中的电源噪声(power noise)。所述第二假像素电路PCd2用于输出第二假像素数据PXO_dummy2至所述第二储存电容C2的第二端，用于消除像素输出PXO2中的电源噪声。
此外，为了使第一比较器411及及第二比较器412具有相同的比较基础，所述参考信号产生器47产生的电压信号优选先经过如同第一电压缓冲器631及第二电压缓冲器632的缓冲电路后再被输入至第一参考信号取样电容C12及第二参考信号取样电容C22。
例如参照图8，其为本发明第三实施例的图像传感器中耦接至参考信号产生器47的电压缓冲器的示意图。参考信号产生器47产生的电压信号VRDAC经过电压缓冲器后产生的参考电压Vref，其被输入至第一参考信号取样电容C12及第二参考信号取样电容C22。所述电压缓冲器的电路参数则相同于第一电压缓冲器631及第二电压缓冲器632，例如具有相同电压源Vdd及定电流源PN3。
上述实施例中的开关组件(例如平均开关、旁路开关及AZ11-AZ22等)例如通过图像传感器的处理单元控制，该处理单元例如是数字信号处理器(DSP)、中央处理器(CPU)、微处理单元(MCU)、特殊应用集成电路(ASIC)等。
必须说明的是，上述各实施例中的数值，例如组件数目、比特数等，仅用以说明，并非用以限定本发明。
综上所述，已知的图像传感器的像素读取电路存在省电模式下会遗失像素数据以及无法降低整体耗能的问题。因此，本发明另提供一种图像传感器(图2-3及5-7)，其通过设置平均开关于两列/行像素电路之间以平均像素数据，而具有不遗失像素数据的优点。此外，在省电模式下，本发明的图像传感器还可关闭部分读取电路以降低整体耗能。
虽然本发明已通过前述实例披露，但是其并非用以限定本发明，任何本发明所属技术领域中具有通常知识技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与修改。因此本发明的保护范围当视后附的权利要求所界定的范围为准。

Claims (20)

1.一种图像传感器，该图像传感器包含：
像素阵列，该像素阵列包含位于所述像素阵列的多列像素电路的两列中的第一像素电路及第二像素电路；
第一读取线，该第一读取线用于输出所述第一像素电路的像素数据；
第一读取电路，该第一读取电路用于通过所述第一读取线读取所述第一像素电路的像素数据；
第二读取线，该第二读取线用于输出所述第二像素电路的像素数据；
第二读取电路，该第二读取电路用于通过所述第二读取线读取所述第二像素电路的像素数据；以及
至少一个平均开关，该至少一个平均开关耦接于所述第一读取线与所述第二读取线之间，其中，
第一模式下所述至少一个平均开关不导通，所述第一读取电路及所述第二读取电路开启，及
第二模式下所述至少一个平均开关导通以平均所述第一读取线上的像素数据与所述第二读取线上的像素数据，且所述第二读取电路关闭。
2.根据权利要求1所述的图像传感器，还包含：
第一定电流源，耦接于所述第一读取线与接地之间；及
第二定电流源，耦接于所述第二读取线与所述接地之间，
其中，所述第二模式下所述第二定电流源关闭。
3.根据权利要求1所述的图像传感器，还包含至少一个行平均开关，该至少一个行平均开关用于在所述第二模式下将所述像素阵列的多行像素电路的两行电性连接以平均所述两行像素电路的像素数据。
4.根据权利要求1所述的图像传感器，其中所述多列像素电路的两列中的每一行像素电路在所述第二模式下通过所述至少一个平均开关电性连接，以平均所述两列像素电路中的每一行像素电路的像素数据。
5.根据权利要求1所述的图像传感器，其中
所述第一读取电路包含相关二重取样电路连接所述第一读取线，及
所述第二读取电路包含相关二重取样电路连接所述第二读取线。
6.根据权利要求1所述的图像传感器，其中
所述第一读取电路及所述第二读取电路分别包含连接所述第一读取线及所述第二读取线的列模拟数字转换器，
所述列模拟数字转换器包含比较器以及耦接所述比较器的一个输入端的检测信号取样电容，且
所述至少一个平均开关连接于所述检测信号取样电容与相关的像素电路之间。
7.根据权利要求6所述的图像传感器，其中所述比较器的另一个输入端用于接收斜坡电压信号。
8.一种图像传感器，该图像传感器包含：
像素阵列，该像素阵列包含位于所述像素阵列的多列像素电路的两列中的第一像素电路及第二像素电路；
第一读取线，该第一读取线用于输出所述第一像素电路的像素数据；
第一列模拟数字转换器，该第一列模拟数字转换器包含第一比较器、耦接所述第一比较器的一个输入端的第一检测信号取样电容以及耦接所述第一比较器的另一个输入端的第一参考信号取样电容；
第二读取线，该第二读取线用于输出所述第二像素电路的像素数据；
第二列模拟数字转换器，该第二列模拟数字转换器包含第二比较器、耦接所述第二比较器的一个输入端的第二检测信号取样电容以及耦接所述第二比较器的另一个输入端的第二参考信号取样电容；
第一平均开关，该第一平均开关耦接于所述第一比较器的所述一个输入端与所述第二比较器的所述一个输入端之间；以及
第二平均开关，该第二平均开关耦接于所述第一比较器的所述另一个输入端与所述第二比较器的所述另一个输入端之间，其中，
第一模式下，所述第一平均开关及所述第二平均开关不导通，所述第一列模拟数字转换器及所述第二列模拟数字转换器开启，及
第二模式下，所述第一平均开关及所述第二平均开关均导通以平均所述第一读取线上的像素数据与所述第二读取线上的像素数据，且所述第二列模拟数字转换器关闭。
9.根据权利要求8所述的图像传感器，还包含
第一定电流源，耦接于所述第一读取线与接地之间；及
第二定电流源，耦接于所述第二读取线与所述接地之间，
其中所述第二模式下所述第二定电流源不被关闭。
10.根据权利要求8所述的图像传感器，其中
所述第一平均开关的第一端连接至所述第一检测信号取样电容与所述第一比较器的所述一个输入端之间，其第二端连接至所述第二检测信号取样电容与所述第二比较器的所述一个输入端之间；以及
所述第二平均开关的第一端连接至所述第一参考信号取样电容与所述第一比较器的所述另一个输入端之间，其第二端连接至所述第二参考信号取样电容与所述第二比较器的所述另一个输入端之间。
11.根据权利要求8所述的图像传感器，还包含用于产生斜坡电压信号至所述第一参考信号取样电容及所述第二参考信号取样电容的参考信号产生器。
12.根据权利要求8所述的图像传感器，其中所述多列像素电路的两列中的每一行像素电路的像素数据在所述第二模式下通过所述第一平均开关及所述第二平均开关被平均。
13.一种图像传感器，该图像传感器包含：
像素阵列，该像素阵列包含位于所述像素阵列的多列像素电路的两列中的第一像素电路及第二像素电路；
第一读取线，该第一读取线用于输出所述第一像素电路的像素数据；
第一列模拟数字转换器；
第二读取线，该第二读取线用于输出所述第二像素电路的像素数据；
第二列模拟数字转换器；
第一储存电路，该第一储存电路耦接于所述第一读取线与所述第一列模拟数字转换器之间，用于储存所述第一像素电路的像素数据；
第二储存电路，该第二储存电路耦接于所述第二读取线与所述第二列模拟数字转换器之间，用于储存所述第二像素电路的像素数据；
第一旁路路径，该第一旁路路径用于旁路所述第一储存电路；
第二旁路路径，该第二旁路路径用于旁路所述第二储存电路；以及
至少一个平均开关，该至少一个平均开关耦接于所述第一储存电路与所述第二储存电路之间，其中，
第一模式下，所述至少一个平均开关不导通且所述第一旁路路径及所述第二旁路路径均导通，所述第一列模拟数字转换器用于将所述第一像素电路的像素数据转换为数字数据且所述第二列模拟数字转换器用于将所述第二像素电路的像素数据转换为数字数据，及
第二模式下，所述至少一个平均开关导通以平均所述第一储存电路与所述第二储存电路储存的像素数据，所述第一旁路路径及所述第二旁路路径均不导通且所述第二列模拟数字转换器关闭。
14.根据权利要求13所述的图像传感器，还包含：
第一电压缓冲电路，耦接于所述第一储存电路与所述第一列模拟数字转换器之间；以及
第二电压缓冲电路，耦接于所述第二储存电路与所述第二列模拟数字转换器之间。
15.根据权利要求13所述的图像传感器，其中
所述第一储存电路包含用于储存所述第一像素电路的像素数据的第一储存电容及用于控制所述第一像素电路的像素数据被储存至所述第一储存电容的第一取样开关，该第一取样开关连接所述第一储存电容的第一端，及
所述第二储存电路包含用于储存所述第二像素电路的像素数据的第二储存电容及用于控制所述第二像素电路的像素数据被储存至所述第二储存电容的第二取样开关，该第二取样开关连接所述第二储存电容的第一端。
16.根据权利要求15所述的图像传感器，其中所述第二模式下，所述第一取样开关及所述第二取样开关先导通，所述至少一个平均开关在所述第一取样开关及所述第二取样开关开路后再导通。
17.根据权利要求15所述的图像传感器，还包含：
第一假像素电路，用于输出第一假像素数据至所述第一储存电容的第二端；以及
第二假像素电路，用于输出第二假像素数据至所述第二储存电容的第二端。
18.根据权利要求13所述的图像传感器，其中
所述第一列模拟数字转换器及所述第二列模拟数字转换器分别包含比较器以及耦接所述比较器的一个输入端的检测信号取样电容，且
所述至少一个平均开关连接于所述检测信号取样电容与相关的像素电路之间。
19.根据权利要求18所述的图像传感器，其中
所述第一旁路路径的第一端连接于所述第一列模拟数字转换器的所述检测信号取样电容与所述第一储存电路之间，所述第一旁路路径的第二端连接于所述第一储存电路与所述第一像素电路之间，及
所述第二旁路路径的第一端连接于所述第二列模拟数字转换器的所述检测信号取样电容与所述第二储存电路之间，所述第二旁路路径的第二端连接于所述第二储存电路与所述第二像素电路之间。
20.根据权利要求13所述的图像传感器，其中所述像素阵列还包含多个假像素电路分别对应所述多列像素电路。
CN201810841770.7A 2017-12-04 2018-07-27 可平均像素数据的图像传感器 Active CN109873963B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/830,754 US10609319B2 (en) 2017-12-04 2017-12-04 Image sensor capable of averaging pixel data
US15/830,754 2017-12-04

Publications (2)

Publication Number Publication Date
CN109873963A true CN109873963A (zh) 2019-06-11
CN109873963B CN109873963B (zh) 2021-04-20

Family

ID=66658279

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810841770.7A Active CN109873963B (zh) 2017-12-04 2018-07-27 可平均像素数据的图像传感器

Country Status (2)

Country Link
US (1) US10609319B2 (zh)
CN (1) CN109873963B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111372016A (zh) * 2020-04-14 2020-07-03 上海微阱电子科技有限公司 一种降低列固定图形噪声的图像传感器

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11443447B2 (en) * 2020-04-17 2022-09-13 Samsung Electronics Co., Ltd. Three-dimensional camera system
KR20220105292A (ko) * 2021-01-20 2022-07-27 에스케이하이닉스 주식회사 이미지 센싱 장치 및 그의 동작 방법
CN113965687B (zh) * 2021-11-30 2024-07-05 维沃移动通信有限公司 拍摄方法、装置和电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050133687A1 (en) * 2003-12-19 2005-06-23 Bock Nikolai E. Pixel binning in an image sensor
US20120006972A1 (en) * 2010-07-07 2012-01-12 Yoo Si-Wook Column circuit and pixel binning circuit for image sensor
CN103595410A (zh) * 2012-08-17 2014-02-19 联咏科技股份有限公司 图像传感器及其列模数转换器
CN103888692A (zh) * 2014-04-01 2014-06-25 中国科学院上海高等研究院 图像传感装置及其操作方法
CN104182108A (zh) * 2014-08-07 2014-12-03 京东方科技集团股份有限公司 阵列基板、触控显示装置及驱动方法
US20140354866A1 (en) * 2013-05-30 2014-12-04 SK Hynix Inc. Image sensing device and method for operating the same
CN104240664A (zh) * 2014-09-12 2014-12-24 深圳市华星光电技术有限公司 驱动电路及液晶显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050133687A1 (en) * 2003-12-19 2005-06-23 Bock Nikolai E. Pixel binning in an image sensor
US20120006972A1 (en) * 2010-07-07 2012-01-12 Yoo Si-Wook Column circuit and pixel binning circuit for image sensor
CN103595410A (zh) * 2012-08-17 2014-02-19 联咏科技股份有限公司 图像传感器及其列模数转换器
US20140354866A1 (en) * 2013-05-30 2014-12-04 SK Hynix Inc. Image sensing device and method for operating the same
CN103888692A (zh) * 2014-04-01 2014-06-25 中国科学院上海高等研究院 图像传感装置及其操作方法
CN104182108A (zh) * 2014-08-07 2014-12-03 京东方科技集团股份有限公司 阵列基板、触控显示装置及驱动方法
CN104240664A (zh) * 2014-09-12 2014-12-24 深圳市华星光电技术有限公司 驱动电路及液晶显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111372016A (zh) * 2020-04-14 2020-07-03 上海微阱电子科技有限公司 一种降低列固定图形噪声的图像传感器
CN111372016B (zh) * 2020-04-14 2022-07-01 上海微阱电子科技有限公司 一种降低列固定图形噪声的图像传感器

Also Published As

Publication number Publication date
CN109873963B (zh) 2021-04-20
US10609319B2 (en) 2020-03-31
US20190174084A1 (en) 2019-06-06

Similar Documents

Publication Publication Date Title
CN109873963A (zh) 可平均像素数据的图像传感器
EP2974280B1 (en) Threshold-monitoring, conditional-reset image sensor
CN206596105U (zh) 像素电路
US10249660B2 (en) Split-gate conditional-reset image sensor
US20170310910A1 (en) Oversampled image sensor with conditional pixel readout
KR20190102021A (ko) 동적 비전 센서 아키텍쳐
US20130258151A1 (en) CMOS Image Sensors Implementing Full Frame Digital Correlated Double Sampling with Global Shutter
US9264643B1 (en) Methods and circuitries for pixel sampling
CN113826379B (zh) 具有像素内数字改变检测的动态视觉传感器
US20170054931A1 (en) Readout circuitry to mitigate column fixed pattern noise of an image sensor
US20090073292A1 (en) Method for acquiring a digital image with a large dynamic range with a sensor of lesser dynamic range
CN108064446B (zh) 模拟读取电路及影像传感模块
WO2008016049A1 (fr) Convertisseur a/n et circuit de lecture
JP6100443B2 (ja) Ｃｍｏｓ撮像センサのために適合された増幅器
US9888200B2 (en) Image sensor and operating method thereof
EP2863628A1 (en) Readout circuit for image sensors
CN109040632A (zh) 读出电路以及感测装置
CN106973245B (zh) 影像感测器及使用其的影像撷取装置
JP7155420B2 (ja) 超高ダイナミックレンジｃｍｏｓセンサ
Dattner et al. High and low light CMOS imager employing wide dynamic range expansion and low noise readout
US8446181B2 (en) Sampling circuit and image signal amplifying circuit each including feedback clamp block and image sensor including the image signal amplifying circuit
CN108353141A (zh) 具有黑太阳控制的采样保持电路
JP2002064750A (ja) 高速撮像装置
Luo et al. A time-based CMOS image sensor
KR102079716B1 (ko) 배경 신호를 제거하는 센서 및 배경 신호를 제거하는 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant