CN111370542A - 一种半导体结构及其制作方法 - Google Patents
一种半导体结构及其制作方法 Download PDFInfo
- Publication number
- CN111370542A CN111370542A CN202010193423.5A CN202010193423A CN111370542A CN 111370542 A CN111370542 A CN 111370542A CN 202010193423 A CN202010193423 A CN 202010193423A CN 111370542 A CN111370542 A CN 111370542A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- semiconductor structure
- superlattice layer
- growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 74
- 239000000463 material Substances 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims description 27
- 230000006911 nucleation Effects 0.000 claims description 11
- 238000010899 nucleation Methods 0.000 claims description 11
- 239000013590 bulk material Substances 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 3
- 238000005121 nitriding Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 6
- 238000002360 preparation method Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 162
- 229910002704 AlGaN Inorganic materials 0.000 description 38
- 239000000203 mixture Substances 0.000 description 30
- 238000009826 distribution Methods 0.000 description 12
- 239000000370 acceptor Substances 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 239000013078 crystal Substances 0.000 description 7
- 230000004913 activation Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000005012 migration Effects 0.000 description 5
- 238000013508 migration Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 4
- 238000000407 epitaxy Methods 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000009828 non-uniform distribution Methods 0.000 description 3
- 238000005036 potential barrier Methods 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 238000012876 topography Methods 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 238000004581 coalescence Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 2
- 229910052753 mercury Inorganic materials 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000002050 diffraction method Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
- H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本申请提供了一种半导体结构及其制作方法，涉及半导体材料制备技术领域。该半导体结构包括衬底，与所述衬底的生长面连接的模板层，其中，模板层的表面为非平行宏台阶表面，与宏台阶表面连接的P型掺杂AlxGa1‑xN/AlyGa1‑yN超晶格层，其中，x≠y且P型掺杂AlxGa1‑xN/AlyGa1‑yN超晶格层的Al组分在三维空间内不均匀分布。本申请提供的半导体结构及其制作方法具有提升了材料的空穴浓度以及提升了半导体结构的纵向导电率的效果。
Description
技术领域
本申请涉及半导体材料制备技术领域，具体而言，涉及一种半导体结构及其制作方法。
背景技术
AlGaN基DUV-LED(深紫外线发光二极管)是目前唯一可替代汞灯的深紫外固态光源产品，其相比传统汞灯紫外光源，具有便携性好、全固态、能耗低、寿命长、无污染等诸多优势，市场前景极为广阔。目前，深紫外LED的出光功率比较低，其中最主要的一个原因是为p型AlGaN的空穴浓度低。
低空穴浓度的p型AlGaN外延，不仅严重影响了空穴的注入，从而大幅降低了量子阱的辐射复合效率。同时会大幅提高器件的整体电阻，从而导致结温过高和器件寿命的快速劣化，并且难以形成良好的欧姆接触电极，需要引入对深紫外光吸收严重的p型GaN接触层，又进一步降低了深紫外光的出射。
综上所述，现有技术中p型AlGaN半导体结构的空穴浓度低，导致深紫外LED的出光效率较低。
发明内容
本申请的目的在于提供一种半导体结构，以解决现有技术中p型AlGaN半导体结构的空穴浓度低及纵向导电率差的问题。
本申请的另一目的在于提供一种半导体结构制作方法，以解决现有技术中p型AlGaN半导体结构的空穴浓度低及纵向导电率差的问题。
为了实现上述目的，本申请实施例采用的技术方案如下：
一方面，本申请实施例提供了一种半导体结构，所述半导体结构包括：
衬底；
与所述衬底的生长面连接的模板层，其中，所述模板层的表面为非平行宏台阶表面；
与所述宏台阶表面连接的P型掺杂AlxGa1-xN/AlyGa1-yN超晶格层，其中，x≠y且所述P型掺杂AlxGa1-xN/AlyGa1-yN超晶格层的Al组分在三维空间内不均匀分布。
进一步地，所述衬底的生长面为c面，且所述衬底的生长面倾斜0.2°-10°。
进一步地，所述P型掺杂AlxGa1-xN/AlyGa1-yN超晶格层包括高x区、低x区、高y区以及低y区，所述低y区在水平方向上与高y区相连、在垂直方向上与低x区相连，且所述低y区与所述高x区相邻，其中，x>y。
进一步地，所述P型掺杂AlxGa1-xN/AlyGa1-yN超晶格层包括周期排布的AlxGa1-xN单超晶格层与AlyGa1-yN单超晶格层，所述AlxGa1-xN单超晶格层与AlyGa1-yN单超晶格层的厚度为1nm-20nm，且x与y的取值为0.2-0.9。
进一步地，所述模板层的宏台阶宽度为20nm-1000nm，高度为1nm-20nm。
进一步地，所述P型掺杂AlxGa1-xN/AlyGa1-yN超晶格层包括周期排布的AlxGa1-xN单超晶格层与AlyGa1-yN单超晶格层，所述AlxGa1-xN单超晶格层与所述AlyGa1-yN单超晶格层中至少一个表面形貌为非平行宏台阶表面。
进一步地，所述P型掺杂AlxGa1-xN/AlyGa1-yN超晶格层的表面为粗糙度小于2nm的平整表面。
另一方面，本申请实施例还提供了一种半导体结构制作方法，所述半导体结构制作方法用于制作上述的半导体结构，所述方法包括：
提供一衬底；
沿所述衬底的生长面生长模板层，其中，所述模板层的表面为非平行宏台阶表面；
沿所述宏台阶表面生长P型掺杂AlxGa1-xN/AlyGa1-yN超晶格层，其中，x≠y且所述P型掺杂AlxGa1-xN/AlyGa1-yN超晶格层的Al组分在三维空间内不均匀分布；
对所述半导体结构进行退火。
进一步地，在所述沿所述衬底的生长面生长模板层的步骤之前，所述方法还包括：
在高温的H2气氛对所述衬底的生长面进行烘烤处理；
在低温的NH3+H2气氛对所述衬底的生长面进行氮化。
进一步地，所述模板层包括成核层与体材料层，所述沿所述衬底的生长面生长模板层的步骤包括：
在反应腔体温度为500-1000℃、反应室压力20mbar-100mbar、H2气氛下生长10-100nm成核层；
对所述成核层进行升温后再进行退火；
在生长温度为1050℃-1400℃，反应室压力范围为20mbar-100mbar的气氛下生长体材料层，且所述体材料层的生长速度为0.3-1um/h。
相对于现有技术，本申请具有以下有益效果：
本申请提供了一种半导体结构及其制作方法，该半导体结构包括衬底，与所述衬底的生长面连接的模板层，其中，模板层的表面为非平行宏台阶表面，与宏台阶表面连接的P型掺杂AlxGa1-xN/AlyGa1-yN超晶格层，其中，x≠y且P型掺杂AlxGa1-xN/AlyGa1-yN超晶格层的Al组分在三维空间内不均匀分布。由于本申请提供的模板层的表面为非平行的宏台阶表面，且在其上生长的p型超晶格是生长条件不完全相同且Al组分不一样的AlGaN超晶格结构，因此可以实现Al组分在三维空间的不均匀分布效果，从而有效提高了p型受主的离化，进而大幅提升了材料的空穴浓度。同时，由于Al组分在三维空间内呈现不均匀分布，因此不会出现传统二维超晶格在同一平面内的组分突变导致的低Al组分阱内空穴难以穿过高Al组分势垒进而导致超晶格内空穴纵向传输困难的情况，进而提升了该半导体结构的纵向导电率。
为使本申请的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它相关的附图。
图1为本申请实施例提供的半导体结构制作方法的一种示意性流程图。
图2为本申请实施例提供的半导体结构制作方法的另一示意性流程图。
图3为本申请实施例提供的图1中S104的子步骤的示意性流程图。
图4为本申请实施例提供的半导体结构的结构示意图。
图5为本申请实施例提供的齿形宏台阶表面的示意图。
图6为本申请实施例提供的条形宏台阶表面的示意图。
图7为本申请实施例提供的传统p型掺杂的二维超晶格层的截面示意图。
图8为本申请实施例提供的宏台阶调制AlGaN材料Al组分的一种截面示意图。
图9为本申请实施例提供的宏台阶调制AlGaN材料Al组分的另一种截面示意图。
图10为本申请实施例提供的超晶格层内Al组分的一种分布示意图。
图11为本申请实施例提供的超晶格层内Al组分的三维分布示意图。
标号：200-半导体结构；210-衬底；220-模板层；221-成核层；222-体材料层；230-P型掺杂AlxGa1-xN/AlyGa1-yN超晶格层；231-AlxGa1-xN单超晶格层；232-AlyGa1-yN单超晶格层。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
在本申请的描述中，需要说明的是，术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
在本申请的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
下面结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
在AlGaN材料中，p型激活效率降低主要下几个原因：
(1)由于有机Al源的预反应严重和Al原子的迁移能力比较差，导致现阶段p型掺杂AlGaN材料的晶体质量差，材料缺陷极多，从而补偿受主，大幅降低了材料的空穴浓度。
(2)随着Al组分的增加，Mg在AlGaN的离化能也随之增大，在AlGaN材料中Mg的激活能可超过500meV，因此Mg的激活效率非常低，直接导致了空穴浓度的下降。
(3)随着Al组分的增加，材料对空穴的散射亦会增强，从而导致空穴的迁移率下降，同时影响空穴浓度。
低空穴浓度的p型AlGaN外延，不仅严重影响了空穴的注入，从而大幅降低了量子阱的辐射复合效率；同时会大幅提高器件的整体电阻，从而导致结温过高和器件寿命的快速劣化，而且难以形成良好的欧姆接触电极，需要引入对深紫外光吸收严重的p型GaN接触层，又进一步降低了深紫外光的出射。
因此，正如背景技术中所述，目前的深紫外LED的出光效率较低，其主要原因在于P型AlGaN的空穴浓度低。
为了改善深紫外LED中P型AlGaN的空穴浓度低的问题，本申请提供了一种半导体结构及其制作方法。下面对本申请提供的半导体结构制作方法进行示例性说明。
请参阅图1-图11，该半导体结构制作方法包括：
S102，提供一衬底。
S104，沿衬底的生长面生长模板层，其中，模板层的表面为非平行宏台阶表面。
S106，沿宏台阶表面生长P型掺杂AlxGa1-xN/AlyGa1-yN超晶格层，其中，x≠y且P型掺杂AlxGa1-xN/AlyGa1-yN超晶格层的Al组分在三维空间内不均匀分布。
S108，对半导体结构进行退火。
作为一种可选的实现方式，衬底210可以是蓝宝石衬底、AlN衬底、GaN衬底、SiC衬底或Si衬底，其中，衬底210包括生长面，该生长面为衬底210的C面(0001)。
需要说明的时，衬底210的C面为晶面概念中的一种表述，晶面是在晶体学中，通过晶体中原子中心的平面。晶体在自发生长过程中可发育出由不同取向的平面所组成的多面体外形，这些多面体外形中的平面称为晶面(crystal face)。
并且，还需要说明的是，商用的蓝宝石衬底210一般是C偏M面、倾角为0.2°的衬底，其衬底的生长面为C面(0001)沿a轴旋转0.2°，即衬底生长面法线平行于A面(11-20)面且与C面(0001)面法线呈0.2°夹角。采用倾角衬底主要是为了能控制外延生长模式为稳定的二维台阶流生长模式，从而获得完整且表面平整可控的高质量外延材料。
本申请采用相比传统倾角更大的C面、偏角范围为0.2°-10°倾角衬底210，以便于后续外延层的生长及表面形貌控制。其中衬底210的倾角方向可以为沿C面向任何方向倾斜，例如，可以沿a轴(110)、也可以是m轴(100)、也可以是沿C面内的任意轴(xy0)的方向进行旋转0.2°-10°。其中，上述的衬底材料中，蓝宝石衬底、AlN衬底、GaN衬底、SiC衬底为六方结构，衬底表面为C面(0001)、倾角范围0.2-10°，其中硅衬底为立方结构，衬底表面为(111)面、倾角范围0.2-10°。
其中，本申请提供的模板层220采用的AlN模板层，通过调节AlN模板层220的外延生长条件，可以达到调节AlN模板层220的表面形貌的目的，例如，请参阅图5与图6，模板层220的非平行宏台阶表面可以为齿形表面宏台阶，也可以为条形表面宏台阶，本申请对此并不做任何限定。且相比于条形表面宏台阶，齿形宏台阶表面这种形貌台阶相差大，应用在后续的超晶格层生长上更容易形成块状Al组分的不均匀分布。
在生长出模板层220的非平行宏台阶表面后，即可在非平行宏台阶表面生长P型掺杂AlxGa1-xN/AlyGa1-yN超晶格层，进而实现Al组分在三维空间的不均匀分布，从而提升受主离化几率进而提高空穴浓度，亦有利于空穴在三维空间内的自由迁移，大幅提升材料的纵向电导率。
需要说明的是，请参阅图7，传统的二维超晶格结构，可以获得较高的体材料空穴浓度，主要原因在于低Al组分的AlGaN阱(禁带宽度小)和高Al组分的AlGaN垒(禁带宽度大)的周期性分布，会引入周期性变化的价带，当阱里的价带接近垒的受主能级时，靠近阱的垒里的受主将会容易在阱里被激活，从而在阱里形成高浓度的自由空穴。但是由于垒的Al组分高，导致垒的禁带宽度大，进而使得自由空穴在纵向传输时需要跨越高的势垒，难以实现空穴的高效率纵向输运，而由于空穴在阱内传输并无势垒，因此空穴很容易在超晶格阱内实现面内的自由移动。
换言之，低Al组分的AlGaN阱与高Al组分的AlGaN垒的组合，能够在阱里形成高浓度的自由空穴，但由于垒和阱的禁带宽度差较大，使得阱内的自由电子无法实现高效率的纵向传输。然而，若减小垒和阱的禁带宽度差，则导致在阱里无法形成高浓度的自由空穴。因此，现有技术中的二维超晶格结构，始终无法达到在阱里形成高浓度的自由空穴的同时，实现高效率的纵向传输。
而通过本申请提供的半导体结构制作方法，能够实现Al组分在三维空间的不均匀分布，从而能够实现提升受主离化几率进而提高空穴浓度的同时，实现高效率的纵向传输。
本申请提供的半导体结构制作方法采用在衬底210上生长带有非平行宏台阶表面的模板层220，然后在模板层220上生长在三维空间内不均匀分布的P型AlGaN层。需要说明的是，模板层220仅为一统称，只要能够满足生长P型AlGaN层具有非平行宏台阶表面，就可以生长出在三维空间内不均匀分布的P型掺杂AlxGa1-xN/AlyGa1-yN超晶格层，进而的实现空穴浓度和纵向输运的提升。在此基础上，模板层220也可以是长完AlN、n型AlGaN、AlGaN量子阱等外延及其组合的带有宏台阶表面的模板，本申请对此并不做具体限定。
其中，本申请提供的半导体结构制作方法可以应用于制作光器件和电器件，光器件一般包括模板、n型、MQW、EBL再到p型，电器件一般有模板、n型、i型再到p型，因此生长P型AlGaN层的表面具有非平行宏台阶表面即可。例如，在制作发光二极管时，发光二极管一般包括N型AlGaN层、量子阱层以及P型AlGaN层，为了提升P型AlGaN层的空穴浓度和纵向输运效果，可在量子阱的表面制作非平行宏台阶表面，然后在该非平行宏台阶表面生成在三维空间内不均匀分布的P型掺杂AlxGa1-xN/AlyGa1-yN超晶格层。
同时，为了能够提升后续外延生长质量，还需要对衬底210的生长面进行表面处理，作为一种可选的实现方式，在S102的步骤之后，请参阅图2，该方法还包括：
S103-1，在高温的H2气氛对衬底的生长面进行烘烤处理。
S103-2，在低温的NH3+H2气氛对衬底的生长面进行氮化。
本申请中，衬底210的表面处理包括高温的H2气氛对衬底210表面进行烘烤处理以及低温的NH3+H2气氛对衬底210表面进行氮化。其中，高温的H2气氛可以去除衬底210表面的氧化物及其他杂质，使衬底210表面更加干净，有利于后续的外延生长质量的稳定性。降低温度并通NH3，低温的NH3+H2气氛对衬底210表面进行氮化的工艺可以在衬底210表面形成多晶的AlN薄层，该工艺可以改变外延生长前的衬底210表面及其微结构，进而影响了后续AlN外延材料的生长质量。
需要说明的是，S103-1步骤中所述的高温可以为1000℃-1200℃；S103-2步骤中所述的低温可以为600℃-1000℃，当然地，在其它的一些实施例中，高温与低温的取值范围也可略有不同，本申请对此并不做限定。
同时，本申请提供的模板层220包括成核层221与体材料层222，请参阅图3，S104的步骤实际包括：
S104-1，在反应腔体温度为500-1000℃、反应室压力20mbar-100mbar、H2气氛下生长10-100nm成核层。
S104-2，对成核层进行升温后再进行退火。
S104-3，在生长温度为1050℃-1400℃，反应室压力范围为20mbar-100mbar的气氛下生长体材料层，且体材料层的生长速度为0.3-1um/h。
其中，上述的生长条件仅作为一种实现方式，在实际应用中，本申请并不对成核层221的生长条件进行限定。成核层221生长完毕后一般会升温进行一段时间的退火，调制成核层221结晶微结构，进而可以控制后续AlN外延模板的表面形貌和晶体质量。然后再按照生长温度范围1050℃-1400℃，反应室压力范围为20mbar-100mbar，生长速度范围为0.3-1um/h的条件生长体材料层222。
需要说明的是，AlN体材料的生长过程中，可以通过衬底210倾角的大小来控制AlN材料的表面形貌，由于Al原子的迁移长度小，一般只能通过高温(大于1200℃)才能增加Al原子的迁移，因此在较低的AlN体材料生长温度下难以获得表面较好的台阶流生长或层层生长模式，低温AlN生长多为三维生长模式。在较高的生长温度下，AlN原子有了足够的迁移能力，合适的生长条件可以控制表面形貌实现单、双原子台阶、宏台阶等表面。一般来讲，在较小的衬底210倾角下，由于单原子台阶、双原子台阶的宽度较宽，比较容易形成单原子、双原子台阶形貌。随着衬底210倾角的增加，单原子、双原子台阶的宽度较窄，只有几十nm，进一步增加衬底210倾角，在Al原子拥有足够的迁移能力的条件下，会使原子台阶的聚并效应更加明显，从而产生台阶高度和宽度急剧增加的宏台阶。因此，本申请采用大角度倾角的衬底210，从而利用台阶聚并效应在体材料层的表面形成非平行宏台阶表面，可选地，其表面宏台阶宽度为20nm-1000nm，宏台阶高度为1nm-20nm。
其中，P型掺杂AlxGa1-xN/AlyGa1-yN超晶格层230包括周期排布的AlxGa1-xN单超晶格层231与AlyGa1-yN单超晶格层232，AlxGa1-xN单超晶格层231与AlyGa1-yN单超晶格层232中至少一个表面形貌为非平行宏台阶表面，换言之，在AlxGa1-xN单超晶格层231与AlyGa1-yN单超晶格层232中，可能出现其中一个的表面形貌为非平行宏台阶表面，另一个的表面形貌为平行宏台阶表面，或者，AlxGa1-xN单超晶格层231与AlyGa1-yN单超晶格层232的表面形貌也可能均为非平行宏台阶表面。
并且，作为一种可选的实现方式，AlxGa1-xN单超晶格层231与AlyGa1-yN单超晶格层232的厚度为1nm-20nm，x与y的取值为0.2-0.9。其中，AlxGa1-xN单超晶格层与AlyGa1-yN单超晶格层的厚度可以相同也可以不同，对此不作任何限定。
需要说明的是，由于在实际制作过程中，AlxGa1-xN单超晶格层与AlyGa1-yN单超晶格层的表面呈现不均匀分布的宏台阶结构，因此上述的厚度以及x、y的取值均标识平均值，而并非表示其最大值与最小值。例如，对于AlxGa1-xN单超晶格层与AlyGa1-yN单超晶格层的厚度的取值为1nm-20nm，并非表示AlxGa1-xN单超晶格层与AlyGa1-yN单超晶格层的厚度的最大值为20nm，最小值为1nm，而是表示对于AlxGa1-xN单超晶格层与AlyGa1-yN单超晶格层而言，其厚度的平均值为1nm-20nm，在AlxGa1-xN单超晶格层与AlyGa1-yN单超晶格层的某些区域的值可以超过20nm或低于1nm，只需平均值满足条件即可。同理，对于x与y的取值为0.2-0.9，也并非表示x与y的最大值为0.9，最小值为0.2，而是表示对于AlxGa1-xN单超晶格层与AlyGa1-yN单超晶格层而言，其x与y的平均值为0.2-0.9，在AlxGa1-xN单超晶格层与AlyGa1-yN单超晶格层的某些区域中，x与y的值可以超过0.9(小于1)或低于0.2(大于0)。
同时，还需要说明的是，AlxGa1-xN单超晶格层与AlyGa1-yN单超晶格层的Al组分对应x与y值可以恒定不变，也可能处于变化中。例如，对于AlxGa1-xN单超晶格层而言，其Al组分恒定不变，则每层AlxGa1-xN单超晶格层的x的值均相同，例如x＝0.5；AlxGa1-xN单超晶格层的Al组分也可处于变化中，例如随着外延生长的过程，AlxGa1-xN单超晶格层中Al组分逐渐变大，即x的值组件增大；或x的值逐渐减小；或x的值先增大后减小；或x的值先减小后增大，本申请对此并不做任何限定。同理，AlxGa1-xN单超晶格层与AlyGa1-yN单超晶格层的厚度也可以处于变化或处于恒定不变，例如随着外延生长的过程，AlxGa1-xN单超晶格层与AlyGa1-yN单超晶格层的厚度逐渐变大，或逐渐减小；或先增大后减小；或先减小后增大，本申请对此并不做任何限定。
请参阅图8与图9。图8与图9为从截面看在具有宏台阶表面的AlN模板上生长的AlxGa1-xN/AlyGa1-yN超晶格外延层的Al组分分布示意图，其中，图中所示的块状主要是指该区域内Al组分的平均水平，并不是指该区域内Al组分一致。例如，对于某一区域而言，且Al组分对应的x的值为0.5，则表示该区域内Al组分的均值为0.5，也可能出现在该区域某个位置的Al组分的值为0.6或0.4。
需要说明的是，由于宏台阶的影响Al组分在三维空间内的分布并不是突变的，即两个块状区域的边缘Al组分并不是突变的，上述附图仅为示意图。图中示例的AlxGa1-xN和AlyGa1-yN层的表面宏台阶形貌不相同，不是普通的呈一定倾斜角度斜向上移动的台阶运动方式，这样可以形成Al组分的更不均匀分布。当然地，也可采用普通的AlxGa1-xN和AlyGa1-yN层的表面宏台阶形貌相同，其也能形成Al组分近三维的不均匀分布。
同时，从图示中可知，由于宏台阶形貌对Al、Ga原子迁移的影响，在宏台阶模板上形成AlxGa1-xN和AlyGa1-yN层内分别形成了位置分离的高Al组分和低Al组分的AlGaN块状区域。
其中，若x>y，且AlyGa1-yN层台阶处形成的AlyGa1-yN低Al组分区域标记为低y区，AlyGa1-yN层平台处形成的AlyGa1-yN高Al组分区域为高y区，AlxGa1-xN层台阶处形成的AlxGa1-xN低Al组分区域为低x区，AlxGa1-xN层平台处形成的AlxGa1-xN高Al组分区域为高x区，则上述区域的分布满足：
组分最低的低y区在水平方向上与高y区相连、在垂直方向上与组分较高的低x区相连，且低y区与高x区相邻。
由于从能带结构和受主能级上看低y区Al组分最低，其价带更容易接近受主能级，因此所有区域的受主均能较为容易的在低y区激活，从而大幅提高空穴的激活效率(低y区和高x区的Al组分相比传统二维平面超晶格的组分相差更大，因此更加有利于空穴的激活，材料的空穴浓度可以更高)，同时，由于低x区的Al组分也比较低，因此空穴在穿越纵向势垒时更加容易(而传统二维超晶格垒面内的Al组分基本一致，导致空穴在纵向传输时均无法避免需要穿越高的势垒，因此本申请更有效的提高空穴的纵向传输)，从而可以实现空穴激活效率和空穴纵向输运的双提升。
因此，AlxGa1-xN和AlyGa1-yN两个超晶格层的生长温度、反应室压力、生长速度和Ⅴ/Ⅲ族原料比不完全相同，通过两层生长条件的控制可以使两个超晶格层的宏台阶形貌并不一样。
图10和图11提供了Al组分分布的三维示意图。图10为单层AlGaN材料的Al组分分布和宏台阶的对应关系，图中示出齿形宏台阶外部的弯折长条区域是低Al组分区域，其位置在台阶处，当然这里的区域边缘也不是Al组分突变的，并且组分也都是平均的组分。图11的AlGaN超晶格的三维示意图，下面齿形形貌以下区域是AlxGa1-xN层，上面齿形形貌以上区域也是AlxGa1-xN，中间是AlyGa1-yN，如图所示结合图10的Al组分分布可以知道上下两个平台组成的空间(图中长虚线所围区域)是为AlyGa1-yN层高组分区域(高y区)，包围高y区的4个扁形块状区域是为AlyGa1-yN层低组分区域(低y区)。同理可知AlxGa1-xN层的Al组分分布也是同样的情况。
进一步地，作为一种实现方式，当该半导体结构200为垂直结构时，AlGaN超晶格的表面仍有宏台阶结构；当该半导体结构200为倒装结构时，AlGaN超晶格的表面可以制作为平整表面，进而制作较薄的电极。
并且，为改善和优化p型AlGaN材料与电极的接触，在将AlGaN超晶格的表面制作为平整表面时，p型AlGaN超晶格长完最后一层表面应当为表面粗糙度＜2nm的平整表面，一般通过降低生长温度、提高生长速度来实现。
需要说明的是，上述实施例仅为一种实现方式，实际应用中，也可采用其它方式在模板层220的表面生长非平行宏台阶表面。例如，采用小角度倾角衬底210，但在生长完模板层220后，可对模板层220表面进行处理，进而得到非平行宏台阶表面，本申请对此并不做任何限定。
基于上述的半导体结构200制作方法，本申请还提供了一种半导体结构200，该半导体结构200能够通过上述的半导体结构200制作方法制备而成。该半导体结构200包括：
衬底210；与衬底210的生长面连接的模板层220，其中，模板层220的表面为非平行宏台阶表面；与宏台阶表面连接的P型掺杂AlxGa1-xN/AlyGa1-yN超晶格层230，其中，x≠y且P型掺杂AlxGa1-xN/AlyGa1-yN超晶格层230的Al组分在三维空间内不均匀分布。
其中，衬底210的生长面为c面，且衬底210的生长面倾斜0.2°-10°。
进一步地，P型掺杂AlxGa1-xN/AlyGa1-yN超晶格层230包括高x区、低x区、高y区以及低y区，低y区在水平方向上与高y区相连、在垂直方向上与低x区相连，且低y区与高x区相邻，其中，x>y。
进一步地，P型掺杂AlxGa1-xN/AlyGa1-yN超晶格层230包括周期排布的AlxGa1-xN单超晶格层231与AlyGa1-yN单超晶格层232，AlxGa1-xN单超晶格层231与AlyGa1-yN单超晶格层232的厚度为1nm-20nm，且x与y的取值为0.2-0.9。
进一步地，模板层220的宏台阶宽度为20nm-1000nm，高度为1nm-20nm。
进一步地，P型掺杂AlxGa1-xN/AlyGa1-yN超晶格层230包括周期排布的AlxGa1-xN单超晶格层231与AlyGa1-yN单超晶格层232，AlxGa1-xN单超晶格层231与AlyGa1-yN单超晶格层232中至少一个表面形貌为非平行宏台阶表面。
进一步地，P型掺杂AlxGa1-xN/AlyGa1-yN超晶格层230的表面为粗糙度小于2nm的平整表面。
综上所述，本申请提供了一种半导体结构及其制作方法，该半导体结构包括衬底，与所述衬底的生长面连接的模板层，其中，模板层的表面为非平行宏台阶表面，与宏台阶表面连接的P型掺杂AlxGa1-xN/AlyGa1-yN超晶格层，其中，x≠y且P型掺杂AlxGa1-xN/AlyGa1-yN超晶格层的Al组分在三维空间内不均匀分布。由于本申请提供的模板层的表面为非平行的宏台阶表面，且在其上生长的p型超晶格是生长条件不完全相同且Al组分不一样的AlGaN超晶格结构，因此可以实现Al组分在三维空间的不均匀分布效果，从而有效提高了p型受主的离化，进而大幅提升了材料的空穴浓度。同时，由于Al组分在三维空间内呈现不均匀分布，因此不会出现传统二维超晶格在同一平面内的组分突变导致的低Al组分阱内空穴难以穿过高Al组分势垒进而导致超晶格内空穴纵向传输困难的情况，进而提升了该半导体结构的纵向导电率。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
对于本领域技术人员而言，显然本申请不限于上述示范性实施例的细节，而且在不背离本申请的精神或基本特征的情况下，能够以其它的具体形式实现本申请。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本申请的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本申请内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
Claims (10)
1.一种半导体结构，其特征在于，所述半导体结构包括：
衬底；
与所述衬底的生长面连接的模板层，其中，所述模板层的表面为非平行宏台阶表面；
与所述宏台阶表面连接的P型掺杂AlxGa1-xN/AlyGa1-yN超晶格层，其中，x≠y且所述P型掺杂AlxGa1-xN/AlyGa1-yN超晶格层的Al组分在三维空间内不均匀分布。
2.如权利要求1所述的半导体结构，其特征在于，所述衬底的生长面为c面，且所述衬底的生长面倾斜0.2°-10°。
3.如权利要求1所述的半导体结构，其特征在于，所述P型掺杂AlxGa1-xN/AlyGa1-yN超晶格层包括高x区、低x区、高y区以及低y区，所述低y区在水平方向上与高y区相连、在垂直方向上与低x区相连，且所述低y区与所述高x区相邻，其中，x>y。
4.如权利要求1所述的半导体结构，其特征在于，所述P型掺杂AlxGa1-xN/AlyGa1-yN超晶格层包括周期排布的AlxGa1-xN单超晶格层与AlyGa1-yN单超晶格层，所述AlxGa1-xN单超晶格层与AlyGa1-yN单超晶格层的厚度为1nm-20nm，且x与y的取值为0.2-0.9。
5.如权利要求1所述的半导体结构，其特征在于，所述模板层的宏台阶宽度为20nm-1000nm，高度为1nm-20nm。
6.如权利要求1所述的半导体结构，其特征在于，所述P型掺杂AlxGa1-xN/AlyGa1-yN超晶格层包括周期排布的AlxGa1-xN单超晶格层与AlyGa1-yN单超晶格层，所述AlxGa1-xN单超晶格层与所述AlyGa1-yN单超晶格层中至少一个表面形貌为非平行宏台阶表面。
7.如权利要求1所述的半导体结构，其特征在于，所述P型掺杂AlxGa1-xN/AlyGa1-yN超晶格层的表面为粗糙度小于2nm的平整表面。
8.一种半导体结构制作方法，其特征在于，所述半导体结构制作方法用于制作如权利要求1-7任意一项所述的半导体结构，所述方法包括：
提供一衬底；
沿所述衬底的生长面生长模板层，其中，所述模板层的表面为非平行宏台阶表面；
沿所述宏台阶表面生长P型掺杂AlxGa1-xN/AlyGa1-yN超晶格层，其中，x≠y且所述P型掺杂AlxGa1-xN/AlyGa1-yN超晶格层的Al组分在三维空间内不均匀分布；
对所述半导体结构进行退火。
9.如权利要求8所述的半导体结构制作方法，其特征在于，在所述沿所述衬底的生长面生长模板层的步骤之前，所述方法还包括：
在高温的H2气氛对所述衬底的生长面进行烘烤处理；
在低温的NH3+H2气氛对所述衬底的生长面进行氮化。
10.如权利要求8所述的半导体结构制作方法，其特征在于，所述模板层包括成核层与体材料层，所述沿所述衬底的生长面生长模板层的步骤包括：
在反应腔体温度为500-1000℃、反应室压力20mbar-100mbar、H2气氛下生长10-100nm成核层；
对所述成核层进行升温后再进行退火；
在生长温度为1050℃-1400℃，反应室压力范围为20mbar-100mbar的气氛下生长体材料层，且所述体材料层的生长速度为0.3-1um/h。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010193423.5A CN111370542B (zh) | 2020-03-18 | 2020-03-18 | 一种半导体结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010193423.5A CN111370542B (zh) | 2020-03-18 | 2020-03-18 | 一种半导体结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111370542A true CN111370542A (zh) | 2020-07-03 |
| CN111370542B CN111370542B (zh) | 2021-03-05 |
Family
ID=71211950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010193423.5A Active CN111370542B (zh) | 2020-03-18 | 2020-03-18 | 一种半导体结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111370542B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080254561A2 (en) * | 2003-06-04 | 2008-10-16 | Myung Yoo | Method of fabricating vertical structure compound semiconductor devices |
| CN102867896A (zh) * | 2012-09-26 | 2013-01-09 | 湘能华磊光电股份有限公司 | Led外延结构及其制备方法 |
| CN106299038A (zh) * | 2015-06-04 | 2017-01-04 | 东莞市中镓半导体科技有限公司 | 一种制备具有掺杂浓度及Al组分阶梯式变化的p型AlGaN/AlInGaN电子阻挡层近紫外LED的方法 |
| CN108878606A (zh) * | 2018-06-22 | 2018-11-23 | 西安电子科技大学 | 基于超晶格结构和δ掺杂的高效发光二极管及制备方法 |
-
2020
- 2020-03-18 CN CN202010193423.5A patent/CN111370542B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080254561A2 (en) * | 2003-06-04 | 2008-10-16 | Myung Yoo | Method of fabricating vertical structure compound semiconductor devices |
| CN102867896A (zh) * | 2012-09-26 | 2013-01-09 | 湘能华磊光电股份有限公司 | Led外延结构及其制备方法 |
| CN106299038A (zh) * | 2015-06-04 | 2017-01-04 | 东莞市中镓半导体科技有限公司 | 一种制备具有掺杂浓度及Al组分阶梯式变化的p型AlGaN/AlInGaN电子阻挡层近紫外LED的方法 |
| CN108878606A (zh) * | 2018-06-22 | 2018-11-23 | 西安电子科技大学 | 基于超晶格结构和δ掺杂的高效发光二极管及制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111370542B (zh) | 2021-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5280004B2 (ja) | 発光素子及びその製造方法 | |
| US8237175B2 (en) | Optical devices featuring textured semiconductor layers | |
| Kim et al. | Fabrication of the hybrid ZnO LED structure grown on p-type GaN by metal organic chemical vapor deposition | |
| JP5509296B2 (ja) | 電子デバイス及びその製作方法 | |
| US7417258B2 (en) | Semiconductor light-emitting device, and a method of manufacture of a semiconductor device | |
| US9472720B2 (en) | Nitride semiconductor wafer, nitride semiconductor element, and method for manufacturing nitride semiconductor wafer | |
| JP6910341B2 (ja) | 縦型紫外発光ダイオード | |
| JP2008218746A (ja) | Ｉｉｉ族窒化物系半導体発光素子 | |
| EP3451392B1 (en) | Group-iii nitride stacked body and group-iii nitride light-emitting element | |
| US9054036B2 (en) | Nitride semiconductor device, nitride semiconductor wafer, and method for forming nitride semiconductor layer | |
| TW201027803A (en) | Method for manufacturing nitride semiconductor light emitting element and method for manufacturing epitaxial wafer | |
| US10340416B2 (en) | Crystal substrate, ultraviolet light-emitting device, and manufacturing methods therefor | |
| WO2007053624A2 (en) | Optical devices featuring textured semiconductor layers | |
| JPWO2017175860A1 (ja) | 半導体ウェハ | |
| WO2013145404A1 (ja) | オフ角を備えているシリコン単結晶とiii族窒化物単結晶の積層基板 | |
| US20080093609A1 (en) | Silicon Nitride Layer for Light Emitting Device, Light Emitting Device Using the Same, and Method of Forming Silicon Nitride Layer for Light Emitting Device | |
| JP6117010B2 (ja) | 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法 | |
| JP4743989B2 (ja) | 半導体素子およびその製造方法ならびに半導体基板の製造方法 | |
| CN111370542B (zh) | 一种半导体结构及其制作方法 | |
| JP2009212139A (ja) | ＺｎＯ系半導体素子 | |
| JP5392885B2 (ja) | ＺｎＯ系半導体素子 | |
| JP2019165156A (ja) | 半導体発光素子およびその製造方法 | |
| JP7089176B2 (ja) | 窒化アルミニウム膜の形成方法 | |
| KR101379341B1 (ko) | 마스크 패턴을 삽입한 고품질 반도체 소자용 기판의 제조 방법 | |
| CN112993099B (zh) | 一种具有保护层led芯片的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 510651 No. 363, Changxin Road, Guangzhou, Guangdong, Tianhe District Patentee after: Institute of semiconductors, Guangdong Academy of Sciences Address before: 510000 363 Changxin Road, Tianhe District, Guangzhou, Guangdong. Patentee before: GUANGDONG INSTITUTE OF SEMICONDUCTOR INDUSTRIAL TECHNOLOGY |