CN111370420A - Sonos存储器件的制备方法及sonos存储器件 - Google Patents

Sonos存储器件的制备方法及sonos存储器件 Download PDF

Info

Publication number
CN111370420A
CN111370420A CN202010190046.XA CN202010190046A CN111370420A CN 111370420 A CN111370420 A CN 111370420A CN 202010190046 A CN202010190046 A CN 202010190046A CN 111370420 A CN111370420 A CN 111370420A
Authority
CN
China
Prior art keywords
layer
oxide layer
hard mask
polysilicon layer
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010190046.XA
Other languages
English (en)
Other versions
CN111370420B (zh
Inventor
王宁
张可钢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202010190046.XA priority Critical patent/CN111370420B/zh
Publication of CN111370420A publication Critical patent/CN111370420A/zh
Application granted granted Critical
Publication of CN111370420B publication Critical patent/CN111370420B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请公开了一种SONOS存储器件的制备方法及SONOS存储器件，属于集成电路制造技术领域。通过本申请提供的制备方法制备得到的SONOS存储器件，由于两个相对设置的L型ONO层共用位线，且位于外侧的选择管栅靠近SONOS存储器件的源端，因此该SONOS存储器件可以使用源端热载流子注入进行写入，相对于相关技术中提供的SONOS存储器件采用FN隧穿方式进行写入具有更低的操作电压，从而提高了器件的可靠性。

Description

SONOS存储器件的制备方法及SONOS存储器件
技术领域
本申请涉及半导体集成电路制造技术领域，具体涉及一种硅-氧化物-氮化物-氧化物-硅(Silicon-Oxide-Nitride-Oxide-Silicon，SONOS)存储器件的制备方法及SONOS存储器件。
背景技术
非易失性存储器作为计算机中必不可少的存储设备，对所处理的信息起着重要的存储功能。在非易失性存储器中，SONOS存储器具有单元尺寸小、存储保持性好、操作电压低以及与互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)制造工艺兼容等特性。
参考图1，其示出了相关技术提供的SONOS存储器件的晶圆的剖面示意图，如图1所示，晶圆的P(Positive)型衬底110上包括SONOS器件区域101和逻辑器件区域102，SONOS器件区域101上形成有选择管栅120和存储管栅131，选择管栅120之间形成有多晶硅层140，其用于引出选择管的源端，选择管栅120和衬底110之间形成有选择管栅氧化层121，选择管栅120和多晶硅层140之间形成有第一侧墙122，选择管栅120上形成有选择管顶端氧化层123，存储管栅131的底部和内侧壁形成有氧化物-氮化物-氧化物(Oxide-Nitride-Oxide，ONO)层150，存储管栅131的外侧壁从内至外依次形成有侧面氧化层1311和第二侧墙1312；逻辑器件区域102形成CMOS管多晶硅栅132，CMOS管多晶硅栅132和衬底110之间形成有CMOS栅氧化层160。
相关技术中提供的SONOS存储器件在写入时的操作电压较高。
发明内容
本申请提供了一种SONOS存储器件的制备方法及SONOS存储器件，可以解决相关技术中提供的SONOS存储器件的在写入时操作电压较高的问题。
一方面，本申请实施例提供了一种SONOS存储器件的制备方法，包括：
提供一衬底，所述衬底上依次形成有衬垫氧化层和硬掩模层；
对所述硬掩模层进行刻蚀，使目标区域的衬垫氧化层暴露，形成硬掩模结构；
去除暴露的衬垫氧化层，在所述衬底和所述硬掩模结构表面形成ONO层；
在所述ONO层表面依次形成第一多晶硅层和第一层间氧化层；
对所述第一层间氧化层进行刻蚀，去除所述硬掩模结构上方以及所述硬掩模结构之间的第一层间氧化层；
对所述第一多晶硅层进行刻蚀，去除所述硬掩模结构上方以及所述硬掩模结构之间的第一多晶硅层，剩余的第一多晶硅层形成所述SONOS存储器件的存储管栅，所述存储管栅的截面为L形，所述存储管栅的顶端低于所述第一层间氧化层的顶端，；
在所述ONO层、所述第一层间氧化层和所述第一多晶硅层上形成第二层间氧化层；
刻蚀去除所述硬掩模结构上方以及所述硬掩模结构之间的第二层间氧化层；
刻蚀去除暴露的ONO层，所述暴露的ONO层包括所述硬掩模结构上方及所述硬掩模结构之间的ONO层；
在所述硬掩模结构上和所述硬掩模结构之间形成第二多晶硅层；
去除所述硬掩模结构上方的第二多晶硅层，剩余的第二多晶硅层形成所述SONOS存储器件的位线；
在所述硬掩模结构上和所述硬掩模结构之间形成顶部氧化层；
去除所述硬掩模结构上的顶部氧化层；
去除所述硬掩模结构和所述衬垫氧化层，剩余的ONO层的截面为L形；
在所述衬底上、所述ONO层的外侧壁和所述顶部氧化层上形成选择管氧化层；
在所述选择管氧化层表面形成第三多晶硅层；
对所述第三多晶硅层进行刻蚀，去除所述选择管氧化层和所述衬底上方的第三多晶硅层，剩余的第三多晶硅层形成所述SONOS存储器件的选择管栅；
刻蚀去除暴露的选择管氧化层，所述暴露的选择管氧化层包括所述顶部氧化层上方的和衬底上的选择管氧化层，形成SONOS存储器件。
可选的，所述硬掩模层的厚度为
Figure BDA0002415544090000021
至3500埃。
可选的，所述对所述硬掩模层进行刻蚀后，进行第一次离子注入，所述第一次离子注入的离子包括砷(As)离子。
可选的，所述在所述ONO层表面依次形成第一多晶硅层和第一层间氧化层之后，所述第一多晶硅层的厚度为300埃至500埃，所述第一层间氧化层的厚度为500埃至700埃。
可选的，所述在所述ONO层表面依次形成第一多晶硅层之后，还包括：
进行第二次离子注入，所述第二次离子注入的离子的包括砷离子。
可选的，所述对所述第一多晶硅层进行刻蚀，去除所述硬掩模结构上方以及所述硬掩模结构之间的第一多晶硅层之后，所述存储管栅的顶端与所述第一层间氧化层的顶端的高度差值的取值范围为100埃至300埃。
可选的，所述在所述ONO层、所述第一层间氧化层和所述第一多晶硅层上形成第二层间氧化层之后，所述第二层间氧化层的厚度为500埃至700埃。
可选的，所述在所述硬掩模结构上和所述硬掩模结构之间形成第二多晶硅层之后，所述第二多晶硅层的厚度为2000埃至3000埃。
可选的，所述去除所述硬掩模结构上方的第二多晶硅层，包括：
通过化学机械研磨(Chemical Mechanical Polishing，CMP)工艺平坦化所述硬掩模结构上方的第二多晶硅层，对所述第二多晶硅层进行刻蚀，去除所述硬掩模结构上方的第二多晶硅层。
可选的，所述对所述第二多晶硅层进行刻蚀的厚度为200埃至400埃。
可选的，所述通过CMP工艺平坦化所述硬掩模结构上方的第二多晶硅层，对所述第二多晶硅层进行刻蚀，去除所述硬掩模结构上方的第二多晶硅层后，进行第三次离子注入，所述第三次离子注入的离子包括砷离子。
可选的，所述在所述硬掩模结构上和所述硬掩模结构之间形成顶部氧化层之后，所述顶部氧化层的厚度为500埃至1500埃。
可选的，所述去除所述硬掩模结构上的顶部氧化层，包括：
通过CMP工艺去除所述硬掩模结构上的顶部氧化层。
可选的，所述在所述衬底上、所述ONO层的外侧壁和所述顶部氧化层上形成选择管氧化层之后，所述选择管氧化层的厚度为70埃至110埃。
可选的，所述在所述选择管氧化层表面形成第三多晶硅层之后，所述第三多晶硅层的厚度为1100埃至1500埃。
可选的，所述对所述第三多晶硅层进行刻蚀，去除所述选择管氧化层和所述衬底上方的第三多晶硅层之后，还包括：
进行第四次离子注入，所述第四次离子注入为轻掺杂漏端(Lightly DopedDrain，LDD)注入，所述LDD注入的离子包括砷离子，和/或，硼(B)离子。
可选的，所述刻蚀去除所述衬底上的选择管氧化层之后，还包括：
在所述衬底和所述SONOS存储器件表面形成逻辑氧化层；
在所述逻辑氧化层上形成第四多晶硅层；
对所述第四多晶硅层进行刻蚀，形成逻辑器件的栅极，去除每个结构上方和所述每个结构之间的第四多晶硅层；
在所述SONOS存储器件和所述逻辑器件的栅极周侧生长侧墙，去除衬底上的逻辑氧化层，形成逻辑器件。
可选的，所述在所述衬底和所述SONOS存储器件表面形成逻辑氧化层之后，所述逻辑氧化层的厚度为80埃至150埃。
可选的，所述在所述逻辑氧化层上形成第四多晶硅层之后，所述第四多晶硅层的厚度为1500埃至2500埃。
可选的，所述在所述SONOS存储器件和所述逻辑器件的栅极周侧生长侧墙，去除衬底上的逻辑氧化层，包括：
在所述逻辑氧化层和所述逻辑器件的栅极表面形成介质层；
进行刻蚀，去除所述每个结构上方的介质层，去除所述每个结构之间的介质层和逻辑氧化层，使所述位线暴露，剩余的介质层形成侧墙。
另一方面，本申请提供了一种SONOS器件，包括：
衬底，所述衬底上形成有相对设置的截面为L形的ONO层、选择管氧化层和位线，所述选择管氧化层设置于相对设置的ONO层的两侧，所述位线设置于所述相对设置的ONO层之间；
截面为L形的存储管栅，每个存储管栅设置于每个ONO层的内侧，所述存储管栅和所述位线之间形成有层间氧化层，所述层间氧化层的截面为L形；
选择管栅，所述选择管栅形成于所述选择管氧化层的内表面，所述选择管栅的外周侧形成有逻辑氧化层，所述逻辑氧化层的外周侧形成有侧墙。
本申请技术方案，至少包括如下优点：
本申请实施例中制备得到的SONOS存储器件，由于两个相对设置的L型ONO层共用位线，且位于外侧的选择管栅靠近SONOS存储器件的源端，因此该SONOS存储器件可以使用源端热载流子注入(Source Side Injection，SSI)进行写入，相对于相关技术中提供的SONOS存储器件采用FN(Fowler Nordheim Tunneling)隧穿方式进行写入具有更低的操作电压，从而提高了器件的可靠性；同时，通过上述方法制备得到的SONOS存储器件的存储管由存储管栅和层间氧化层通过自对准刻蚀形成，存储管的关键尺寸等于存储管栅和层间氧化层的厚度，因此能够更好地控制存储管栅的高度，提高了器件的制造的稳定性。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是相关技术提供的SONOS存储器件的晶圆的剖面示意图；
图2是本申请一个示例性实施例提供的SONOS存储器件的制备方法的流程图；
图3至图20是本申请一个示例性实施例提供的SONOS存储器件的制备流程的示意图；
图21是本申请一个示例性实施例提供的在SONOS存储器件的晶圆上制备逻辑器件的方法的流程图；
图22至图26是本申请一个示例性实施例提供的在SONOS存储器件的晶圆上制备逻辑器件的流程图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
参考图2，其示出了本申请一个示例性实施例提供的SONOS存储器件的制备方法，该方法包括：
步骤201，提供一衬底，该衬底上依次形成有衬垫(Pad)氧化层和硬掩模层。
参考图3，其示出了在衬底301上形成衬垫氧化层302和硬掩模层303的剖面示意图。可选的，硬掩模层303的构成材料包括硅氮化物(例如氮化硅Si3N4)；可选的，硬掩模层303的厚度为2500埃至3500埃(例如，可以是3000埃)。
步骤202，对硬掩模层进行刻蚀，使目标区域的衬垫氧化层暴露，形成硬掩模结构。
参考图4，其示出了对硬掩模层303进行刻蚀后的剖面示意图。如图4所示，对目标区域的硬掩模层303进行刻蚀后，使目标区域的衬垫氧化层302暴露，剩余的硬掩模层303构成硬掩模结构(如图4中的虚线所示)。
可选的，在步骤202中，对硬掩模层303进行刻蚀后，进行第一次离子注入，第一次离子注入的离子包括砷离子；可选的，第一次离子注入的能量的取值范围为20千电子伏特(KeV)至30千电子伏特(例如，可以是25千电子伏特)；可选的，第一次离子注入中砷离子的剂量的取值范围为1×1014每平方厘米(cm-2)至5×1014每平方厘米(例如，可以是4×1014每平方厘米)。
步骤203，去除暴露的衬垫氧化层，在衬底和硬掩模结构表面形成ONO层。
参考图5，其示出了去除暴露的衬垫氧化层302后，在衬底301和硬掩模结构表面形成ONO层304的剖面示意图。
步骤204，在ONO层表面依次形成第一多晶硅层和第一层间氧化层。
参考图6，其示出了在ONO层304上形成的第一多晶硅层305和第一层间氧化层306的剖面示意图。可选的，在完成步骤204之后，第一多晶硅层305的厚度可以是300埃至500埃(例如，可以是400埃)，第一层间氧化层306的厚度可以是500埃至700埃(例如，可以是600埃)。
可选的，步骤204中，在ONO层304表面依次形成第一多晶硅层305之后，进行第二次离子注入，第二次离子注入的离子的包括砷离子；可选的，第二次离子注入的能量的取值范围为30千电子伏特至40千电子伏特(例如，可以是35千电子伏特)；可选的，第二次离子注入中砷离子的剂量的取值范围为3×1015每平方厘米至7×1015每平方厘米(例如，可以是5×1015每平方厘米)。
步骤205，对第一层间氧化层进行刻蚀，去除硬掩模结构上方以及硬掩模结构之间的第一层间氧化层。
参考图7，其示出了对第一层间氧化层306进行刻蚀后的剖面示意图。如图7所示，通过刻蚀后，硬掩模结构上方和硬掩模结构之间的第一层间氧化层被去除。
步骤206，对第一多晶硅层进行刻蚀，去除硬掩模结构上方以及硬掩模结构之间的第一多晶硅层，剩余的第一多晶硅层形成SONOS存储器件的存储管栅，存储管栅的截面为L形，储管栅的顶端低于第一层间氧化层的顶端。
参考图8，其示出了对第一多晶硅层305进行刻蚀之后的剖面示意图。如图8所示，刻蚀完成后，剩余的第一多晶硅层305形成存储管栅(如图8中虚线所示)，其截面为L形，存储管栅305的顶端低于第一层间氧化层306的顶端。存储管栅305的顶端与第一层间氧化层306的顶端的高度差值的取值范围为100埃至300埃(例如，可以是200埃)。
步骤207，在ONO层、第一层间氧化层和第一多晶硅层上形成第二层间氧化层。
参考图9，其示出了形成第二层间氧化层307的剖面示意图。可选的，第二层间氧化层307的厚度为500埃至700埃(例如，可以是600埃)。
步骤208，刻蚀去除硬掩模结构上方以硬掩模结构之间的第二层间氧化层。
参考图10，其示出了对第二层间氧化层307进行刻蚀后的剖面示意图。如图10所示，硬掩模结构上的第二层间氧化层，以及硬掩模结构之间的第二层间氧化层307被刻蚀去除，衬底301上方的衬垫氧化层302暴露。
步骤209，刻蚀去除暴露的ONO层，该暴露的ONO层包括硬掩模结构上方及硬掩模结构之间的ONO层。
参考图11，其示出了刻蚀去除暴露的ONO层304的剖面示意图。如图11所示，刻蚀去除硬掩模结构之间的ONO层304后，衬底301暴露。
步骤210，在硬掩模结构上和硬掩模结构之间形成第二多晶硅层。
参考图12，其示出了在硬掩模结构上和硬掩模结构之间形成第二多晶硅层308的剖面示意图。可选的，形成的第二多晶硅层的厚度为2000埃至3000埃(例如，可以是2500埃)。
步骤211，去除硬掩模结构上方的第二多晶硅层，剩余的第二多晶硅层形成SONOS存储器件的位线。
参考图13，其示出了去除硬掩模结构上方的第二多晶硅层308的剖面示意图。如图13所示，剩余的第二多晶硅层308形成SONOS存储器件的位线(如图13中虚线所示)。
示例性的，步骤211中，可通过CMP工艺平坦化硬掩模结构上方的第二多晶硅层308后，对第二多晶硅层308进行刻蚀，去除硬掩模结构上方的第二多晶硅层308。可选的，对第二多晶硅层308进行刻蚀的厚度为200埃至400埃(例如，可以是300埃)。
可选的，步骤211中，在对第二多晶硅层308进行刻蚀后，进行第三次离子注入，第三次离子注入的离子包括砷离子；可选的，第三次离子注入的能量的取值范围为20千电子伏特至30千电子伏特(例如，可以是35千电子伏特)；可选的，第三次离子注入中砷离子的剂量的取值范围为3×1015每平方厘米至7×1015每平方厘米(例如，可以是5×1015每平方厘米)。
步骤212，在硬掩模结构上和硬掩模结构之间形成顶部氧化层。
参考图14，其示出了在硬掩模结构上和硬掩模结构之间形成顶部氧化层309的剖面示意图。如图14所示，形成的顶部氧化层309的厚度为500埃至1500埃(例如，可以是1000埃)。
步骤213，去除硬掩模结构上的顶部氧化层。
参考图15，其示出了对硬掩模结构上的顶部氧化层309进行去除后的剖面示意图。如图15所示，可通过CMP工艺去除硬掩模结构上的顶部氧化层309。
步骤214，去除硬掩模结构和衬垫氧化层，剩余的ONO层的截面为L形。
参考图16，其示出了对硬掩模结构和衬垫氧化层302进行去除后的剖面示意图。如图16所示，剩余的ONO层304的截面为L形。
步骤215，在衬底上、ONO层的外侧壁和顶部氧化层上形成选择管氧化层。
参考图17，其示出了在衬底301上、ONO层304的外侧壁和顶部氧化层309上形成选择管氧化层310的剖面示意图。示例性的，如图17所示，形成的选择管氧化层310的厚度为70埃至110埃(例如，可以是90埃)。
步骤216，在选择管氧化层表面形成第三多晶硅层。
参考图18，其示出了在选择管氧化层310表面形成第三多晶硅层311的剖面示意图。示例性的，如图18所示，第三多晶硅层311的厚度为1100埃至1500埃(例如，可以是1300埃)。
步骤217，对第三多晶硅层进行刻蚀，去除选择管氧化层和衬底上方的第三多晶硅层，剩余的第三多晶硅层形成SONOS存储器件的选择管栅。
参考图19，其示出了对第三多晶硅层311进行刻蚀后的剖面示意图。如图19所示，选择管氧化层310和衬底301上方的第三多晶硅层311被刻蚀去除，剩余的第三多晶硅层311形成SONOS存储器件的选择管栅。
可选的，步骤217中，对第三多晶硅层311进行刻蚀，去除选择管氧化层310和衬底301上方的第三多晶硅层311之后，还包括：进行第四次离子注入，第四次离子注入为LDD注入，LDD注入的离子包括砷离子，和/或，硼离子。
可选的，砷离子注入的能量的取值范围为5千电子伏特至15千电子伏特(例如，可以是10千电子伏特)；可选的，第四次离子注入中砷离子的剂量的取值范围为0.5×1014每平方厘米至1.5×1014每平方厘米(例如，可以是1×1014每平方厘米)。
可选的，硼离子注入的能量的取值范围为5千电子伏特至15千电子伏特(例如，可以是10千电子伏特)；可选的，第四次离子注入中硼离子的剂量的取值范围为0.5×1013每平方厘米至1.5×1013每平方厘米(例如，可以是1×1013每平方厘米)。
步骤218，刻蚀去除暴露的的选择管氧化层，包括顶部氧化层上方的和衬底上的选择管氧化层，形成SONOS存储器件。
参考图20，其示出了刻蚀去除暴露的选择管氧化层310后的剖面示意图。示例性的，如图20所示，该步骤为不使用掩模板的普遍刻蚀，将整个晶圆上暴露的选择管氧化层310刻蚀去除，剩余的结构形成SONOS存储器件(如图20中的虚线所示)。
综上所述，本申请实施例中，通过上述方法制备得到的SONOS存储器件，由于两个相对设置的L型ONO层共用位线，且位于外侧的选择管栅靠近SONOS存储器件的源端，因此该SONOS存储器件可以使用源端热载流子注入进行写入，相对于相关技术中提供的SONOS存储器件采用FN隧穿方式进行写入具有更低的操作电压，从而提高了器件的可靠性；同时，通过上述方法制备得到的SONOS存储器件的存储管由存储管栅和层间氧化层通过自对准刻蚀形成，存储管的关键尺寸等于存储管栅和层间氧化层的厚度，因此能够更好地控制存储管栅的高度，提高了器件的制造的稳定性。
参考图21，其示出了本申请一个示例性实施例提供的在SONOS存储器件的晶圆上制备逻辑器件的方法的流程图，该方法可以是图2实施例中步骤218之后的方法，该方法包括：
步骤219，在衬底和SONOS存储器件表面形成逻辑氧化层。
参考图22，其示出了在衬底301和SONOS存储器件表面形成逻辑氧化层312的剖面示意图。如图22所示，形成的逻辑氧化层312的厚度为80埃至150埃(例如，可以是110埃)。
步骤220，在逻辑氧化层上形成第四多晶硅层。
参考图23，其示出了在逻辑氧化层312上形成第四多晶硅层313的剖面示意图。如图23所示，形成的第四多晶硅层313的厚度为1500埃至2500埃(例如，可以是2000埃)。
步骤221，对第四多晶硅层进行刻蚀，去除每个结构上方和每个结构之间的第四多晶硅层。
参考图24和图25，其示出了对第四多晶硅层313进行刻蚀后的剖面示意图。如图25和图26所示，通过两阶段的刻蚀，剩余的第四多晶硅层313形成逻辑器件的栅极，去除每个结构(SONOS存储器件和未成型的逻辑器件)上方和每个结构之间的第四多晶硅层313。
步骤222，在SONOS存储器件和逻辑器件的栅极周侧生长侧墙，去除衬底上的逻辑氧化层，形成逻辑器件。
参考图26，其示出了在去除衬底301上的逻辑氧化层312，在SONOS存储器件和逻辑器件的栅极313的周侧生长侧墙314的剖面示意图。示例性的，如图26所示，在SONOS存储器件和逻辑器件的栅极313周侧生长侧墙，去除衬底301上的逻辑氧化层312，包括但不限于：在SONOS存储器件和逻辑器件的栅极313表面形成介质层(图26中未示出)；进行刻蚀，去除每个结构上方的介质层，去除每个结构之间的介质层和逻辑氧化层，使位线308暴露，剩余的介质层形成侧墙314。可选的，该介质层的构成材料包括硅氧化物(例如二氧化硅SiO2)。
参考图26，其示出了本申请一个示例性实施例提供的SONOS存储器件的剖面示意图，该SONOS存储器件可通过上述制备方法进行制造，该器件包括：
衬底301，衬底301上形成有相对设置的截面为L形的ONO层304、选择管氧化层310和位线308，选择管氧化层310设置于相对设置的ONO层304的两侧，位线308设置于相对设置的ONO层304之间。
截面为L形的存储管栅305，每个存储管栅305设置于每个ONO层304的内侧，存储管栅305和位线308之间形成有层间氧化层(第一层间氧化层306和第二层间氧化层307)，存储管栅305周侧的层间氧化层的截面为L形。
选择管栅311，选择管栅311形成于选择管氧化层310的内表面，选择管栅311的外周侧形成有逻辑氧化层312，逻辑氧化层312的外周侧形成有侧墙314。
需要说明的是，本申请实施例中涉及的氧化层的构成材料包括硅氧化物，例如二氧化硅(SiO2)。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (21)

1.一种SONOS存储器件的制备方法，其特征在于，包括：
提供一衬底，所述衬底上依次形成有衬垫氧化层和硬掩模层；
对所述硬掩模层进行刻蚀，使目标区域的衬垫氧化层暴露，形成硬掩模结构；
去除暴露的衬垫氧化层，在所述衬底和所述硬掩模结构表面形成ONO层；
在所述ONO层表面依次形成第一多晶硅层和第一层间氧化层；
对所述第一层间氧化层进行刻蚀，去除所述硬掩模结构上方以及所述硬掩模结构之间的第一层间氧化层；
对所述第一多晶硅层进行刻蚀，去除所述硬掩模结构上方以及所述硬掩模结构之间的第一多晶硅层，剩余的第一多晶硅层形成所述SONOS存储器件的存储管栅，所述存储管栅的截面为L形，所述存储管栅的顶端低于所述第一层间氧化层的顶端，；
在所述ONO层、所述第一层间氧化层和所述第一多晶硅层上形成第二层间氧化层；
刻蚀去除所述硬掩模结构上方以及所述硬掩模结构之间的第二层间氧化层；
刻蚀去除暴露的ONO层，所述暴露的ONO层包括所述硬掩模结构上方及所述硬掩模结构之间的ONO层；
在所述硬掩模结构上和所述硬掩模结构之间形成第二多晶硅层；
去除所述硬掩模结构上方的第二多晶硅层，剩余的第二多晶硅层形成所述SONOS存储器件的位线；
在所述硬掩模结构上和所述硬掩模结构之间形成顶部氧化层；
去除所述硬掩模结构上的顶部氧化层；
去除所述硬掩模结构和所述衬垫氧化层，剩余的ONO层的截面为L形；
在所述衬底上、所述ONO层的外侧壁和所述顶部氧化层上形成选择管氧化层；
在所述选择管氧化层表面形成第三多晶硅层；
对所述第三多晶硅层进行刻蚀，去除所述选择管氧化层和所述衬底上方的第三多晶硅层，剩余的第三多晶硅层形成所述SONOS存储器件的选择管栅；
刻蚀去除暴露的选择管氧化层，所述暴露的选择管氧化层包括所述顶部氧化层上方的和衬底上的选择管氧化层，形成SONOS存储器件。
2.根据权利要求1所述的方法，其特征在于，所述硬掩模层的厚度为2500埃至3500埃。
3.根据权利要求2所述的方法，其特征在于，所述对所述硬掩模层进行刻蚀后，进行第一次离子注入，所述第一次离子注入的离子包括砷离子。
4.根据权利要求1所述的方法，其特征在于，所述在所述ONO层表面依次形成第一多晶硅层和第一层间氧化层之后，所述第一多晶硅层的厚度为300埃至500埃，所述第一层间氧化层的厚度为500埃至700埃。
5.根据权利要求4所述的方法，其特征在于，所述在所述ONO层表面依次形成第一多晶硅层之后，还包括：
进行第二次离子注入，所述第二次离子注入的离子的包括砷离子。
6.根据权利要求1所述的方法，其特征在于，所述对所述第一多晶硅层进行刻蚀，去除所述硬掩模结构上方以及所述硬掩模结构之间的第一多晶硅层之后，所述存储管栅的顶端与所述第一层间氧化层的顶端的高度差值的取值范围为100埃至300埃。
7.根据权利要求1所述的方法，其特征在于，所述在所述ONO层、所述第一层间氧化层和所述第一多晶硅层上形成第二层间氧化层之后，所述第二层间氧化层的厚度为500埃至700埃。
8.根据权利要求1所述的方法，其特征在于，所述在所述硬掩模结构上和所述硬掩模结构之间形成第二多晶硅层之后，所述第二多晶硅层的厚度为2000埃至3000埃。
9.根据权利要求8所述的方法，其特征在于，所述去除所述硬掩模结构上方的第二多晶硅层，包括：
通过CMP工艺平坦化所述硬掩模结构上方的第二多晶硅层，对所述第二多晶硅层进行刻蚀，去除所述硬掩模结构上方的第二多晶硅层。
10.根据权利要求9所述的方法，其特征在于，所述对所述第二多晶硅层进行刻蚀的厚度为200埃至400埃。
11.根据权利要求10所述的方法，其特征在于，所述通过CMP工艺平坦化所述硬掩模结构上方的第二多晶硅层，对所述第二多晶硅层进行刻蚀，去除所述硬掩模结构上方的第二多晶硅层后，进行第三次离子注入，所述第三次离子注入的离子包括砷离子。
12.根据权利要求1所述的方法，其特征在于，所述在所述硬掩模结构上和所述硬掩模结构之间形成顶部氧化层之后，所述顶部氧化层的厚度为500埃至1500埃。
13.根据权利要求1所述的方法，其特征在于，所述去除所述硬掩模结构上的顶部氧化层，包括：
通过CMP工艺去除所述硬掩模结构上的顶部氧化层。
14.根据权利要求1所述的方法，其特征在于，所述在所述衬底上、所述ONO层的外侧壁和所述顶部氧化层上形成选择管氧化层之后，所述选择管氧化层的厚度为70埃至110埃。
15.根据权利要求1所述的方法，其特征在于，所述在所述选择管氧化层表面形成第三多晶硅层之后，所述第三多晶硅层的厚度为1100埃至1500埃。
16.根据权利要求1所述的方法，其特征在于，所述对所述第三多晶硅层进行刻蚀，去除所述选择管氧化层和所述衬底上方的第三多晶硅层之后，还包括：
进行第四次离子注入，所述第四次离子注入为LDD注入，所述LDD注入的离子包括砷离子，和/或，硼离子。
17.根据权利要求1至16任一所述的方法，其特征在于，所述刻蚀去除所述衬底上的选择管氧化层之后，还包括：
在所述衬底和所述SONOS存储器件表面形成逻辑氧化层；
在所述逻辑氧化层上形成第四多晶硅层；
对所述第四多晶硅层进行刻蚀，形成逻辑器件的栅极，去除每个结构上方和所述每个结构之间的第四多晶硅层；
在所述SONOS存储器件和所述逻辑器件的栅极周侧生长侧墙，去除衬底上的逻辑氧化层，形成逻辑器件。
18.根据权利要求17所述的方法，其特征在于，所述在所述衬底和所述SONOS存储器件表面形成逻辑氧化层之后，所述逻辑氧化层的厚度为80埃至150埃。
19.根据权利要求17所述的方法，其特征在于，所述在所述逻辑氧化层上形成第四多晶硅层之后，所述第四多晶硅层的厚度为1500埃至2500埃。
20.根据权利要求17所述的方法，其特征在于，所述在所述SONOS存储器件和所述逻辑器件的栅极周侧生长侧墙，去除衬底上的逻辑氧化层，包括：
在所述逻辑氧化层和所述逻辑器件的栅极表面形成介质层；
进行刻蚀，去除所述每个结构上方的介质层，去除所述每个结构之间的介质层和逻辑氧化层，使所述位线暴露，剩余的介质层形成侧墙。
21.一种SONOS器件，其特征在于，包括：
衬底，所述衬底上形成有相对设置的截面为L形的ONO层、选择管氧化层和位线，所述选择管氧化层设置于相对设置的ONO层的两侧，所述位线设置于所述相对设置的ONO层之间；
截面为L形的存储管栅，每个存储管栅设置于每个ONO层的内侧，所述存储管栅和所述位线之间形成有层间氧化层，所述层间氧化层的截面为L形；
选择管栅，所述选择管栅形成于所述选择管氧化层的内表面，所述选择管栅的外周侧形成有逻辑氧化层，所述逻辑氧化层的外周侧形成有侧墙。
CN202010190046.XA 2020-03-18 2020-03-18 Sonos存储器件的制备方法及sonos存储器件 Active CN111370420B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010190046.XA CN111370420B (zh) 2020-03-18 2020-03-18 Sonos存储器件的制备方法及sonos存储器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010190046.XA CN111370420B (zh) 2020-03-18 2020-03-18 Sonos存储器件的制备方法及sonos存储器件

Publications (2)

Publication Number Publication Date
CN111370420A true CN111370420A (zh) 2020-07-03
CN111370420B CN111370420B (zh) 2023-08-22

Family

ID=71208928

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010190046.XA Active CN111370420B (zh) 2020-03-18 2020-03-18 Sonos存储器件的制备方法及sonos存储器件

Country Status (1)

Country Link
CN (1) CN111370420B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050029574A1 (en) * 2003-08-08 2005-02-10 Hee-Seog Jeon Self-aligned 1 bit local SONOS memory cell and method of fabricating the same
US7259422B1 (en) * 2006-03-13 2007-08-21 Renesas Technology Corp. Nonvolatile semiconductor memory device and its fabrication method
US20070269972A1 (en) * 2006-05-22 2007-11-22 Renesas Technology Corp. Method of manufacturing a semiconductor device
CN102593158A (zh) * 2012-03-09 2012-07-18 上海宏力半导体制造有限公司 闪存单元结构以及闪存装置
CN108666317A (zh) * 2018-05-17 2018-10-16 上海华虹宏力半导体制造有限公司 分栅sonos闪存存储器的制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050029574A1 (en) * 2003-08-08 2005-02-10 Hee-Seog Jeon Self-aligned 1 bit local SONOS memory cell and method of fabricating the same
US7259422B1 (en) * 2006-03-13 2007-08-21 Renesas Technology Corp. Nonvolatile semiconductor memory device and its fabrication method
US20070269972A1 (en) * 2006-05-22 2007-11-22 Renesas Technology Corp. Method of manufacturing a semiconductor device
CN102593158A (zh) * 2012-03-09 2012-07-18 上海宏力半导体制造有限公司 闪存单元结构以及闪存装置
CN108666317A (zh) * 2018-05-17 2018-10-16 上海华虹宏力半导体制造有限公司 分栅sonos闪存存储器的制造方法

Also Published As

Publication number Publication date
CN111370420B (zh) 2023-08-22

Similar Documents

Publication Publication Date Title
US7601588B2 (en) Method of forming a trench isolation layer and method of manufacturing a non-volatile memory device using the same
US7342280B2 (en) Non-volatile memory and method of fabricating the same
US7410869B2 (en) Method of manufacturing a semiconductor device
US7498233B2 (en) Method of forming an insulation layer structure having a concave surface and method of manufacturing a memory device using the same
US7582559B2 (en) Method of manufacturing a semiconductor device having voids in a polysilicon layer
US7199423B2 (en) Non-volatile memory technology compatible with 1T-RAM process
US20060246666A1 (en) Method of fabricating flash memory with u-shape floating gate
JP2004281662A (ja) 半導体記憶装置及びその製造方法
US6770934B1 (en) Flash memory device structure and manufacturing method thereof
US20010031559A1 (en) Semiconductor device and method of manufacturing the same
US20080242044A1 (en) Method for Fabricating Nonvolatile Memory Device
US20080064164A1 (en) Method of manufacturing nonvolatile memory device
JP2006509366A (ja) 浮遊ゲート装置において結合係数が改善された自己整合シャロートレンチ分離
US6501123B2 (en) High gate coupling non-volatile memory structure
US20090072294A1 (en) Method of manufacturing a non-volatile memory device
JP2006253311A (ja) 半導体装置及びその製造方法
US6492227B1 (en) Method for fabricating flash memory device using dual damascene process
US20080044981A1 (en) Trench Isolation Methods, Methods of Forming Gate Structures Using the Trench Isolation Methods and Methods of Fabricating Non-Volatile Memory Devices Using the Trench Isolation Methods
CN111370420B (zh) Sonos存储器件的制备方法及sonos存储器件
CN111403402B (zh) Sonos存储器件的制备方法及sonos存储器件
US8669606B2 (en) Semiconductor device and method for manufacturing thereof
CN110112132B (zh) 分栅式存储器及其制作方法
CN113224066A (zh) 闪存器件结构及其制作方法
US20090020801A1 (en) Two-bit flash memory cell structure and method of making the same
US7842570B2 (en) Semiconductor memory devices and methods of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant