CN111370380A - 一种新型双通路小型化半导体浪涌防护器件及其制造方法 - Google Patents

一种新型双通路小型化半导体浪涌防护器件及其制造方法 Download PDF

Info

Publication number
CN111370380A
CN111370380A CN202010332990.4A CN202010332990A CN111370380A CN 111370380 A CN111370380 A CN 111370380A CN 202010332990 A CN202010332990 A CN 202010332990A CN 111370380 A CN111370380 A CN 111370380A
Authority
CN
China
Prior art keywords
semiconductor chip
metal
copper
electrode
protection device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010332990.4A
Other languages
English (en)
Inventor
张英鹏
苏海伟
魏峰
单少杰
范炜盛
王帅
赵鹏
范婷
郑彩霞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Wei'an Semiconductor Co ltd
Original Assignee
Shanghai Wei'an Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Wei'an Semiconductor Co ltd filed Critical Shanghai Wei'an Semiconductor Co ltd
Priority to CN202010332990.4A priority Critical patent/CN111370380A/zh
Publication of CN111370380A publication Critical patent/CN111370380A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及一种新型双通路小型化半导体浪涌防护器件及其制造方法，新型双通路小型化浪涌防护器件，包括半导体芯片、金属电极和包覆器件的塑封体，其中，在半导体芯片正面有半导体芯片金属焊接区PAD一、二，下方有铜框架基岛；二金属铜电极一、二分别连接在金属焊接区PAD一、二上；在二金属铜电极一、二和铜框架基岛底面分别引出金属引脚。本发明还提供了该器件的制造方法。本发明不但小型化，而且可以单颗器件在应用电路中实现共模和差模防护。具有小型化、生产工艺稳定、高可靠性、生产效率高、美观等优点来满足未来的器件小型化的发展趋势。产品外形及引脚尺寸可根据实际应用电路中PCB版的要求进行调整，更加灵活，适用性更广阔。

Description

一种新型双通路小型化半导体浪涌防护器件及其制造方法
技术领域
本发明属于半导体分立器件领域，具体涉及一种新型双通路小型化半导体浪涌防护器件的技术领域。
背景技术
随着5G时代的到来，未来电子设备会往精密化、集成化方向发展，为适应电子设备小型化、集成化需求，对电子设备中防护器件小型化要求日趋紧迫。
晶闸管浪涌保护器或半导体放电管（Thyristor Surge Suppresser，简称TSS）是一种开关型的过电压保护器件，具有精确导通、快速响应、浪涌吸收能力强、可靠性高等特点；是基于半导体晶闸管开关特性，并联在电路中应用，TSS两端偏压低于击穿电压时呈高阻态，相当于断路；当出现高于击穿电压的过压事件发生时立刻响应，变为低阻态，且电阻极低，相当于短路，过压引起的浪涌会及时通过TSS被转移到地。
瞬态电压抑制器（Transient Voltage Suppressor，简称TVS）是一种普遍使用的过压保护器件，它具有响应快，大通流，体积小，漏电流小，可靠性高等优点，是一种必不可少的保护类器件。
浪涌（Electrical Surge），就是瞬间出现超出稳定值的峰值，它包括浪涌电压和浪涌电流。本质上讲，浪涌是发生在仅仅几百万分之一秒时间内的一种剧烈脉冲。可能引起浪涌的原因有：雷击、电力线搭接、汽车抛负载等等。
共模和差模，应用电路中电压电流的变化通过导线传输时有二种形态，我们将此称作"共模"和"差模"。设备的电源线、电话等的通信线，与其它设备或外围设备相互交换的通讯线路，至少有两根导线，这两根导线作为往返线路输送电力或信号。但在这两根导线之外通常还有第三导体，这就是"地线"。干扰电压和电流分为两种：一种是两根导线分别作为往返线路传输(差模干扰)；另一种是两根导线做去路，地线做返回路传输（共模干扰）。应用电路中可以通过增加浪涌防护器件对电路进行共模和差模防护。
传统的浪涌防护器件是单路器件，共模和差模防护需要多颗器件组合的方式来实现。
发明内容
本发明目的在于：提供一种新型双通路小型化浪涌防护器件，可以单颗器件在应用电路中实现共模和差模防护。
本发明的再一目的在于，提供上述新型双通路小型化浪涌防护器件的制造方法。
本发明目的通过下述方案实现：一种新型双通路小型化浪涌防护器件，包括半导体芯片、金属电极和包覆器件的塑封体，其中，
在半导体芯片正面有半导体芯片金属焊接区PAD一、二，下方有铜框架基岛；
二金属铜电极一、二分别连接在金属焊接区PAD一、二上；
在二金属铜电极一、二和铜框架基岛底面分别引出金属引脚。
本发明不但小型化，而且可以单颗器件在应用电路中实现共模和差模防护。内部的铜框架基岛、金属引脚尺寸和间距可根据芯片版面及外形尺寸要求调整。
在上述方案基础上，在半导体芯片正面通过包括却不限于铜丝键合植球，电镀方式与铜金属电极相连。
本发明提供一种上述新型双通路小型化浪涌防护器件的制造方法，包括下述步骤：
步骤A：将半导体芯片背面和铜框架基岛焊接；
步骤B：在步骤A后，在半导体芯片正面与铜金属电极相连；
步骤C：对步骤B结构使用环氧树脂塑封料进行塑封；
步骤D：对半导体芯片背面的铜框架基岛和正面的铜金属电极进行研磨、电镀、蒸发，进行电极引脚连接，得到新型双通路小型化浪涌防护器件。
其中，步骤A中，焊接方式采用包括却不限于焊料方式焊接。
步骤D中，对半导体芯片背面的铜框架基岛和正面的铜金属电极进行包括却不限于研磨、电镀、蒸发进行电极引脚连接，形成最终成品。
本发明制造方法具有生产工艺稳定、高可靠性、生产效率高、产品美观的特点。
发明内容有益效果：
本发明开发了一种新型双通路小型化半导体浪涌防护器件，与传统的浪涌防护器件是单路器件，共模和差模防护需要多颗器件组合的方式来实现相比较，本发明实现了单颗器件在应用电路中实现共模和差模防护。同时具有小型化、生产工艺稳定、高可靠性、生产效率高、美观等优点来满足未来的器件小型化的发展趋势。产品外形及引脚尺寸可根据实际应用电路中PCB版的要求进行调整，更加灵活，适用性更广阔。内部结构上打破了传统封装定制化框架模式，可以根据芯片版面及外形尺寸要求调整产品内部基岛和引脚尺寸和间距。
附图说明
图1半导体芯片背面和铜框架基岛焊接侧视图；
图2半导体芯片背面和铜框架基岛焊接俯视图；
图3在半导体芯片正面通过铜丝键合植球，电镀方式与铜金属电极相连侧视图；
图4在半导体芯片正面通过铜丝键合植球，电镀方式与铜金属电极相连俯视图；
图5使用环氧树脂塑封料对产品进行塑封侧视图；
图6使用环氧树脂塑封料对产品进行塑封俯视图；
图7对半导体芯片背面的铜框架基岛和正面的铜金属电极进行(包括却不限于)研磨、电镀、蒸发进行电极引脚连接形成最终成品侧视图；
图8在步骤C后，对半导体芯片背面的铜框架基岛和正面的铜金属电极进行(包括却不限于)研磨、电镀、蒸发进行电极引脚连接形成最终成品背面立体示意图；
图中标号说明：
1——半导体芯片； PAD1、2——金属焊接区一、二；
2——塑封体；3——铜框架基岛；
41、42——金属铜电极一、二；
51、52、53——金属引脚一、二、三；
6——铜丝键合植球。
具体实施方式
本发明提供一种新型双通路小型化浪涌防护器件，如图6和图7所示，包括半导体芯片1、金属电极和包覆器件的塑封体2，其中，
在半导体芯片正面有半导体芯片1金属焊接区一、二PAD1、2，下方有铜框架基岛3；
二金属铜电极一、二41、42分别连接在金属焊接区一、二PAD1、2上；
在二金属铜电极一、二41、42和铜框架基岛3底面分别引出金属引脚一、二、三51、52、53。
本实施例中在半导体芯片1正面通过铜丝键合植球6，电镀方式与铜金属电极一、二41、42相连。
本实施例所述产品按下述步骤制备：
步骤A：将半导体芯片背面和铜框架基岛通过(包括却不限于)焊料方式焊接；如下图1侧视图，下图2俯视图所示。
步骤B：在步骤A后，在半导体芯片正面通过(包括却不限于)铜丝键合植球，电镀方式与铜金属电极相连；如下图3侧视图，图4俯视图所示。
步骤C：在步骤B后，对产品进行塑封，使用环氧树脂塑封料；如下图5侧视图，图6俯视图所示。
步骤D：在步骤C后，对半导体芯片背面的铜框架基岛和正面的铜金属电极进行(包括却不限于)研磨、电镀、蒸发进行电极引脚连接；形成最终成品，如下图7，图8。
步骤E：产品测试等步骤。
本实施例可以单颗器件在应用电路中实现共模和差模防护，同时在器件内部结构和外形尺寸上进行了小型化创新，减小了占版面积，同时具有小型化、高可靠性、超薄厚度和工艺稳定等特点。生产效率高、美观，可以满足未来的器件小型化的发展趋势。
本发明解决了单颗器件实现共模和差模防护，同时在器件内部结构和外形尺寸上进行了小型化创新，减小了占版面积，同时具有小型化，高可靠性，超薄厚度，工艺稳定等特点。本发明提供了一种新型双通路半导体浪涌防护器件及其制造方法。
本发明优越性在于：可以单颗器件实现共模和差模防护，
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。本发明虽然已经作为较佳的实施例公布如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明的精神实质和技术方案的情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何修改、等同替换、等效变化及修饰，均仍属于本发明技术方案保护的范围。

Claims (3)

1.一种新型双通路小型化浪涌防护器件，包括半导体芯片、金属电极和包覆器件的塑封体，其特征在于，
在半导体芯片正面有半导体芯片金属焊接区PAD一、二，下方有铜框架基岛；
二金属铜电极一、二分别连接在金属焊接区PAD一、二上；
在二金属铜电极一、二和铜框架基岛底面分别引出金属引脚。
本发明不但小型化，而且可以单颗器件在应用电路中实现共模和差模防护。
2.根据权利要求1所述的新型双通路小型化浪涌防护器件，其特征在于：在半导体芯片正面通过包括却不限于铜丝键合植球，电镀方式与铜金属电极相连。
3.一种根据权利要求1或2所述新型双通路小型化浪涌防护器件的制造方法，其特征在于，包括下述步骤：
步骤A：将半导体芯片背面和铜框架基岛焊接；
步骤B：在步骤A后，在半导体芯片正面与铜金属电极相连；
步骤C：对步骤B结构使用环氧树脂塑封料进行塑封；
步骤D：对半导体芯片背面的铜框架基岛和正面的铜金属电极进行包括研磨、电镀、蒸发工序，进行电极引脚连接，得到新型双通路小型化浪涌防护器件。
CN202010332990.4A 2020-04-24 2020-04-24 一种新型双通路小型化半导体浪涌防护器件及其制造方法 Pending CN111370380A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010332990.4A CN111370380A (zh) 2020-04-24 2020-04-24 一种新型双通路小型化半导体浪涌防护器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010332990.4A CN111370380A (zh) 2020-04-24 2020-04-24 一种新型双通路小型化半导体浪涌防护器件及其制造方法

Publications (1)

Publication Number Publication Date
CN111370380A true CN111370380A (zh) 2020-07-03

Family

ID=71207406

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010332990.4A Pending CN111370380A (zh) 2020-04-24 2020-04-24 一种新型双通路小型化半导体浪涌防护器件及其制造方法

Country Status (1)

Country Link
CN (1) CN111370380A (zh)

Similar Documents

Publication Publication Date Title
US5317107A (en) Shielded stripline configuration semiconductor device and method for making the same
US9633989B2 (en) ESD protection device
EP1675178A2 (en) Connection arrangement for micro lead frame plastic packages
US10707156B2 (en) Electronic device
CN103229293A (zh) 半导体芯片封装、半导体模块及其制造方法
CN215731682U (zh) 一种芯片互连结构
US20220077115A1 (en) Semiconductor device
CN212434609U (zh) 一种新型双通路小型化半导体浪涌防护器件
US8373279B2 (en) Die package
CN111370380A (zh) 一种新型双通路小型化半导体浪涌防护器件及其制造方法
US8981549B2 (en) Multi chip package
US5243496A (en) Molded case integrated circuit with a dynamic impedance reducing device
US20230215821A1 (en) Configurable capacitor
CN212967694U (zh) 一种双芯双通路的半导体浪涌防护器件
CN108461483B (zh) 一种嵌入式电容转接板封装结构及制造方法
CN214043658U (zh) 封装结构
CN212136443U (zh) 双向贴片瞬态电压抑制二极管
CN210778581U (zh) 一种高可靠性的瞬态电压抑制二极管
CN210837753U (zh) 一种高可靠性的瞬态电压抑制二极管阵列
CN211629087U (zh) 多引脚大功率防浪涌器件
CN219106145U (zh) 单片多通道保护设备
CN214203674U (zh) 一种具有四组esd保护通道的集成元器件
CN216563117U (zh) 组件封装结构及具有其的光模块
CN216624273U (zh) 一种三端口低压低容精确对称高浪涌保护器件
US20240113098A1 (en) Low capacitance esd protection devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination