CN1113605A - 制造一种半导体器件的方法 - Google Patents
制造一种半导体器件的方法 Download PDFInfo
- Publication number
- CN1113605A CN1113605A CN 94113356 CN94113356A CN1113605A CN 1113605 A CN1113605 A CN 1113605A CN 94113356 CN94113356 CN 94113356 CN 94113356 A CN94113356 A CN 94113356A CN 1113605 A CN1113605 A CN 1113605A
- Authority
- CN
- China
- Prior art keywords
- photoresist film
- mask
- shading graph
- extending
- phase shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
一种用于制造半导体器件的方法,通过使用第
一、第二掩膜进行两次曝光可以形成希望得到的图
形。这得益于消除了干涉现象,增大了例如存储电极
的电容量。
Description
本发明通常涉及一种用于制造半导体器件的方法,尤其涉及一种采用独立的掩膜来形成矩形感光图形的光刻方法,借此改善感光图形的外形。
通常通过这样的方法形成一个光刻胶膜图形:在一个半导体衬底上的均匀地旋涂一层包含有感光剂和树脂的感光溶液,在一个配备有一个具有遮光图形的掩膜的曝光装置中对涂覆在半导体衬底上的光刻胶膜进行曝光,并且对光刻胶膜进行显影以去除光刻胶膜的曝光了的区域。
这种常用的形成光刻胶膜图形的技术受一些因素的限制,比如曝光装置的精度、波长等等。由于一个半导体器件的设计标准实际上由曝光装置的极限尺寸来决定,采用常用的形成光刻胶膜图形的技术来形成半导体器件的图形非常困难,并且公差变得很小。另外,当一束光通过一个掩膜时,这束光会产生非常强的邻近效应,增加了形成具有与所设计图形同样精确的光刻胶膜图形的难度。
现参照图1更详细地描述这种形成光刻胶膜图形的技术,该图表示一个用于形成比如一个DRAM元件的存储电极的掩膜。如该图所示,该掩膜包括一个透明衬底和以排和列排列成具有X和Y尺寸的遮光图形11。在行中遮光图形11彼此相隔间距为b。另外,在列中遮光图形11彼此相隔间距为
a。
现参照图2,该图表示通过采用图1的掩膜而形成的光刻胶膜图形。把光刻胶膜涂覆在一个半导体衬底20上,通过图1的掩膜用一束光对其进行曝光,再对其进行显影以形成光刻胶膜图形21。如图2所示,作为执行这些制备步骤的结果,光刻胶膜图形21具有椭圆形的平面外表面。光刻胶膜图形21的这样的椭圆形外表面归因于这样的事实,即由于遮光图形的间隔(
a,
b)和尺寸(
X,
Y)小,使得通过图1的掩膜的光束受到衍射和干涉的影响而照明了光刻胶膜图形的边缘部分,这些被照明了的光刻胶膜图形的边缘部分在接下来的显影过程中被去掉。当形成了一个例如DRAM元件的存储电极的图形时,采用这样的光刻胶膜图形21作为掩膜会导致一个比所希望得到的电容器的存储电极小大约10%至20%的表面积。
因此,本发明的一个目的是克服在已有技术中遇到的上述问题,并且提供一种制造半导体器件的方法,该方法能够最大限度减小邻近效应,借此可形成一个优良的光刻胶膜图形的外形。
为了实现此目的,按照本发明这样形成光刻胶膜图形:通过第一掩膜和通过第二掩膜用一束光对一个光刻胶膜进行曝光,并且去除光刻胶膜的曝光了的区域,其中第一掩膜包括多个具有预定的线宽Y并且以预定的间隔a彼此沿宽度方向平行伸展的遮光图形,第二掩膜包括多个具有预定的线宽
X并且以预定的间隔
b彼此沿长度方向平行伸展的遮光图形。
本发明以包括下面步骤的特有方法为特征:在预定要形成图形的层上涂覆光刻胶膜;首先,通过第一掩膜用一束光对光刻胶膜进行曝光,所说的第一掩膜包括一个透明衬底,在该透明衬底上形成有多个相距第一预定间距、彼此沿宽度方向平行的第一延伸的遮光图形(first prolonged light screen pattern);接着,通过第二掩膜用一束光对光刻胶膜进行曝光,所说的第二掩膜包括一个透明衬底,在该透明衬底上形成有多个相距第二预定间距、彼此沿长度方向平行的第二延伸的遮光图形(second prolonged light screen pattern);然后,对两次曝光的光刻胶膜进行显影以形成多个光刻胶膜图形,这些光刻胶膜图形具有第一和第二延伸的遮光图形的线宽尺寸,并且彼此以第一或第二间距隔开。
通过参照附图详细描述本发明的优选实施可以更清楚地了解本发明的上述目的和其它优点,其中:
图1是一个表示一个按照已有技术形成一个电容器的掩膜的示意透视图;
图2是一个表示通过采用图1的掩膜而形成的光刻胶膜图形的示意透视图;
图3A和3B是表示按照本发明的一个实施例的第一和第二掩膜的示意透视图;
图4是一个表示按照本发明通过结合使用图3的第一和第二掩膜而形成的光刻胶膜图形的示意透视图;
图5是一个表示按照本发明另一个实施例的部分涂覆有相移膜的第一掩膜的示意透视图。
参照附图可以最好地理解本发明优选实施例的应用,其中相同和相应的部件分别采用相同的标号。
首先参照图3A和3B,该图表示为了形成对半导体器件有用的图形而进行的掩膜的组合。如图3A所示,第一掩膜100包括一个透明衬底10,在该透明衬底10上形成有多个具有线宽
Y、彼此以预定间隔
a沿宽度方向平行的遮光图形13。图3B表示第二掩膜200,其中在透明衬底10上形成有多个具有线宽
X、彼此以预定间隔
b沿长度方向平行的遮光图形14。
第一掩膜100和第二掩膜200的组合会导致具有与图1相同图形的重迭区域。
现在参照图4,该图表示按照本发明的一个实施例通过组合使用第一和第二掩膜而形成的光刻胶膜图形22。为了形成感光图形22,首先通过第一掩膜用一束光对涂覆在半导体衬底20上的光刻胶膜进行曝光,接着通过第二掩膜进行曝光,然后对曝光的光刻胶膜进行显影。如附图所示,根据本发明所得到的光刻胶膜图形比由虚线所代表的通过采用图1的常规掩膜所形成的光刻胶膜图形更接近所希望得到的图形。
按照本发明,通过采用分别具有沿宽度方向和沿长度方向延伸的感光图形的独立掩膜的组合可以基本上减小由常规掩膜所引起的邻近效应,这样就可以得到所希望得到的光刻胶膜图形。
现在参照图5,该图表示一个根据本发明另一实施例的部分地覆盖第一掩膜的光刻胶膜图形的相移膜15。如该图所示,穿过在光刻胶膜图形13之间的间距a放置相移膜15,该相移膜15沿光刻胶膜图形13延伸并且具有比间距a更宽的线宽。在这方面,每隔一行光刻胶膜图形放置一个相移膜15,以便最大限度地减小由于间距a窄而引起的干涉现象。
同样地,在图2的第二掩膜上沿长度方向形成相移膜。
如前面所描述的那样,由于就目前情况而言可以通过用第一和第二掩膜进行二次曝光来形成所希望得到的图形,借助于消除了干涉现象能够增大例如一个存贮电极的电容量。
另外,应用相移膜作为第一和第二掩膜可以增大对于所希望得到的图形的分辨率,因而按照本发明可以得到更精细的图形。
在阅读了上述公开内容之后,对于本领域普通技术人员来说很容易明白这里所公开的本发明的其它特征、优点和实施例。鉴于此,尽管已经相当详细地描述了本发明的特别实施例,在不脱离所描述的并要求保护的本发明的精髓和范围的前提下可以对这些实施例进行变化和修改。
Claims (4)
1、一种制造半导体器件的方法,包括以下步骤:
在一个预定要形成图形的层上涂覆一层光刻胶膜;
首先通过第一掩膜用一束光对光刻胶膜进行曝光,所说的第一掩膜包括一个透明衬底,在该衬底上形成有多个相距第一预定间距、彼此沿宽度方向平行的第一延伸的遮光图形;
接着通过第二掩膜用一束光对光刻胶膜进行曝光,所说的第二掩膜包括一个透明衬底,在该衬底上形成有多个相距第二预定间距、彼此沿长度方向平行的第二延伸的遮光图形;和
对两次曝光的光刻胶膜进行显影以形成多个光刻胶膜图形,这些光刻胶膜图形具有第一和第二延伸的遮光图形的线宽尺寸,并且彼此以第一或第二间距隔开。
2、一种按照权利要求1的方法,其特征在于:所说的光刻胶膜是一个正光刻胶膜。
3、一种按照权利要求1的方法,其特征在于:
所说的第一掩膜还包括多个相移膜,每个所说的相移膜沿着第一延伸的遮光图形形成,并且穿过第一间距每隔一行第一遮光图形沿宽度方向放置。
4、一种按照权利要求1的方法,其特征在于:
所说的第二掩膜还包括多个相移膜,每个所说的相移膜沿着第二延伸的遮光图形形成,并且穿过第一间距每隔一行第一遮光图形沿长度方向放置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR93-31823 | 1993-12-31 | ||
KR93031823A KR970009975B1 (en) | 1993-12-31 | 1993-12-31 | Patterning method of photoresist for charge storage electrode in the semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1113605A true CN1113605A (zh) | 1995-12-20 |
CN1035643C CN1035643C (zh) | 1997-08-13 |
Family
ID=19374756
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 94113356 Expired - Fee Related CN1035643C (zh) | 1993-12-31 | 1994-12-30 | 一种制造半导体器件的方法 |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR970009975B1 (zh) |
CN (1) | CN1035643C (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101923285A (zh) * | 2009-06-09 | 2010-12-22 | Asml荷兰有限公司 | 光刻方法和布置 |
CN101203807B (zh) * | 2005-06-20 | 2011-09-14 | 东京应化工业株式会社 | 光刻胶膜卷材及其制造方法 |
-
1993
- 1993-12-31 KR KR93031823A patent/KR970009975B1/ko not_active IP Right Cessation
-
1994
- 1994-12-30 CN CN 94113356 patent/CN1035643C/zh not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101203807B (zh) * | 2005-06-20 | 2011-09-14 | 东京应化工业株式会社 | 光刻胶膜卷材及其制造方法 |
CN101923285A (zh) * | 2009-06-09 | 2010-12-22 | Asml荷兰有限公司 | 光刻方法和布置 |
CN101923285B (zh) * | 2009-06-09 | 2013-07-10 | Asml荷兰有限公司 | 光刻方法和布置 |
US8786833B2 (en) | 2009-06-09 | 2014-07-22 | Asml Netherlands B.V. | Lithographic method and arrangement for manufacturing a spacer |
Also Published As
Publication number | Publication date |
---|---|
CN1035643C (zh) | 1997-08-13 |
KR970009975B1 (en) | 1997-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4762396A (en) | Masking method | |
CN1036814C (zh) | 形成半导体器件接触孔的方法 | |
US6664028B2 (en) | Method of forming opening in wafer layer | |
US5902493A (en) | Method for forming micro patterns of semiconductor devices | |
US4021239A (en) | Method of exposing parallel stripe-like areas on photosensitive member | |
CN1035643C (zh) | 一种制造半导体器件的方法 | |
DE4447264B4 (de) | Verfahren zur Herstellung einer Halbton-Phasenverschiebungsmaske | |
DE19548918A1 (de) | Belichtungsmaske für Halbleiterelemente | |
JP3164779B2 (ja) | ホトマスク | |
CN1115417A (zh) | 相移掩模 | |
KR100464740B1 (ko) | 마스터 마스크를 이용하여 레티클에 ic 칩의 패턴을형성하기 위한 노광 방법 | |
US7144690B2 (en) | Photolithographic methods of using a single reticle to form overlapping patterns | |
KR920010354A (ko) | 반도체 패턴의 반복노광에 의한 집적회로 제조방법 | |
KR100295049B1 (ko) | 위상반전마스크제조방법 | |
JP2796068B2 (ja) | 感光膜パターンの形成方法 | |
KR100269327B1 (ko) | 하프톤 위상 반전 마스크 및 그 제조방법 | |
KR19980026623A (ko) | 위상 쉬프트 마스크 및 그 제조방법 | |
US6316340B1 (en) | Photolithographic process for preventing corner rounding | |
JPH0787174B2 (ja) | パタ−ン形成方法 | |
KR19980077753A (ko) | 포토리소그래피 공정에 의한 반도체장치의 패턴형성방법 | |
KR19990015462A (ko) | 2개의 포토마스크를 사용하는 포토리소그래피 공정에의한반도체 장치의 패턴 형성 방법 | |
KR100268425B1 (ko) | 마스크 패턴 레이아웃 구조 | |
JP3120596B2 (ja) | 薄膜磁気ヘッド製造用フォトレジストパターンの形成方法 | |
KR0126636B1 (ko) | 반도체소자의 패턴 형성방법 | |
DE10237344A1 (de) | Verfahren zur Herstellung einer Phasenmaske |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 19970813 Termination date: 20100201 |