CN111352504A - 内存接口时序分析方法及系统 - Google Patents

Abstract

本发明公开了内存接口时序分析方法及系统，属于通信技术领域。本发明内存接口时序分析方法及系统可依据内存接口对应的标准眼高确定步进偏移值；从而根据步进偏移值将第一信号眼图向上、向下平移，将经平移调整后的信号眼图叠加，进而获取重叠区域的第二信号眼图，从而确定内存接口的最佳位置信息，实现自适应不同的眼图，准确获取内存接口的最佳位置信息(最佳设定参数)的目的。

Description

内存接口时序分析方法及系统

技术领域

本发明涉及通信技术领域，尤其涉及一种内存接口时序分析方法及系统。

背景技术

随着时代技术进步，当前微机系统对DDR(Double Data Rate，双倍数 据速率)存储器接口技术的要求也越来越高。DDR存储器接口标准也从初代 DDR逐渐演进，如：DDR2，DDR3，DDR4，DDR5(还有低功耗LP类型) 等。相对于初代的DDR内存颗粒，速率带宽以及能耗标准都有了极大的提 高。为满足高性能的需求，DDR接口对信号眼图的眼宽和眼高质量的要求也 越发严苛。因此，在生成过程中需要对整个DDR存储器接口设计考虑更全 面充分。接口设计中最重要的一个环节就是保证接口的信号余量需求。信号 眼图是衡量高速信号完整性的一个核心指标，通过眼图能够直观地评估接口 的余量特性。

在实际应用中，获取的信号眼图可能非常复杂，例如：眼图塌陷、多眼 或者边缘亚稳态或者梯形，菱形眼等复杂情况。目前的分析方法能够对标准 的眼图进行准确分析获取接口的最佳设定参数，最大化的提高信号余量。但 是，对于复杂的眼图，现有的分析方法很难获取完整眼图及接口的最佳设定 参数。

发明内容

针对现有眼图分析方法无法适应复杂眼图的问题，现提供一种旨在可自 适应不同的眼图，能够准确获取接口的最佳设定参数的内存接口时序分析方 法及系统。

本发明提供了一种内存接口时序分析方法，包括：

获取内存接口的第一信号眼图；

根据所述内存接口对应的标准眼高，确定步进偏移值；

根据所述步进偏移值分别将所述第一信号眼图向上、向下平移，获取经平 移后的两个信号眼图；

将两个信号眼图叠加，获取重叠区域的第二信号眼图；

根据所述第二信号眼图，获取所述内存接口的最佳位置信息。

优选的，获取内存接口的第一信号眼图，包括：

根据所述内存接口的寄存器调节范围，确定扫描高度；

将所述内存接口的信号周期长度作为扫描宽度；

根据所述扫描高度及所述扫描宽度扫描所述内存接口的信号，获取所述第 一信号眼图。

优选的，所述步进偏移值是所述标准眼高的二分之一。

优选的，根据所述步进偏移值分别将所述第一信号眼图向上、向下平移， 获取经平移后的两个信号眼图，包括：

根据所述步进偏移值将所述第一信号眼图向上平移，获取第三信号眼图；

根据所述步进偏移值将所述第一信号眼图向下平移，获取第四信号眼图。

优选的，根据所述第二信号眼图，获取所述内存接口的最佳位置信息，包 括：

对所述第二信号眼图进行分析，获取眼图最宽区域；

将所述眼图最宽区域的中间坐标信息作为所述内存接口的最佳位置信息。

本发明还提供了一种内存接口时序分析系统，包括：

获取单元，用于获取内存接口的第一信号眼图；

确定单元，用于根据所述内存接口对应的标准眼高，确定步进偏移值；

平移单元，用于根据所述步进偏移值分别将所述第一信号眼图向上、向下 平移，获取经平移后的两个信号眼图；

控制单元，用于将两个信号眼图叠加，获取重叠区域的第二信号眼图；

分析单元，用于根据所述第二信号眼图，获取所述内存接口的最佳位置信 息。

优选的，所述获取单元用于根据所述内存接口的寄存器调节范围，确定扫 描高度；所述获取单元还用于将所述内存接口的信号周期长度作为扫描宽度； 所述获取单元还用于根据所述扫描高度及所述扫描宽度扫描所述内存接口的 信号，获取所述第一信号眼图。

优选的，所述步进偏移值是所述标准眼高的二分之一。

优选的，所述平移单元用于根据所述步进偏移值将所述第一信号眼图向上 平移，获取第三信号眼图；所述平移单元还用于根据所述步进偏移值将所述第 一信号眼图向下平移，获取第四信号眼图。

优选的，所述分析单元用于对所述第二信号眼图进行分析，获取眼图最宽 区域；所述分析单元用于还用于将所述眼图最宽区域的中间坐标信息作为所述 内存接口的最佳位置信息。

上述技术方案的有益效果：

本技术方案中，内存接口时序分析方法及系统可依据内存接口对应的标准 眼高确定步进偏移值；从而根据步进偏移值将第一信号眼图向上、向下平移， 将经平移调整后的信号眼图叠加，进而获取重叠区域的第二信号眼图，从而确 定内存接口的最佳位置信息，实现自适应不同的眼图，准确获取内存接口的最 佳位置信息(最佳设定参数)的目的。

附图说明

图1为利用传统方法获取眼图最佳点的示意图；

图2为根据JEDEC的矩形需求获取的眼图最佳点的示意图；

图3为本发明所述的内存接口时序分析方法的一种实施例的流程图；

图4为本发明获取内存接口的第一信号眼图的一种实施例的流程图；

图5a-图5d为对信号眼图进行分析的示意图；

图6为本发明所述的内存接口时序分析系统的一种实施例的模块图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行 清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而 不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作 出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

Data training(数据训练)二维眼图的获取过程为：通过移动接收器的输 入参考电平以及输入输出信号的延时，依据读写判断数据是否正确，从而得 到信号的二维点阵图，基于二维点阵图绘制眼图。

但实际的信号眼图可能非常复杂，例如：眼图塌陷、多眼、边缘亚稳态、 梯形(不规则梯形)及菱形眼等复杂情况。

传统获取眼图的方法为：选取一个原始参考点(通过猜测或者一些理论 计算)，确保此原始参考点在可工作的范围内，然后从该参考点开始往上调 整vref(接收器输入参考电平)；对于每一个vref点，需将数据延时(delay) 往前移动，以获取最小可工作延时点，再从参考点往后增加delay找到最大 可工作延时点，直至扫描到一个可工作的区域眼图。获取眼图中上下最高、 最低点的参考电压vref中间值，获取参考电压vref中间值对应的数据延时左 右边界的中间值，从而获取眼图的最佳点。然而，由于传统获取眼图的方法 处理简单，对实际波形的情况预估不足，因此存在很多缺陷。具体如下：

(1)对信号亚稳态的处理存在先天不足。初始部分需要透过猜测或者计 算获取原始正常工作点，如果原始点不准确会导致初始训练(training)失败；

(2)无法有效对复杂波形处理。在扫描时，当探测到一个初始水平通过 宽度后就会退出当前行的扫描，获取到的眼图和实际波形容易不匹配；例如： 若实际眼图形状存在多眼时，可能无法准确获取到最大眼。

为了克服上述缺陷，可采用对数据加权的方法，具体地，可会对眼高vref 的余量和眼宽delay余量做加权统计，设定不同权重选择最大权重和对应的 二维点做为最终最优值。然而，对数据加权的方法复杂多变，难以自适应各 种不规则形状的眼图，且未全面考虑电子工业协会(JEDEC)对眼高的需求， 从而无法保证获取的最优质值能够最大化的体现信号完整性余量。如图1所 示，图中A,B是利用传统方法获取眼图的方法获取的眼图最佳点。图2中C 是根据JEDEC的矩形需求获取的眼图最佳点，可见在眼图上升沿缓慢时使用 传统简单算法是会明显损失余量的。

本发明为解决现有的方法无法自适应不同形状眼图的缺陷，提出一种可 以适应复杂眼图，能够准确获取最佳设定参数的内存接口时序分析方法及系 统。下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的 限定。参阅图3，其为一符合本发明一优选实施例的内存接口时序分析方法 的流程示意图，从图中可以看出，本实施例中所提供的内存接口时序分析方 法主要包括以下步骤：

S1.获取内存接口的第一信号眼图(参考图5a)；

需要说明的是：内存接口为存储装置的数据接口；所谓的存储装置可以是 动态随机存取存储器，也可以是双倍速率同步动态随机存储器。

在步骤S1中获取内存接口的第一信号眼图的过程为，内存接口的数据信 号达到存储装置的信号。

进一步地，参考图4步骤S1可包括：

S11.根据所述内存接口的寄存器调节范围，确定扫描高度；

在本实施例中，采用固定扫描宽度和扫描高度的形式进行扫描，其中扫描 高度N根据内存接口的寄存器调节范围[a,b]及参考电压调节的单位步进q计算 获得，N＝(b-a)/q。

以内存接口为DDR4的接口为例：根据JEDEC规定DRAM端参考电压 vref调节单位步进为0.65％，相应的寄存器调节范围包括两个区域(区域0和 区域1)，其中，区域0的范围为60％-92.5％；区域1的范围为45％-77.5％； 将两个区域合并，剔除重叠区域内误差小于0.05％的区域，获取寄存器调节范 围为45.05％-92.5％，相应的参考电压vref调节步进总数为N(即扫描高度， 也可理解为扫描的行数为N)。其中，N＝(92.5％-45.05％)/0.65％＝74个步进， 即扫描74行。

S12.将所述内存接口的信号周期长度作为扫描宽度；

在本步骤中，考虑到一般板级走线的特征，数据信号和对应的数据时钟采 样信号走线长度相差有限，因此默认限定数据延时扫描范围为相对采样时钟前 后各半个时钟周期长度(即：信号的1个周期CLK长度)。若有特殊应用场景 时，可以延伸扫描范围。作为举例而非限定，将内存接口的数据延时设定为 1/64CLK长度，理想眼图的眼宽是0.5CLK长度。在本实施例中为了获取完整 的眼图将眼图的宽度设置为1CLK长度，共计64列，由因总行数为74行， 因此扫描范围为，74行64列。

S13.根据所述扫描高度及所述扫描宽度扫描所述内存接口的信号，获取 所述第一信号眼图(参考图5a)，点阵数据结构中白色表示通过(pass)，黑 色表示未通过(fail)。

在步骤S1中，采用固定宽度和高度的形式进行扫描，不用猜测初始工作 点的值，可对内存接口的信号进行全二维扫描，并转换为数字化阵列形式输出， 全整列输出可方便观察多眼以及异形眼情况。将参考电压vref依次从最小范围 调整到最大可调节范围(由扫描最低值调整到扫描最高值)，每次调整到新的 vref值时将数据延时从左边界调整到右边界(信号周期长度)。上述过程仅针 对一个数据接口进行说明，其它数据接口在实际处理时与上述过程相同。

S2.根据所述内存接口对应的标准眼高，确定步进偏移值；

其中，所述步进偏移值是所述标准眼高的二分之一。

具体地，以内存接口为DDR4的接口为例：DDR4接口电压为1.2V，3200 速率眼高最小需求是110mv(实际操作中也可以自定义其它数值)，换算到参 考电压vref步进为110/(1200*0.0065)＝14，即参考电压的标准眼高为14。 步进偏移值为14/2，即步进偏移值为7。

S3.根据所述步进偏移值分别将所述第一信号眼图向上、向下平移，获取 经平移后的两个信号眼图；

具体地，步骤S3可包括：

根据所述步进偏移值将所述第一信号眼图向上平移，获取第三信号眼图 (参考图5b)；根据所述步进偏移值将所述第一信号眼图向下平移，获取第四 信号眼图(参考图5c)。

作为举例而非限定，对于DDR4的接口，将第一信号眼图向上平移7个 步进，等效于信号上浮抖动110mv/2＝55mv；将第一信号眼图向下平移7个步 进，等效于信号下浮抖动55mv。

S4.将两个信号眼图叠加，获取重叠区域的第二信号眼图(参考图5d)， 图中白色区域表示信号的重叠区域；

具体地，步骤S4将所述第三信号眼图与所述第四信号眼图叠加，获取重 叠区域的第二信号眼图。

在本实施例中，将第三信号眼图与所述第四信号眼图进行叠加(相加或相 减)获取具有上下余量共110mv眼高余量的有效眼图区域(第二信号眼图)。

S5.根据所述第二信号眼图，获取所述内存接口的最佳位置信息。

进一步地，步骤S5可包括：

对所述第二信号眼图进行分析，获取眼图最宽区域；将所述眼图最宽区域 的中间坐标信息作为所述内存接口的最佳位置信息。

作为举例而非限定，步骤S5中，可从第二信号眼图的最底行的左侧第一 个位置开始逐行检测，提取重叠区域中最大连续区域(眼图最宽区域)，将该 最大连续区域的中间位置作为最佳位置信息，从而获取最佳设定参数的水平和 垂直方向的余量。最佳位置信息的纵坐标表示最佳的参考电压，最佳位置信息 的横坐标表示最佳的数据延时。

步骤S5中还可从第二信号眼图的最顶行的左侧第一个位置开始逐行检 测，提取重叠区域中最大连续区域(眼图最宽区域)，将该最大连续区域的中 间位置作为最佳位置信息，从而获取最佳设定参数的水平和垂直方向的余量。 在本实施例中，内存接口时序分析方法能够在满足JEDEC定义的眼图需求情 况下自适应各种复杂波形且都能自动提取到最佳点。JEDEC关于眼图的应用 需求一般是以矩形框形式的界定的，最大化的余量优化通常是在满足JEDEC 对眼高余量需求前提下最大化眼宽。内存接口时序分析方法可依据内存接口对 应的标准眼高确定步进偏移值；从而根据步进偏移值将第一信号眼图向上、向 下平移，将经平移调整后的信号眼图叠加，进而获取重叠区域的第二信号眼图， 从而确定内存接口的最佳位置信息，实现自适应不同的眼图，准确获取内存接 口的最佳位置信息(最佳设定参数)的目的。

本申请的内存接口时序分析方法可以自动对具有二维扫描能力的各种 DDR协议的数据读写通路进行自适应的完整训练，能自动分析获取各种异形 眼图，最终自动获取到最佳数据延时以及采样中心点。该方法通用性极佳，且 能最大程度的取得系统稳定性余量，使DDR接口的性能和稳定性都得到了极 大程度的优化和提高。

如图6所示，本发明还提供了一种内存接口时序分析系统可包括：获取单 元1、确定单元2、平移单元3、控制单元4和分析单元5；

获取单元1，用于获取内存接口的第一信号眼图(参考图5a)；

需要说明的是：内存接口为存储装置的数据接口；所谓的存储装置可以是 动态随机存取存储器，也可以是双倍速率同步动态随机存储器。

获取单元1获取内存接口的第一信号眼图的过程为，内存接口的数据信号 达到存储装置的信号。

进一步地，所述获取单元1用于根据所述内存接口的寄存器调节范围，确 定扫描高度；所述获取单元1还用于将所述内存接口的信号周期长度作为扫描 宽度；所述获取单元1还用于根据所述扫描高度及所述扫描宽度扫描所述内存 接口的信号，获取所述第一信号眼图(参考图5a)，点阵数据结构中白色表 示通过(pass)，黑色表示未通过(fail)。

在本实施例中，采用固定扫描宽度和扫描高度的形式进行扫描，其中扫描 高度N根据内存接口的寄存器调节范围[a,b]及参考电压调节的单位步进q计算 获得，N＝(b-a)/q。

以内存接口为DDR4的接口为例：根据JEDEC规定DRAM端参考电压 vref调节单位步进为0.65％，相应的寄存器调节范围包括两个区域(区域0和 区域1)，其中，区域0的范围为60％-92.5％；区域1的范围为45％-77.5％； 将两个区域合并，剔除重叠区域内误差小于0.05％的区域，获取寄存器调节范 围为45.05％-92.5％，相应的参考电压vref调节步进总数为N(即扫描高度， 也可理解为扫描的行数为N)。其中，N＝(92.5％-45.05％)/0.65％＝74个步进， 即扫描74行。考虑到一般板级走线的特征，数据信号和对应的数据时钟采样 信号走线长度相差有限，因此默认限定数据延时扫描范围为相对采样时钟前后 各半个时钟周期长度(即：信号的1个周期CLK长度)。若有特殊应用场景时， 可以延伸扫描范围。作为举例而非限定，将内存接口的数据延时设定为 1/64CLK长度，理想眼图的眼宽是0.5CLK长度。在本实施例中为了获取完整 的眼图将眼图的宽度设置为1CLK长度，共计64列，由因总行数为74行， 因此扫描范围为，74行64列。

在本实施例中，采用固定宽度和高度的形式进行扫描，不用猜测初始工作 点的值，可对内存接口的信号进行全二维扫描，并转换为数字化阵列形式输出， 全整列输出可方便观察多眼以及异形眼情况。将参考电压vref依次从最小范围 调整到最大可调节范围(由扫描最低值调整到扫描最高值)，每次调整到新的 vref值时将数据延时从左边界调整到右边界(信号周期长度)。上述过程仅针 对一个数据接口进行说明，其它数据接口在实际处理时与上述过程相同。

确定单元2，用于根据所述内存接口对应的标准眼高，确定步进偏移值；

其中，所述步进偏移值是所述标准眼高的二分之一。

具体地，以内存接口为DDR4的接口为例：DDR4接口电压为1.2V，3200 速率眼高最小需求是110mv(实际操作中也可以自定义其它数值)，换算到参 考电压vref步进为110/(1200*0.0065)＝14，即参考电压的标准眼高为14。 步进偏移值为14/2，即步进偏移值为7。

平移单元3，用于根据所述步进偏移值分别将所述第一信号眼图向上、向 下平移，获取经平移后的两个信号眼图；

具体地，所述平移单元3用于根据所述步进偏移值将所述第一信号眼图向 上平移，获取第三信号眼图(参考图5b)；所述平移单元3还用于根据所述步 进偏移值将所述第一信号眼图向下平移，获取第四信号眼图(参考图5c)。

作为举例而非限定，对于DDR4的接口，将第一信号眼图向上平移7个 步进，等效于信号上浮抖动110mv/2＝55mv；将第一信号眼图向下平移7个步 进，等效于信号下浮抖动55mv。

控制单元4，用于将两个信号眼图叠加，获取重叠区域的第二信号眼图(参 考图5d)；

在本实施例中，控制单元4将第三信号眼图与所述第四信号眼图进行叠加 (相加或相减)获取具有上下余量共110mv眼高余量的有效眼图区域(第二 信号眼图)。

分析单元5，用于根据所述第二信号眼图，获取所述内存接口的最佳位置 信息。

进一步地，所述分析单元5用于对所述第二信号眼图进行分析，获取眼图 最宽区域；所述分析单元5用于还用于将所述眼图最宽区域的中间坐标信息作 为所述内存接口的最佳位置信息。

作为举例而非限定，分析单元5可从第二信号眼图的最底行的左侧第一个 位置开始逐行检测，提取重叠区域中最大连续区域(眼图最宽区域)，将该最 大连续区域的中间位置作为最佳位置信息，从而获取最佳设定参数的水平和垂 直方向的余量。最佳位置信息的纵坐标表示最佳的参考电压，最佳位置信息的 横坐标表示最佳的数据延时。

分析单元5还可从第二信号眼图的最顶行的左侧第一个位置开始逐行检 测，提取重叠区域中最大连续区域(眼图最宽区域)，将该最大连续区域的中 间位置作为最佳位置信息，从而获取最佳设定参数的水平和垂直方向的余量。

在本实施例中，内存接口时序分析系统能够在满足JEDEC定义的眼图需 求情况下自适应各种复杂波形且都能自动提取到最佳点。JEDEC关于眼图的 应用需求一般是以矩形框形式的界定的，最大化的余量优化通常是在满足 JEDEC对眼高余量需求前提下最大化眼宽。内存接口时序分析系统可依据内 存接口对应的标准眼高确定步进偏移值；从而根据步进偏移值将第一信号眼图 向上、向下平移，将经平移调整后的信号眼图叠加，进而获取重叠区域的第二 信号眼图，从而确定内存接口的最佳位置信息，实现自适应不同的眼图，准确 获取内存接口的最佳位置信息(最佳设定参数)的目的。

本申请的内存接口时序分析系统可以自动对具有二维扫描能力的各种 DDR协议的数据读写通路进行自适应的完整训练，能自动分析获取各种异形 眼图，最终自动获取到最佳数据延时以及采样中心点。该方法通用性极佳，且 能最大程度的取得系统稳定性余量，使DDR接口的性能和稳定性都得到了极 大程度的优化和提高。

以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及 保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书 及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含 在本发明的保护范围内。

Claims (10)

1.一种内存接口时序分析方法，其特征在于，包括：

获取内存接口的第一信号眼图；

根据所述内存接口对应的标准眼高，确定步进偏移值；

根据所述步进偏移值分别将所述第一信号眼图向上、向下平移，获取经平移后的两个信号眼图；

将两个信号眼图叠加，获取重叠区域的第二信号眼图；

根据所述第二信号眼图，获取所述内存接口的最佳位置信息。

2.根据权利要求1所述的内存接口时序分析方法，其特征在于，获取内存接口的第一信号眼图，包括：

根据所述内存接口的寄存器调节范围，确定扫描高度；

将所述内存接口的信号周期长度作为扫描宽度；

根据所述扫描高度及所述扫描宽度扫描所述内存接口的信号，获取所述第一信号眼图。

3.根据权利要求1所述的内存接口时序分析方法，其特征在于，所述步进偏移值是所述标准眼高的二分之一。

4.根据权利要求1所述的内存接口时序分析方法，其特征在于，根据所述步进偏移值分别将所述第一信号眼图向上、向下平移，获取经平移后的两个信号眼图，包括：

根据所述步进偏移值将所述第一信号眼图向上平移，获取第三信号眼图；

根据所述步进偏移值将所述第一信号眼图向下平移，获取第四信号眼图。

5.根据权利要求1所述的内存接口时序分析方法，其特征在于，根据所述第二信号眼图，获取所述内存接口的最佳位置信息，包括：

对所述第二信号眼图进行分析，获取眼图最宽区域；

将所述眼图最宽区域的中间坐标信息作为所述内存接口的最佳位置信息。

6.一种内存接口时序分析系统，其特征在于，包括：

获取单元，用于获取内存接口的第一信号眼图；

确定单元，用于根据所述内存接口对应的标准眼高，确定步进偏移值；

平移单元，用于根据所述步进偏移值分别将所述第一信号眼图向上、向下平移，获取经平移后的两个信号眼图；

控制单元，用于将两个信号眼图叠加，获取重叠区域的第二信号眼图；

分析单元，用于根据所述第二信号眼图，获取所述内存接口的最佳位置信息。

7.根据权利要求6所述的内存接口时序分析系统，其特征在于，所述获取单元用于根据所述内存接口的寄存器调节范围，确定扫描高度；所述获取单元还用于将所述内存接口的信号周期长度作为扫描宽度；所述获取单元还用于根据所述扫描高度及所述扫描宽度扫描所述内存接口的信号，获取所述第一信号眼图。

8.根据权利要求6所述的内存接口时序分析系统，其特征在于，所述步进偏移值是所述标准眼高的二分之一。

9.根据权利要求6所述的内存接口时序分析系统，其特征在于，所述平移单元用于根据所述步进偏移值将所述第一信号眼图向上平移，获取第三信号眼图；所述平移单元还用于根据所述步进偏移值将所述第一信号眼图向下平移，获取第四信号眼图。

10.根据权利要求6所述的内存接口时序分析系统，其特征在于，所述分析单元用于对所述第二信号眼图进行分析，获取眼图最宽区域；所述分析单元用于还用于将所述眼图最宽区域的中间坐标信息作为所述内存接口的最佳位置信息。

Images