CN204145649U - 一种视频图像信号采集与合成系统 - Google Patents

Abstract

本实用新型涉及一种视频图像信号采集与合成系统，其特征在于：包括视频图像信号生成模块和分别与其输出端相连的二值化补偿电路、同步信号分离电路，二值化补偿电路、同步信号分离电路信号输出端与视频信号采集电路相连，视频信号采集电路信号输出端与视频信号合成电路相连，视频信号合成电路与存储器控制电路和LCD显示器相连接。系统以单片机STC89C516RD为核心,利用行同步信号产生中断,采用硬件电路实现视频信号二值化、串/并变换、采集与合成，本实用新型设计合理、结构简单、性能优越、图像质量较好、系统处理速度快，有效解决了现有技术的不足。

Description

一种视频图像信号采集与合成系统

技术领域

本实用新型涉及图像合成技术领域，尤其是涉及一种视频图像信号采集与合成系统。 

背景技术

随着数字技术的发展, 基于机器视觉的自动化设备得到了广泛应用。视频信号的特点是信息量大、速度快、处理复杂, 所以通常采用CPLD /FPGA /EPLD 控制, 由专用视频芯片数字化处理并存储,最终由计算机进行分析、处理。对于具有二值化倾向的图像,当需要快速识别时,采用这种模式不仅电路、算法设计复杂,而且数据处理量大,影响识别速度。 

发明内容

本实用新型的目的就是为了克服上述现有技术存在的缺陷而提供一种视频图像信号采集与合成系统，系统以单片机STC89C516RD 为核心, 利用行同步信号产生中断,采用硬件电路实现视频信号二值化、串/并变换、采集与合成，使视频信号数字化后的信息量从768×625×2B 减少至8 kB, 较好地解决了单片机与视频信号电路的接口。同时, 由于视频图像是被测目标放大10倍后的图像,故信息量的减少并没有引起系统误差的增加。 

    本实用新型的目的可以通过以下技术方案来实现：一种视频图像信号采集与合成系统，其特征在于：包括视频图像信号生成模块和分别与其输出端相连的二值化补偿电路、同步信号分离电路，所述二值化补偿电路、同步信号分离电路信号输出端与视频信号采集电路相连，所述视频信号采集电路信号输出端与视频信号合成电路相连，所述视频信号合成电路与存储器控制电路和LCD显示器相连接。 

    上述的一种视频图像信号采集与合成系统，其特征在于：所述同步信号分离电路输出的行、场同步脉冲宽度分别为417μs和160μs。 

    上述的一种视频图像信号采集与合成系统，其特征在于：所述存储器控制电路采用基于6264RAM存储器的存储电路。 

    上述的一种视频图像信号采集与合成系统，其特征在于：所述视频信号采集电路和视频信号合成电路采用基于STC89C516RD单片机的控制电路。 

与现有技术相比，本实用新型有一下优点： 

本实用新型设计合理、结构简单、性能优越、图像质量较好、系统处理速度快，有效解决了现有技术的不足。

附图说明

图1本实用新型的整体结构框图； 

图2本实用新型的同步信号分离电路图；

图3本实用新型的二值化补偿电路图；

图4本实用新型的视频信号采集电路图；

图5本实用新型的视频信号合成电路图；

图6本实用新型的存储器控制电路电路图。

具体实施方式

下面结合附图进一步详细描述本实用新型的具体实施方式： 

如图1所示，一种视频图像信号采集与合成系统，其特征在于：包括视频图像信号生成模块1和分别与其输出端相连的二值化补偿电路2、同步信号分离电路3，所述二值化补偿电路2、同步信号分离电路3信号输出端与视频信号采集电路4相连，所述视频信号采集电路4信号输出端与视频信号合成电路5相连，所述视频信号合成电路5与存储器控制电路6和LCD显示器7相连接。

PAL 制式视频信号中主要包括灰度信息、行/场同步、行/场消隐信息, 0.3 ～1 V 代表图像灰度( 1 V 白电平, 0.3 V 为黑色电平和消隐电平) ,低于0.3 V 为同步信号。一幅完整的图像由奇数场312.5行和偶数场312.5行交叠形成, 行周期为64μs,行、场同步脉冲宽度分别为417μs和160μs,分别标志着一行、一场图像开始,因此,在视频信号的采集过程中,必须设计行、场同步信号分离电路,从而依据行/场同步信号记录采样点的地址。行、场消隐脉冲分别为12 μs和25行,其作用是在行、场逆程期间使扫描截止,从而不会对正程的图像信号产生干扰,因此,在视频信号采样时,必须避开这一时段。 

图2为同步信号分离电路, 在同步脉冲期间三极管Q1处于饱和态, 因此通过集电极所加的非门可以将行、场同步信号从视频信号中分离出来。场同步齿脉冲的宽度为2713μs,而行同步脉冲为417μs,利用单片机内部的定时器测量脉宽,可将场、行同步脉冲区分开来。 

多值图像信号的二值化处理比较复杂, 要利用图像采集卡对被测对象的输出信号波形进行采集,经数据处理后作出图像灰度的直方图,根据直方图,设定一个阈值(Ltmin < Lt < Lmax ) , 当像素点的灰度值≤Lt 时,其灰度值为“0”,反之则为“1”。由于图像信号随光线的强弱而变化,通常需设置浮动的阈值来控制二值化,常根据实验和经验选择合适的阈值电平。本系统中,根据图像的质量,通过键值设置单片机内部PWM 的计数初值,进而控制输出的“1”电平的脉宽,经R - C滤波后改变A 点的直流电平,补偿弱光源所产生的低电压误差,简化了浮动阈值线路设计,提高了二值化处理的质量。如图3所示。 

视频信号的采样频率应根据显示器的分辨率确定,当采用分辨率为320 ×234的LCD 显示器时,由于每行320个像素点,去掉左、右边界,设定每行有效的采样点为256个。行扫描的有效时间为52μs,采样频率为320 /52 =611MHz,周期为0116μs。 

为减少数据的处理量, 仅采样一帧数据的奇场或者偶场,从场同步信号有效开始,对行同步信号从零开始计数,为避开场消隐时间和LCD 窗口的上下边界, 仅采样35～291行, 共256行, 因此图像存储器的总容量为8 kB, 可选用6264RAM存储器。 

由于单片机STC89C516RD 的主频最高为40MHz,机器周期最短为6T, 访问外部数据存储器需2个机器周期,即013μs,不能满足采样速度的要求。为此,利用行、场同步脉冲产生中断,由CPU实现场同步脉冲的识别、行地址自加/清零, 行内256点信号的采样由硬件电路完成, 图4为视频信号采集电路。由行同步脉冲CLR1复位消隐延时计数器, 使其从零开始计数; 延时结束产生CLR2, CLR2 一方面关闭消隐计数器的CLK 输入,另一方面启动行内点地址数器从零开始计数,当计数到8 时, 8 个点的二值化信号经74LS164串/并变换后恰好送到图像存储器6264的D0～D7,WR信号有效, 完成8个点信息的存储, 然后使行内地址计数器A0～A4加1当行内地址计数器计数到32时,自动关闭图像信号的总线通道,直到下一个行同步脉冲的到达。 

系统的控制菜单、拟合图像等信息需要在LCD 显示,因此这些信息需要合成为PAL 制式的视频信号。视频信号合成与采集相类似, 只是先将数字图像信息按行、列位置由CPU 存入6264中;然后,利用行、场同步信号引发的外部中断,自动地从图像存储器中逐行取出, 8个点产生一个装入74LS166的写信号, 之后在采样时钟的控制下逐位移出,再经迭加电路, 迭加上行、场同步信号,即复合成同步视频信号,如图5所示。 

图像存储器6264的读写操作可由CPU 引发,也可由硬件自动产生。当采集、合成视频信号时,由硬件电路外加中断实现一行数据快续的读写操作;除此之外, CPU 需要将显示的信息逐一写入6264。为解决访问冲突,采用图6所示的读写控制电路。 

本实用新型不局限于上述具体的实施方式，本领域的普通技术人员从上述构思出发，不经过创造性的劳动，所作出的种种变换，均落在本实用新型的保护范围之内。 

Claims (4)

1.一种视频图像信号采集与合成系统，其特征在于：包括视频图像信号生成模块（1）和分别与其输出端相连的二值化补偿电路（2）、同步信号分离电路（3），所述二值化补偿电路（2）、同步信号分离电路（3）信号输出端与视频信号采集电路（4）相连，所述视频信号采集电路（4）信号输出端与视频信号合成电路（5）相连，所述视频信号合成电路（5）与存储器控制电路（6）和LCD显示器（7）相连接。

2.根据权利要求1所述的一种视频图像信号采集与合成系统，其特征在于：所述同步信号分离电路（3）输出的行、场同步脉冲宽度分别为417μs和160μs。

3.根据权利要求1所述的一种视频图像信号采集与合成系统，其特征在于：所述存储器控制电路（6）采用基于6264RAM存储器的存储电路。

4.根据权利要求1所述的一种视频图像信号采集与合成系统，其特征在于：所述视频信号采集电路（4）和视频信号合成电路（5）采用基于STC89C516RD单片机的控制电路。