CN111341762A - 一种用于大功率多管芯封装结构 - Google Patents

一种用于大功率多管芯封装结构 Download PDF

Info

Publication number
CN111341762A
CN111341762A CN201811557397.9A CN201811557397A CN111341762A CN 111341762 A CN111341762 A CN 111341762A CN 201811557397 A CN201811557397 A CN 201811557397A CN 111341762 A CN111341762 A CN 111341762A
Authority
CN
China
Prior art keywords
chip
metal
substrate
terminal
conductor plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811557397.9A
Other languages
English (en)
Inventor
张正义
张海泉
王晓宝
赵善麒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macmic Science and Technology Co Ltd
Original Assignee
Macmic Science and Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macmic Science and Technology Co Ltd filed Critical Macmic Science and Technology Co Ltd
Priority to CN201811557397.9A priority Critical patent/CN111341762A/zh
Publication of CN111341762A publication Critical patent/CN111341762A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inverter Devices (AREA)

Abstract

本发明属于功率模块技术领域，为了解决功率模块维护成本高的问题，提供了一种用于大功率多管芯封装结构，包括基板、引线框架和塑封外壳，基板的下表面覆盖有覆金属导体板，基板的上表面覆盖有间隔开设置的第一覆金属导体板和第二覆金属导体板，第一覆金属导体板上设有至少一个第一芯片和至少一个第二芯片，第一芯片通过金属丝电连接第二覆金属导体板；引线框架设在基板的上方并沿基板的周向延伸，塑封外壳包裹基板和引线框架，且第一功率端子、第二功率端子、第一信号端子和第二信号端子延伸出塑封外壳。本发明为大功率多管芯封装的装配提供了方便，有利于降低的维护成本，而且可以提升功率模块的工作可靠性。

Description

一种用于大功率多管芯封装结构
技术领域
本发明属于功率模块技术领域，具体涉及一种用于大功率多管芯封装结构。
背景技术
现有技术中，对于功率模块高电压大电流的需求，必须通过多芯片并联才能实现，在多芯片并联时，一颗芯片的失效就会导致整个模块的报废，浪费的成本巨大，控制器是电动系统的核心部件之一，功率模块是控制器的核心部件，由于不同系统需求的功率模块电压和电流不同，使用塑封封装的功率模块，通过组合不同数量的大功率多管芯封装结构模块，可轻易实现所需的电压和电流配额。
发明内容
本发明为了解决功率模块维护成本高的问题，提供了一种用于大功率多管芯封装结构。
本发明采用的技术方案如下：
一种用于大功率多管芯封装结构，包括基板、引线框架和塑封外壳，所述基板的下表面覆盖有下覆金属导体板，所述基板的上表面覆盖有间隔开设置的第一覆金属导体板和第二覆金属导体板，所述第一覆金属导体板上设有至少一个第一芯片和至少一个第二芯片，所述第一芯片通过金属丝电连接所述第二覆金属导体板；所述引线框架设在所述基板的上方并沿所述基板的周向延伸，所述引线框架上设有电连接所述第一覆金属导体板的第一功率端子和电连接所述第二覆金属导体板的第一信号端子，所述引线框架上还设有间隔开布置的第二功率端子和第二信号端子，所述第二功率端子和所述第二信号端子均电连接所述第一芯片和所述第二芯片；所述塑封外壳包裹所述基板和所述引线框架，且所述第一功率端子、所述第二功率端子、所述第一信号端子和所述第二信号端子延伸出所述塑封外壳。
根据本发明的一个实施例，至少一个所述第一芯片中的至少一个的上表面形成有间隔开设置的第一信号区、第二信号区和第三信号区，所述第一信号区位于所述第二信号区和所述第三信号区之间，且所述第一信号区通过所述金属丝电连接所述第二覆金属导体板。
根据本发明的一个实施例，所述基板为绝缘层加单面覆金属导体层基板、绝缘层加双面覆金属导体层基板或金属导体基板中的任意一种。
根据本发明的一个实施例，所述第二信号端子和所述第二功率端子通过连接片连接所述第一芯片和所述第二芯片，所述连接片的下表面向下弯折形成四个连接点，四个所述连接点分别为第一连接点、第二连接点、第三连接点和第四连接点，所述第一连接点连接所述第二信号区，所述第二连接点连接所述第三信号区，所述第三连接点和所述第四连接点连接所述第二芯片的上表面。
根据本发明的一个实施例，所述第一连接点和所述第二连接点焊接连接在所述第一芯片的第二信号区和第三信号区上，所述第三连接点和所述第四连接点焊接连接在所述第二芯片的上表面上。
根据本发明的一个实施例，所述第二信号端子和所述第二功率端子(12)与所述第一芯片和所述第二芯片之间通过铝丝键合、铜丝键合、铝带焊接或铜带焊接方式中的任意一种。
根据本发明的一个实施例，所述第一芯片通过金属丝电连接所述第二覆金属导体板，所述金属丝为铝丝或铜丝。
根据本发明的一个实施例，所述第一功率端子、所述第二功率端子、所述第一信号端子和所述第二信号端子伸出所述封装外壳的部分可朝上、朝下、朝左或朝右弯折。
本发明的有益效果：本发明的用于大功率多管芯封装结构中，每个塑封外壳内仅封装一个基板和一个引线框架，一个基板和一个引线框架之间通过覆金属导体板和多个芯片配合组成一个功率模块，由此可以提升功率模块工作过程中的独立性，工作人员可以根据系统的电压或电流要求选择适当数量的功率模块，为功率模块的装配提供了方便。当系统电路中的某个功率模块发生损坏时，可以单独进行更换，有利于降低系统的维护成本，而且可以提升功率模块整体的工作可靠性。
附图说明
图1为本发明的封装功率模块的结构示意图；
图2为本发明的封装功率模块的俯视图；
图3为本发明的封装功率模块的仰视图；
图4为本发明的封装功率模块封装前的结构示意图；
图5为图4中结构的主视图；
图6为本发明的封装功率模块的局部结构示意图；
图7为图6中结构的仰视图；
图8为图6中结构的侧面剖视图。
图中，100：封装功率模块；1：基板；2：引线框架；3：塑封外壳；4：下覆金属导体板；5：第一覆金属导体板；6：第二覆金属导体板；7：第一芯片；8：第二芯片；9：金属丝；10：第一功率端子；11：第一信号端子；12：第二功率端子；13：第二信号端子；14：连接片。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1-8所示，根据本发明实施例的用于大功率多管芯封装结构100，包括基板1、引线框架2和塑封外壳3，其特征在于，基板1的下表面覆盖有下覆金属导体板4，基板1的上表面覆盖有间隔开设置的第一覆金属导体板5和第二覆金属导体板6，第一覆金属导体板5上设有至少一个第一芯片7和至少一个第二芯片8，第一芯片7通过金属丝9电连接第二覆金属导体板6；引线框架2设在基板1的上方并沿基板1的周向延伸，引线框架2上设有电连接第一覆金属导体板5的第一功率端子10和电连接第二覆金属导体板6的第一信号端子11，引线框架2上还设有间隔开布置的第二功率端子12和第二信号端子13，第二功率端子12和第二信号端子13均电连接第一芯片7和第二芯片8；塑封外壳3包裹基板1和引线框架2，且第一功率端子10、第二功率端子12、第一信号端子11和第二信号端子13延伸出塑封外壳3。
根据本发明实施例的用于大功率多管芯封装结构100中，每个塑封外壳3内仅封装一个基板1和一个引线框架2，一个基板1和一个引线框架2之间通过覆金属导体板和多个芯片配合组成一个功率模块，由此可以提升功率模块工作过程中的独立性，工作人员可以根据系统的电压或电流要求选择适当数量的功率模块，为功率模块的装配提供了方便。当系统电路中的某个功率模块发生损坏时，可以单独进行更换，有利于降低系统的维护成本，而且可以提升功率模块整体的工作可靠性。
其中，通过设置第一芯片7和第二芯片8可以均设置一个，也可以设置多个第一芯片7和一个第二芯片8，也可以设置一个第一芯片7和多个第二芯片8，同样可以设置多个第一芯片7和多个第二芯片8。通过设置多种形式配合的第一芯片7和第二芯片8，可以为产品布局多种电路结构提供方便，拓展了产品的布局方式。
根据本发明的一个实施例，至少一个第一芯片7中的至少一个的上表面形成有间隔开设置的第一信号区、第二信号区和第三信号区，第一信号区位于第二信号区和第三信号区之间，且第一信号区通过金属丝9电连接第二覆金属导体板6。通过在第一芯片7上设置第一信号区、第二信号区和第三信号区，可以增加第一芯片7的功能，提升了功率模块的性能。
根据本发明的一个实施例，基板1为绝缘层加单面覆金属导体层基板、绝缘层加双面覆金属导体层基板或金属导体基板中的任意一种。
根据本发明的一个实施例，第二信号端子13和第二功率端子12通过连接片14连接第一芯片7和第二芯片8，连接片的下表面向下弯折形成四个连接点，四个连接点分别为第一连接点、第二连接点、第三连接点和第四连接点，第一连接点连接第二信号区，第二连接点连接第三信号区，第三连接点和第四连接点连接第二芯片8的上表面。上述结构的连接片14，可以由两个相互连接的下沉结构组成，其中一个下沉结构的底部形成第一连接点和第二连接点，另一个下沉结构的底部形成第三连接点和第四连接点。由此不仅可以简化连接片14的结构设计，而且可以提升连接片14与第一芯片7和第二芯片8之间的连接稳定性。
其中，第一连接点和第二连接点焊接连接在第一芯片7的第二信号区和第三信号区上，第三连接点和第四连接点焊接连接在第二芯片8的上表面上。焊接相连工艺简单，操作方便，而且可以提升第一连接点和第二连接点连接第二信号区和第三信号区的稳定性，同样地可以提升第三连接点和第四连接点与第二芯片8的连接稳定性
根据本发明的一个实施例，第一连接点可以焊接连接在第二信号区上，第二连接点可以焊接连接在第三信号区上，第三连接点和第四连接点可以焊接连接在第二芯片8的上表面上。焊接连接的操作工艺简单，而且连接稳定性强，可以防止焊接过程中对第一芯片7造成损坏，提升了封装功率模块100的成品率。
其中，第二信号端子13和第二功率端子12与第一芯片7和第二芯片8之间通过铝丝键合、铜丝键合、铝带焊接或铜带焊接方式中的任意一种。
根据本发明的一个实施例，金属丝9为铝丝或铜丝，利用铝丝或铜丝连接第二覆金属导体板6和第一信号区，结构简单，操作方便，而且铝丝或铜丝的导电性较强，为电信号传递提供了方便。
根据本发明的一个实施例，第一功率端子10、第二功率端子12、第一信号端子11和第二信号端子13伸出封装外壳的部分可以朝上、朝下、朝左或朝右弯折。通过对第一功率端子10、第二功率端子12、第一信号端子11和第二信号端子13进行弯折处理，可以缩小功率模块的体积，不仅减小了功率模块的占用空间，而且可以为功率模块连接电路板提供方便。
根据本发明的一个实施例，封装功率模块100底部为下覆金属导体板4起到散热板作用，用于连接散热器以提升封装功率模块100的散热效率。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (8)

1.一种用于大功率多管芯封装结构(100)，包括基板(1)、引线框架(2)和塑封外壳(3)，其特征在于，所述基板(1)的下表面覆盖有下覆金属导体板(4)，所述基板(1)的上表面覆盖有间隔开设置的第一覆金属导体板(5)和第二覆金属导体板(6)，所述第一覆金属导体板(5)上设有至少一个第一芯片(7)和至少一个第二芯片(8)，所述第一芯片(7)通过金属丝(9)电连接所述第二覆金属导体板(6)；
所述引线框架(2)设在所述基板(1)的上方并沿所述基板(1)的周向延伸，所述引线框架(2)上设有电连接所述第一覆金属导体板(5)的第一功率端子(10)和电连接所述第二覆金属导体板(6)的第一信号端子(11)，所述引线框架(2)上还设有间隔开布置的第二功率端子(12)和第二信号端子(13)，所述第二功率端子(12)和所述第二信号端子(13)均电连接所述第一芯片(7)和所述第二芯片(8)；
所述塑封外壳(3)包裹所述基板(1)和所述引线框架(2)，且所述第一功率端子(10)、所述第二功率端子(12)、所述第一信号端子(11)和所述第二信号端子(13)延伸出所述塑封外壳(3)。
2.根据权利要求1所述的用于大功率多管芯封装结构(100)，其特征在于，至少一个所述第一芯片(7)中的至少一个的上表面形成有间隔开设置的第一信号区、第二信号区和第三信号区，且所述第一信号区通过所述金属丝(9)电连接所述第二覆金属导体板(6)。
3.根据权利要求1所述的用于大功率多管芯封装结构(100)，其特征在于，所述基板(1)为绝缘层加单面覆金属导体层基板、绝缘层加双面覆金属导体层基板或金属导体基板中的任意一种。
4.根据权利要求2所述的用于大功率多管芯封装结构(100)，其特征在于，所述第二信号端子(13)和所述第二功率端子(12)通过连接片(14)连接所述第一芯片(7)和所述第二芯片(8)，所述连接片(14)的下表面向下弯折形成四个连接点，四个所述连接点分别为第一连接点、第二连接点、第三连接点和第四连接点，所述第一连接点连接所述第二信号区，所述第二连接点连接所述第三信号区，所述第三连接点和所述第四连接点连接所述第二芯片(8)的上表面。
5.根据权利要求4所述的用于大功率多管芯封装结构(100)，其特征在于，所述第一连接点和所述第二连接点焊接连接在所述第一芯片(7)的第二信号区和第三信号区上，所述第三连接点和所述第四连接点焊接连接在所述第二芯片(8)的上表面上。
6.根据权利要求1所述的用于大功率多管芯封装结构(100)，其特征在于，所述第二信号端子(13)和所述第二功率端子(12)与所述第一芯片(7)和所述第二芯片(8)之间通过铝丝键合、铜丝键合、铝带焊接或铜带焊接方式中的任意一种。
7.根据权利要求1所述的用于大功率多管芯封装结构(100)，其特征在于，所述金属丝(9)为铝丝或铜丝。
8.根据权利要求1所述的用于大功率多管芯封装结构(100)，其特征在于，所述第一功率端子(10)、所述第二功率端子(12)、所述第一信号端子(11)和所述第二信号端子(13)伸出所述封装外壳的部分可朝上、朝下、朝左或朝右弯折。
CN201811557397.9A 2018-12-19 2018-12-19 一种用于大功率多管芯封装结构 Pending CN111341762A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811557397.9A CN111341762A (zh) 2018-12-19 2018-12-19 一种用于大功率多管芯封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811557397.9A CN111341762A (zh) 2018-12-19 2018-12-19 一种用于大功率多管芯封装结构

Publications (1)

Publication Number Publication Date
CN111341762A true CN111341762A (zh) 2020-06-26

Family

ID=71181922

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811557397.9A Pending CN111341762A (zh) 2018-12-19 2018-12-19 一种用于大功率多管芯封装结构

Country Status (1)

Country Link
CN (1) CN111341762A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112599425A (zh) * 2020-12-14 2021-04-02 苏州华太电子技术有限公司 应用于电子器件的混合封装方法及混合封装结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112599425A (zh) * 2020-12-14 2021-04-02 苏州华太电子技术有限公司 应用于电子器件的混合封装方法及混合封装结构

Similar Documents

Publication Publication Date Title
JP5169353B2 (ja) パワーモジュール
KR101926854B1 (ko) 반도체 장치
US6101114A (en) Power conversion system having multi-chip packages
US20140334203A1 (en) Power converter and method for manufacturing power converter
CN111162051B (zh) 功率端子、功率模块封装结构及封装方法
CN110400794B (zh) 一种功率半导体模块封装结构
CN111341762A (zh) 一种用于大功率多管芯封装结构
CN210092811U (zh) 叠层母排和电气产品
CN112185941A (zh) 半导体封装件、电机控制器及新能源汽车
WO2012090694A1 (ja) 太陽電池モジュール
CN210223999U (zh) 一种功率模块及其车辆
CN209029372U (zh) 一种用于大功率多管芯封装结构
CN115911012A (zh) 一种igbt模块
CN213660391U (zh) Igbt模块功率端子结构
CN214101927U (zh) 叠层母排结构及大功率电力变换装置
JP2002238260A (ja) 半導体装置
CN209860817U (zh) 一种低感防爆柔直配网母线总成
CN112421934B (zh) Igbt功率模块的封装结构及采用该封装结构的igbt功率模块
CN215956347U (zh) 小尺寸大电流光伏组件接线盒旁路模块及接线盒
CN210403712U (zh) 一种功率模块
CN212342617U (zh) 半导体封装件、电机控制器及新能源汽车
CN220672575U (zh) 一种开关功率器件的叠层式封装结构
CN216928548U (zh) Igbt模块用覆铜陶瓷板
CN108807306A (zh) 一种带输入保护的新型电源功率模块结构
CN213071116U (zh) 改进的模块化光伏组件旁路元件及组件接线盒

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination