CN111328217B - Mems封装载板叠构及其制作方法 - Google Patents

Mems封装载板叠构及其制作方法 Download PDF

Info

Publication number
CN111328217B
CN111328217B CN202010273802.5A CN202010273802A CN111328217B CN 111328217 B CN111328217 B CN 111328217B CN 202010273802 A CN202010273802 A CN 202010273802A CN 111328217 B CN111328217 B CN 111328217B
Authority
CN
China
Prior art keywords
copper
clad substrate
sided
clad
double
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010273802.5A
Other languages
English (en)
Other versions
CN111328217A (zh
Inventor
马洪伟
刘浩
宗芯如
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Punuowei Electronic Co ltd
Original Assignee
Jiangsu Punuowei Electronic Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Punuowei Electronic Co ltd filed Critical Jiangsu Punuowei Electronic Co ltd
Priority to CN202010273802.5A priority Critical patent/CN111328217B/zh
Publication of CN111328217A publication Critical patent/CN111328217A/zh
Application granted granted Critical
Publication of CN111328217B publication Critical patent/CN111328217B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

本发明公开了一种MEMS封装载板叠构及其制作方法,包括以下步骤:准备覆铜基板A和覆铜基板B;对覆铜基板A进行处理,得到单面覆铜基板;对覆铜基板B进行处理,得到具有单面线路的双面覆铜基板Ⅱ;将单面覆铜基板、PP片和双面覆铜基板Ⅱ顺序叠放、对位并压合处理后,形成一为假四层板结构的MEMS封装载板叠构结构。本发明所提供的MEMS封装载板叠构的制作方法相对简单、易操作,很好的解决了翘曲问题,既确保了电路板产品的品质,又降低了生产成本。

Description

MEMS封装载板叠构及其制作方法
技术领域
本发明涉及电路板制作技术领域,具体提供一种MEMS封装载板叠构及其制作方法。
背景技术
目前,电路板制造行业内常规采用的三层MEMS封装载板叠构的制作方法主要为以下两种:制作方法一)、将覆铜板做完内层线路后与铜箔单面压合;但由于PP半固化树脂具有一定的流动性,那么在热压过程中,PP半固化树脂逐渐固化并产生应力,从而导致PCB板单面出现受力不均现象,进而产生翘曲问题。制作方法二)、利用特殊材料作为固定板材,在此基础上逐次进行增层叠构;采用此方法虽然可改善翘曲问题,但其工艺相对复杂、技术难点多、生产成本较高,不利于大批量生产。
有鉴于此,特提出本发明。
发明内容
为了克服上述缺陷,本发明提供了一种MEMS封装载板叠构及其制作方法,该制作方法不仅相对简单、易操作,且还很好的解决了翘曲问题,既确保了电路板产品的品质,又降低了生产成本。
本发明为了解决其技术问题所采用的技术方案是:一种MEMS封装载板叠构的制作方法,包括以下步骤:
步骤1)、准备两张双面覆铜基板Ⅰ,并分别定义为覆铜基板A和覆铜基板B;
步骤2)、对所述覆铜基板A进行处理,得到单面覆铜基板;对所述覆铜基板B进行处理,得到具有单面线路的双面覆铜基板Ⅱ;
步骤3)、将所述单面覆铜基板、PP片和所述双面覆铜基板Ⅱ顺序叠放、并对位,其中,所述单面覆铜基板的铜箔背向所述PP片,所述双面覆铜基板Ⅱ的线路朝向所述PP片;
步骤4)、将叠放对位好的所述单面覆铜基板、所述PP片和所述双面覆铜基板Ⅱ压合在一起,形成一假四层板,即为该MEMS封装载板叠构结构。
作为本发明的进一步改进,上述步骤2)中,对所述覆铜基板A进行处理的具体方法为:
2a)、对所述覆铜基板A进行表面处理;
2b)、在经过表面处理后的所述覆铜基板A上压一层光致抗蚀干膜;
2c)、对所述覆铜基板A的一面进行整体曝光处理、另一面不作曝光处理;
2d)、先对曝光处理后的所述覆铜基板A进行显影处理,以实现将所述覆铜基板A另一面的铜箔完全露出;再对显影处理后的所述覆铜基板A进行蚀刻处理,以实现将所述覆铜基板A另一面的铜箔整体蚀刻掉;
2e)、将覆盖在所述覆铜基板A一面上的光致抗蚀干膜去除,再经清洗、烘干处理后,即可得到所述单面覆铜基板。
作为本发明的进一步改进,上述步骤2)中,对所述覆铜基板B进行处理的具体方法为:
2A)、对所述覆铜基板B进行表面处理;
2B)、在经过表面处理后的所述覆铜基板B上压一层光致抗蚀干膜;
2C)、对所述覆铜基板B的一面进行整体曝光处理、另一面进行局部曝光处理;
2D)、先对曝光处理后的所述覆铜基板B进行显影处理,以实现在所述覆铜基板B的另一面上形成有光致抗蚀干膜覆盖的线路图形、以及露出无光致抗蚀干膜覆盖的待处理铜箔;随之对显影处理后的所述覆铜基板B进行蚀刻处理,以实现将所述覆铜基板B另一面上的待处理铜箔蚀刻掉;
2E)、将覆盖在所述覆铜基板B两面上的光致抗蚀干膜去除,再经清洗、烘干处理后,即可得到所述具有单面线路的双面覆铜基板Ⅱ。
本发明还提供了一种MEMS封装载板叠构,采用本发明所述的MEMS封装载板叠构的制作方法制备而成。
本发明的有益效果是:相较于现有技术,本发明所采用的MEMS封装载板叠构的制作方法具有以下优点:①该制作方法很好的解决了因压合PP出现受力不均而导致的翘曲问题,这样既确保了电路板产品的品质,又有效降低了因翘曲不良而造成得产品报废率,降低了生产成本。②该制作方法相对简单、易操作,利于大批量生产。
附图说明
图1为本发明所述MEMS封装载板叠构的制作流程图;
图2为图1所示MEMS封装载板叠构的放大结构示意图。
结合附图,作以下说明:
10—覆铜基板A;11—覆铜基板B;20—单面覆铜基板;21—双面覆铜基板Ⅱ;22—PP片。
具体实施方式
以下藉由特定的具体实施例说明本发明的实施方式,熟悉此技艺的人士可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知,本说明书所附图式所绘示的结构、比例、大小等,均仅用以配合说明书所揭示的内容,以供熟悉此技艺的人士了解与阅读,并非用以限定本发明可实施的限定条件,故不具技术上的实质意义,任何结构的修饰、比例关系的改变或大小的调整,在不影响本发明所能产生的功效及所能达成的目的下,均应仍落在本发明所揭示的技术内容所能涵盖的范围内。于本说明书中所述的“Ⅰ”、“Ⅱ”仅为便于叙述明了,而非用以限定本发明可实施的范围。
实施例1:
请参阅附图1和附图2所示,分别为本发明所述MEMS封装载板叠构的制作流程图、及放大结构示意图。
本发明提供了一种MEMS封装载板叠构的制作方法,包括以下步骤:
步骤1)、准备两张双面覆铜基板Ⅰ,并分别定义为覆铜基板A10和覆铜基板B11;
步骤2)、对所述覆铜基板A10进行处理,得到单面覆铜基板20,且具体处理方法为:2a)、对所述覆铜基板A10进行表面处理,即将所述覆铜基板A的两层铜箔表面的氧化和脏污除去,以增强干膜与铜箔之间的附着力;2b)、在经过表面处理后的所述覆铜基板A10上压一层光致抗蚀干膜;2c)、对所述覆铜基板A10的一面进行整体曝光处理、另一面不作曝光处理;2d)、先对曝光处理后的所述覆铜基板A10进行显影处理,以实现将所述覆铜基板A10另一面的铜箔完全露出;再对显影处理后的所述覆铜基板A10进行蚀刻处理,以实现将所述覆铜基板A10另一面的铜箔整体蚀刻掉;2e)、将覆盖在所述覆铜基板A10一面上的光致抗蚀干膜去除,再经清洗、烘干处理后,即可得到所述单面覆铜基板20;
对所述覆铜基板B11进行处理,得到具有单面线路的双面覆铜基板Ⅱ21,且具体处理方法为:2A)、对所述覆铜基板B11进行表面处理,即将所述覆铜基板B的两层铜箔表面的氧化和脏污除去,以增强干膜与铜箔之间的附着力;2B)、在经过表面处理后的所述覆铜基板B11上压一层光致抗蚀干膜;2C)、对所述覆铜基板B11的一面进行整体曝光处理、另一面进行局部曝光处理(具体按线路设计要求进行);2D)、先对曝光处理后的所述覆铜基板B11进行显影处理,以实现在所述覆铜基板B11的另一面上形成有光致抗蚀干膜覆盖的线路图形、以及露出无光致抗蚀干膜覆盖的待处理铜箔;随之对显影处理后的所述覆铜基板B11进行蚀刻处理,以实现将所述覆铜基板B11另一面上的待处理铜箔蚀刻掉;2E)、将覆盖在所述覆铜基板B11两面上的光致抗蚀干膜去除,再经清洗、烘干处理后,即可得到所述具有单面线路的双面覆铜基板Ⅱ21;
步骤3)、将所述单面覆铜基板20、PP片22和所述双面覆铜基板Ⅱ21顺序叠放、并对位,其中,所述单面覆铜基板20的铜箔背向所述PP片22,所述双面覆铜基板Ⅱ21的线路朝向所述PP片22;
步骤4)、将叠放对位好的所述单面覆铜基板20、所述PP片22和所述双面覆铜基板Ⅱ21热压合在一起,即制得一为假四层板结构的MEMS封装载板叠构结构。
相较于现有技术,本发明所采用的MEMS封装载板叠构的制作方法很好的解决了因压合PP出现受力不均而导致的翘曲问题,这样既确保了电路板产品的品质,又有效降低了因翘曲不良而造成得产品报废率,降低了生产成本。此外,该制作方法相对简单、易操作,利于大批量生产。
上述实施方式仅例示性说明本发明的功效,而非用于限制本发明,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明技术原理的前提下,还可以做出若干改进和变型,这些改进和变型也应视为在本发明的保护范围内。

Claims (2)

1.一种MEMS封装载板叠构的制作方法,其特征在于:包括以下步骤:
步骤1)、准备两张双面覆铜基板Ⅰ,并分别定义为覆铜基板A(10)和覆铜基板B(11);
步骤2)、对所述覆铜基板A(10)进行处理,得到单面覆铜基板(20),具体方法为:
2a)、对所述覆铜基板A(10)进行表面处理;
2b)、在经过表面处理后的所述覆铜基板A(10)上压一层光致抗蚀干膜;
2c)、对所述覆铜基板A(10)的一面进行整体曝光处理、另一面不作曝光处理;
2d)、先对曝光处理后的所述覆铜基板A(10)进行显影处理,以实现将所述覆铜基板A(10)另一面的铜箔完全露出;再对显影处理后的所述覆铜基板A(10)进行蚀刻处理,以实现将所述覆铜基板A(10)另一面的铜箔整体蚀刻掉;
2e)、将覆盖在所述覆铜基板A(10)一面上的光致抗蚀干膜去除,再经清洗、烘干处理后,即可得到所述单面覆铜基板(20);
对所述覆铜基板B(11)进行处理,得到具有单面线路的双面覆铜基板Ⅱ(21),具体方法为:
2A)、对所述覆铜基板B(11)进行表面处理;
2B)、在经过表面处理后的所述覆铜基板B(11)上压一层光致抗蚀干膜;
2C)、对所述覆铜基板B(11)的一面进行整体曝光处理、另一面进行局部曝光处理;
2D)、先对曝光处理后的所述覆铜基板B(11)进行显影处理,以实现在所述覆铜基板B(11)的另一面上形成有光致抗蚀干膜覆盖的线路图形、以及露出无光致抗蚀干膜覆盖的待处理铜箔;随之对显影处理后的所述覆铜基板B(11)进行蚀刻处理,以实现将所述覆铜基板B(11)另一面上的待处理铜箔蚀刻掉;
2E)、将覆盖在所述覆铜基板B(11)两面上的光致抗蚀干膜去除,再经清洗、烘干处理后,即可得到所述具有单面线路的双面覆铜基板Ⅱ(21);
步骤3)、将所述单面覆铜基板(20)、PP片(22)和所述双面覆铜基板Ⅱ(21)顺序叠放、并对位,其中,所述单面覆铜基板(20)的铜箔背向所述PP片(22),所述双面覆铜基板Ⅱ(21)的线路朝向所述PP片(22);
步骤4)、将叠放对位好的所述单面覆铜基板(20)、所述PP片(22)和所述双面覆铜基板Ⅱ(21)压合在一起,形成一假四层板,即为该MEMS封装载板叠构结构。
2.一种MEMS封装载板叠构,采用权利要求1所述的MEMS封装载板叠构的制作方法制备而成。
CN202010273802.5A 2020-04-09 2020-04-09 Mems封装载板叠构及其制作方法 Active CN111328217B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010273802.5A CN111328217B (zh) 2020-04-09 2020-04-09 Mems封装载板叠构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010273802.5A CN111328217B (zh) 2020-04-09 2020-04-09 Mems封装载板叠构及其制作方法

Publications (2)

Publication Number Publication Date
CN111328217A CN111328217A (zh) 2020-06-23
CN111328217B true CN111328217B (zh) 2021-09-17

Family

ID=71172047

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010273802.5A Active CN111328217B (zh) 2020-04-09 2020-04-09 Mems封装载板叠构及其制作方法

Country Status (1)

Country Link
CN (1) CN111328217B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114025473A (zh) * 2021-11-17 2022-02-08 博罗县宏瑞兴电子有限公司 Pcb基板及其生产方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8020292B1 (en) * 2010-04-30 2011-09-20 Ddi Global Corp. Methods of manufacturing printed circuit boards
CN103517567B (zh) * 2012-06-29 2016-04-06 珠海方正科技高密电子有限公司 一种印制电路板的制作方法以及pcb
CN103458630B (zh) * 2013-08-09 2016-12-28 高德(无锡)电子有限公司 一种克服印刷电路板覆铜基板薄板作业限制的方法
CN105430925B (zh) * 2015-12-21 2018-06-01 深圳市迅捷兴科技股份有限公司 厚铜线路板制作方法

Also Published As

Publication number Publication date
CN111328217A (zh) 2020-06-23

Similar Documents

Publication Publication Date Title
KR101528763B1 (ko) 캐리어를 갖는 금속 호일 및 이를 사용하여 적층 기판을 제조하는 방법
JP2011199077A (ja) 多層配線基板の製造方法
JP2000141388A (ja) 積層方法
KR100897668B1 (ko) 캐리어를 이용한 인쇄회로기판의 제조 방법
CN111328217B (zh) Mems封装载板叠构及其制作方法
KR100916124B1 (ko) 코어리스 기판 가공을 위한 캐리어 및 코어리스 기판 가공방법
JP2022008960A5 (zh)
CN105530769B (zh) 一种印制电路板的加工方法及印制电路板
CN112822854A (zh) 一种薄型单面柔性电路板的制作方法
TWI519225B (zh) 多層軟性線路結構的製作方法
CN106550555B (zh) 一种奇数层封装基板及其加工方法
TWI708542B (zh) 背膠銅箔增層製程
KR20090065622A (ko) 코어리스 기판 가공을 위한 캐리어 제작 방법 및 이를이용한 코어리스 기판
JP2013115315A (ja) 配線板の製造方法
TW202234960A (zh) 具導通孔之電路板線路結構的製作方法
JP2017157700A (ja) 回路基板の製造方法
JP2019194007A5 (zh)
CN114080089B (zh) 传输线结构及其制作方法
KR20050090341A (ko) 연성인쇄회로기판의 제조방법 및 그 원자재의 구조
CN111312680B (zh) 一种无芯封装基板的承载板及制备方法
US11178774B1 (en) Method for manufacturing circuit board
TWI757157B (zh) 線路基板的製作方法
TWI433622B (zh) 具平滑表面的電路基板結構的製造方法
CN112822856A (zh) 一种改善皱折的薄型双面柔性电路板的制作方法
TWI639365B (zh) 線路基板及線路基板的製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant