CN111327845A - 图像传感器及其驱动方法 - Google Patents

图像传感器及其驱动方法 Download PDF

Info

Publication number
CN111327845A
CN111327845A CN201910930419.XA CN201910930419A CN111327845A CN 111327845 A CN111327845 A CN 111327845A CN 201910930419 A CN201910930419 A CN 201910930419A CN 111327845 A CN111327845 A CN 111327845A
Authority
CN
China
Prior art keywords
transistor
substrate
node
setup time
image sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910930419.XA
Other languages
English (en)
Inventor
沈喜成
金暻河
李美罗
周雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN111327845A publication Critical patent/CN111327845A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/533—Control of the integration time by using differing integration times for different sensor regions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

图像传感器的像素驱动电路包括：第一晶体管，用于将光电二极管的输出信号发送到浮动扩散节点；第二晶体管，用于将浮动扩散节点的电压复位到像素电压；第三晶体管，用于输出浮动扩散节点中的电荷；第四晶体管，用于对第三晶体管的输出节点进行预充电；第五晶体管，用于将浮动扩散节点中的电荷发送到第一节点；第六晶体管，用于将像素电压发送到第二节点；第七晶体管，用于输出第二节点中的电荷；第八晶体管，用于将第七晶体管的输出信号输出到列线；以及第九晶体管，用于将第三晶体管的输出信号输出到列线。

Description

图像传感器及其驱动方法
相关专利的交叉引用
2018年12月13日在韩国知识产权局(KIPO)提交的题为“图像传感器及其驱动方法(Image Sensor and Method of Driving the Same)”的韩国专利申请第10-2018-0160803号整体引入本文作为参考。
技术领域
实施例涉及能够支持全局快门方法和滚动快门方法的操作的图像传感器，以及驱动该图像传感器的方法。
背景技术
图像传感器将光学图像转换为电信号。可以通过调整图像传感器的曝光时间来确定形成电信号的光电子的数量。可以使用滚动快门方法和全局快门方法来调整曝光时间。滚动快门方法对于像素阵列的每行控制光电子在期间不同地累积的时间。全局快门方法对于像素阵列的所有行以相同的方式控制光电子在期间累积的时间。
发明内容
根据示例性实施例的图像传感器包括：像素阵列，其中布置有多个像素；行驱动器，用于向多个像素提供控制信号；定时生成器，用于控制行驱动器的操作；以及读出电路，被配置为输出多个像素的图像信号。多个像素中的每一个包括光电二极管和像素驱动电路。像素驱动电路包括：第一晶体管，用于将光电二极管的输出信号发送到浮动扩散节点；第二晶体管，用于将浮动扩散节点的电压复位到像素电压；第三晶体管，用于输出浮动扩散节点中的电荷；第四晶体管，用于对第三晶体管的输出节点进行预充电；第五晶体管，用于将浮动扩散节点中的电荷发送到第一节点；第六晶体管，用于将像素电压发送到第二节点；第七晶体管，用于输出第二节点中的电荷；第八晶体管，用于将第七晶体管的输出信号输出到列线；以及第九晶体管，用于将第三晶体管的输出信号输出到列线。
根据示例性实施例的图像传感器包括：像素阵列，其中布置有多个像素；行驱动器，用于向多个像素提供控制信号；定时生成器，用于控制行驱动器的操作；以及读出电路，用于输出多个像素的图像信号。多个像素中的每一个包括光电二极管和像素驱动电路。像素驱动电路包括：第一晶体管，用于将光电二极管的输出信号发送到浮动扩散节点；第二晶体管，用于将浮动扩散节点的电压复位到像素电压；第三晶体管，用于输出浮动扩散节点中的电荷；第四晶体管，用于对第三晶体管的输出节点进行预充电；第五晶体管，用于将浮动扩散节点中的电荷发送到第一节点；第六晶体管，用于将像素电压发送到第二节点；第七晶体管，用于输出第二节点中的电荷；第八晶体管，用于将第七晶体管的输出信号输出到列线；以及第九晶体管，用于将第三晶体管的输出信号输出到列线。连接到列线的钳位晶体管、光电二极管和像素驱动电路分布在多个垂直堆叠的基板上。
根据示例性实施例的驱动图像传感器的方法包括用于图像传感器的全局快门驱动方法，该图像传感器包括包含光电二极管和多个晶体管的多个像素。第一晶体管连接到光电二极管和浮动扩散节点。第二晶体管连接到浮动扩散节点和像素电压。第三晶体管由浮动扩散节点控制并连接到像素电压。第四晶体管连接到第三晶体管并接地。第五晶体管连接到第三晶体管和第一节点。第六晶体管连接到第五晶体管和第二节点。第七晶体管连接到第二节点和像素电压。第八晶体管连接到第七晶体管和列线。第九晶体管位于第三晶体管和列线之间。该方法包括，在其中第四至第六晶体管导通的复位建立时间期间，导通第九晶体管以将第三晶体管的输出输出至列线，并且在复位建立时间之后关断第六和第九晶体管。
附图说明
通过参考附图详细描述示例性实施例，特征对于本领域技术人员将变得显而易见，其中：
图1示出了根据实施例的包括图像传感器的图像处理系统。
图2示出了图1中所示的图像传感器的视图。
图3A示出了全局快门模式的操作的视图。
图3B示出了滚动快门模式的操作的视图。
图4示出了图1中所示的读出电路的视图。
图5A示出了图2中所示的像素的电路图的一个示例的视图。
图5B示出了图2中所示的像素的电路图的一个示例的视图。
图5C至5G示出了图5A中所示的光电二极管和像素驱动电路分布在多个基板上的不同示例。
图6示出了全局快门模式的信号时序图。
图7示出了用于描述在全局快门模式中太阳光点如何发生的信号时序图。
图8示出了用于描述滚动快门模式的驱动方法的信号时序图。
具体实施方式
在下文中，将参考附图如下描述根据示例实施例的图像传感器及其驱动方法。
图1示出了根据实施例的包括图像传感器的图像处理系统。图2示出了图1中所示的图像传感器。
参考图1和2，图像处理系统包括图像传感器100和数字信号处理器(DSP)200。图像传感器100和DSP 200均可以实现为一个芯片，或者可以一起实现为单个芯片。
图像传感器100可以生成用于通过光学透镜输入的对象的数字像素信号。图像传感器100可以包括像素阵列110、行驱动器120、定时生成器130、读出电路140以及斜坡信号生成器150。
像素阵列110可包括以矩阵布置的多个像素112。作为一个示例，像素阵列110可以包括以矩阵布置的多个像素112，其中像素112的每个分别连接到多个行线和多个列线。多个像素112可以形成有源像素传感器(APS)。
像素112可包括传递红光的红色滤光器、传递绿光的绿色滤光器和传递蓝光的蓝色滤光器。在一个实施方式中，像素112可以包括在其他波长区域中透射(transmit)光的滤光器或滤色器。作为一个示例，像素112可以包括白色滤色器、青色滤色器、品红色滤色器和/或黄色滤色器。
像素112可以包括多个晶体管(参见图5A)和光电二极管PD。多个像素112中的每一个可以使用光电二极管PD感测光并且将感测的光转换为电信号以生成图像信号。将参考图5A描述多个像素112中的每一个的结构和操作。多个像素112中的每一个可以被定义为单位像素，并且多个像素112形成一个像素阵列110。
行驱动器120可以基于从定时生成器130接收的多个行驱动器控制信号RCS来生成多个行控制信号CS1至CSj。行驱动器120可以发送多个行控制信号CS1至CSj到像素阵列110以在定时生成器130的控制下控制多个像素112中的每一个的操作。多个行控制信号CS1到CSj中的每一个对应于像素阵列110的j行中的每一行，因此可以逐行控制像素阵列110。多个行控制信号CS1至CSj中的每一个可以包括溢出控制信号、存储控制信号、传送控制信号、复位控制信号和选择控制信号。响应于从行驱动器120提供的行控制信号CS1至CSj，像素阵列110可以将从所选择的一行或多行生成的复位信号和图像信号输出到读出电路140。
定时生成器130可以包括控制寄存器块132。控制寄存器块132可以在DSP 200的控制下控制定时生成器130、斜坡信号生成器150和读出电路140的操作。定时生成器130可以生成行驱动器控制信号RCS，使得图像传感器100根据其操作模式在全局快门或滚动快门模式下操作。可以将在定时生成器130中生成的行驱动器控制信号RCS输入到行驱动器120。
图3A示出了全局快门模式的操作。图3B示出了滚动快门模式的操作。
参考图1至图3B，可以在全局快门模式和滚动快门模式下驱动图像传感器100。当在全局快门模式下驱动图像传感器100时，如图3A所示，可以以相同的方式对像素阵列110的所有像素112控制光电二极管PD的积分时间。换句话说，可以在相同的曝光时间内同时曝光每个像素。当以滚动快门模式驱动图像传感器100时，如图3B所示，对于像素阵列的每一行，光电二极管PD的积分时间被不同地控制。换句话说，像素并非全部同时曝光，而是沿像素扫描曝光，并且像素的曝光时间可能部分重叠。积分时间可以指在期间光电二极管PD实质上累积光电子并且与曝光时间相关的时间。取决于示例实施例，对于所有行或特定组的行，积分时间可以是相同的。可以通过DSP 200设置图像传感器100的操作模式。
图4是示出图1中所示的读出电路的视图。参考图1至图4，读出电路140可以包括多个相关的双采样(CDS)电路142(在下文中，称为CDS电路)、模数转换器(ADC)144、输出校正电路146以及缓冲电路148。
CDS电路142可以对从布置在像素阵列110中的多个列线输出的每个像素信号P1到Pk(其中k是自然数)执行CDS。CDS电路142可以将相关的双采样像素信号和从斜坡信号生成器150输出的斜坡信号RAMP相互比较(例如，比较电压电平)。CDS电路142可以根据相关的双采样像素信号和斜坡信号RAMP的比较结果输出比较信号。
作为一个示例，为了输出图像信号和复位信号RST之间的差异，CDS电路142可以使用斜坡信号RAMP来检测图像信号和复位信号RST之间的差异。此外，CDS电路142可以根据斜坡信号RAMP的斜率输出比较信号。可以基于在定时生成器130中生成的控制信号来驱动斜坡信号生成器150。
可以从定时生成器130输出时钟CLK到读出电路140。时钟CLK可以由位于计数器内部或在定时生成器130内部的计数器控制器基于在定时生成器130中生成的计数器控制信号生成。
响应于从定时生成器130接收的斜坡信号RAMP和时钟信号CLK_CNT，ADC 144可以从像素阵列110接收模拟视频信号。ADC 144可以基于视频信号和复位信号之间差异将模拟视频信号转换为数字信号。ADC 144可以将接收的视频信号转换为数字信号。CDS电路142可以包括在ADC 144中。ADC144可以使用CDS方法将模拟信号转换为数字信号。
输出校正电路146可以使用ADC 144的多条输出数据中的、与具有光信号的行相对应的信号和与不具有光信号的行对应的信号来校正输出数据。
缓冲电路148可以锁存并放大输出校正电路146的输出信号，以生成数字像素信号(每个像素的传感器输出信号)。缓冲电路148可以将数字像素信号发送到DSP 200。
参考图1，DSP 200可以包括图像信号处理器210、传感器控制器220和接口230。图像信号处理器210可以控制传感器控制器220(其控制控制寄存器块132)和接口230。
作为一个示例，图像传感器100和DSP 200均可以实现为芯片，或者可以实现为单个封装，例如，多芯片封装。作为一个示例，图像传感器100和图像信号处理器210可以实现为单个芯片。
图像信号处理器210可以处理从缓冲电路148接收的数字像素信号，并将处理后的图像数据发送到接口230。在图像信号处理器210的控制下，传感器控制器220生成用于控制行驱动器120、定时生成器130、读出电路140和斜坡信号生成器150的各种控制信号。接口230可以将在图像信号处理器210中处理的图像数据输出到外部。作为一个示例，接口230可以将在图像信号处理器210中处理的图像数据IDATA输出到显示器。
作为一个示例，显示器可以实现为薄膜晶体管-液晶显示器(TFT-LCD)、发光二极管(LED)显示器、有机LED(OLED)显示器或有源矩阵OLED(AMOLED)显示器。
图像处理系统可以实现为便携式电子设备。便携式电子设备可以实现为膝上型计算机、移动电话、智能电话、平板电脑、个人数字助理(PDA)、企业数字助理(EDA)、数字静态照相机、数字摄像机、便携式多媒体播放器(PMP)、移动互联网设备(MID)、可穿戴计算机、物联网(IoT)设备或物联网(IoE)设备。
图5A示出了图2中所示的像素的电路图的示例。图6是全局快门模式的信号时序图。
参考图2、图5A和图6，可以在行驱动器120中生成施加到每个像素112的像素驱动电路10a的控制信号。像素112可以包括光电二极管PD、多个晶体管11至19以及多个电容器C1和C2。光电二极管PD和多个晶体管11至19可以形成在N型基板中的P型阱(P阱，P-well)中。在一个实施方式中，光电二极管PD和多个晶体管11至19可以形成在P型基板中的N型阱(N阱)中。
光电二极管PD累积(或收集)响应于入射光而生成的光电子。光电二极管PD是光电转换器件的示例，并且可以是光电二极管、光电晶体管、光栅极、钉扎光电二极管(PPD)、它们的组合等中的至少一种。
多个晶体管11至19可以包括第一晶体管11(TG，传送晶体管)、第二晶体管12(RG，复位晶体管)、第三晶体管13(SF，第一源极跟随晶体管)、第四晶体管图14(PC，预充电晶体管)、第五晶体管15(SMPL，采样晶体管)、第六晶体管16(CAL，校准晶体管)、第七晶体管17(SF，第二源极跟随晶体管)、第八晶体管18(SEL1，第一选择晶体管)以及第九晶体管19(SEL2，第二选择晶体管)。
第一晶体管11(TG，传送晶体管)可以在光电二极管PD和浮动扩散节点FD之间。第一晶体管11(TG，传送晶体管)具有可以连接到光电二极管PD的输出端子的第一端子和可以连接到浮动扩散节点FD的第二端子。可以将传送控制信号TG输入到第一晶体管11(TG，传送晶体管)的栅极端子。可以基于从行驱动器120输入到其栅极端子的传送控制信号TG来导通或关断第一晶体管11(TG，传送晶体管)。
第一晶体管11(TG，传送晶体管)可以在复位建立时间期间关断并且在信号设置时间之前导通。当第一晶体管11(TG，传送晶体管)导通时，从光电二极管PD输出的电荷累积在浮动扩散节点FD中。也就是说，当第一晶体管11(TG，传送晶体管)导通时，光电二极管PD的输出信号被发送到浮动扩散节点FD。
第二晶体管12(RG，复位晶体管)可以在像素电压Vpix和浮动扩散节点FD之间。第二晶体管12(RG，复位晶体管)具有可以被提供像素电压Vpix的第一端子和可以被连接到浮动扩散节点FD的第二端子。可以将复位控制信号RG输入到第二晶体管12(RG，复位晶体管)的栅极端子。可以基于从行驱动器120输入到其栅极端子的复位控制信号RG来导通或关断第二晶体管12(RG，复位晶体管)。
第二晶体管12(RG，复位晶体管)可以在复位建立时间之前导通，并且在复位建立时间期间关断。在复位建立时间之后的信号建立时间期间，第二晶体管12(RG，复位晶体管)可以保持在关断状态。第二晶体管12(RG，复位晶体管)可以响应于复位控制信号RG移除浮动扩散节点FD中的光电子。也就是说，当第二晶体管12(RG，复位晶体管)导通时，浮动扩散节点FD的电压电平被复位为像素电压Vpix。
第三晶体管13(SF，第一源极跟随晶体管)可以在像素电压Vpix、第四晶体管14(PC，预充电晶体管)和第五晶体管15(SMPL，采样晶体管)之间。具体地，第三晶体管13(SF，第一源极跟随晶体管)具有可以被提供像素电压Vpix的第一端子和可以被连接到第四晶体管14(PC，预充电晶体管)和第五晶体管15(SMPL，采样晶体管)的第二端子。
可以将浮动扩散节点FD中的电荷输入到第三晶体管13(SF，第一源极跟随晶体管)的栅极端子。第三晶体管13(SF，第一源极跟随晶体管)可以基于根据浮动扩散节点FD中的电荷确定的电压电平来操作。可以由浮动扩散节点FD的电压操作第三晶体管13(SF，第一源极跟随晶体管)，以将浮动扩散节点FD中的电荷输出到第四晶体管14(PC，预充电晶体管)、第五晶体管15(SMPL，采样晶体管)以及第九晶体管19(SEL2，第二选择晶体管)。
第四晶体管14(PC，预充电晶体管)可以在第三晶体管13(SF，第一源极跟随晶体管)和地GND之间。第四晶体管14(PC，预充电晶体管)具有可以连接到第三晶体管13(SF，第一源极跟随晶体管)的第一端子和可以接地GND的第二端子。可以将预充电控制信号PC输入到第四晶体管14(PC，预充电晶体管)的栅极端子。第四晶体管14(PC，预充电晶体管)可以基于从行驱动器120输入到其栅极端子的预充电控制信号PC而导通或关断。当第四晶体管14(PC，预充电晶体管)导通时，可以对第三晶体管13(SF，第一源极跟随晶体管)的第二端子所连接的节点进行预充电。也就是说，当第四晶体管14(PC，预充电晶体管)导通时，第五晶体管15(SMPL，采样晶体管)的输入端子所连接的节点被预充电。第四晶体管14(PC，预充电晶体管)可以在复位建立时间之前导通，并且可以保持在导通状态直到信号建立时间。
第五晶体管15(SMPL，采样晶体管)可以在第三晶体管13(SF，第一源极跟随晶体管)和第七晶体管17(SF，第二源极跟随晶体管)之间。第五晶体管15(SMPL，采样晶体管)可以设置在第四晶体管14(PC，预充电晶体管)和第六晶体管16(CAL，校准晶体管)之间。第五晶体管15(SMPL，采样晶体管)的第一端子可以连接到第三晶体管13(SF，第一源极跟随晶体管)的第二端子和第四晶体管14(PC，预充电晶体管)。第五晶体管15的第二端子(SMPL，采样晶体管)可以连接到第六晶体管16(CAL，校准晶体管)和第七晶体管17(SF，第二源极跟随晶体管)。
可以将采样控制信号样本输入到第五晶体管15(SMPL，采样晶体管)的栅极端子。可以基于从行驱动器120输入到其栅极端子的采样控制信号样本来导通或关断第五晶体管15(SMPL，采样晶体管)。第五晶体管15(SMPL，采样晶体管)可以在复位建立时间之前导通，并且可以保持在导通状态直到信号建立时间。当第五晶体管15(SMPL，采样晶体管)导通时，浮动扩散节点FD中的电荷被转移到第一节点n1。当第五晶体管15(SMPL，采样晶体管)导通时，采样第一电容器C1和第二电容器C2中的电荷。
第一电容器C1的第一端子可以连接到第五晶体管15(SMPL，采样晶体管)的输入端子。第一电容器C1的第二端子可以接地。第二电容器C2的第一端子可以连接到第五晶体管15(SMPL，采样晶体管)的输入端子和第一电容器C1的第一端子。第二电容器C2的第二端子可以连接到第六晶体管16(CAL，校准晶体管)的第二端子和第七晶体管17(SF，第二源极跟随晶体管)的栅极端子。
第一节点n1可以在第五晶体管15(SMPL，采样晶体管)的第二端子和第七晶体管17(SF，第二源极跟随晶体管)的栅极端子之间。第二节点n2可以在第六晶体管16(CAL，校准晶体管)的第二端子和第七晶体管17(SF，第二源极跟随晶体管)的栅极端子之间。
第六晶体管16(CAL，校准晶体管)可以在像素电压Vpix和第二节点n2之间，例如，在第五晶体管15(SMPL，采样晶体管)和第七晶体管17(SF，第二源跟随晶体管)之间。可以将像素电压Vpix提供给第六晶体管16(CAL，校准晶体管)的第一端子。第六晶体管16(CAL，校准晶体管)的第一端子可以连接到第七晶体管17(SF，第二源极跟随晶体管)。可以将校准控制信号Cal输入到第六晶体管16(CAL，校准晶体管)的栅极端子。第六晶体管16(CAL，校准晶体管)可以基于从行驱动器120输入到其栅极端子的校准控制信号Cal而导通或关断。当第六晶体管16(CAL，校准晶体管)导通时，像素电压Vpix被传送到第二节点n2。
第七晶体管17(SF，第二源极跟随晶体管)可以在像素电压Vpix和第八晶体管18(SEL1，第一选择晶体管)之间。第七晶体管17(SF，第二源极跟随晶体管)的栅极端子可以连接到第二节点n2。可以将像素电压Vpix提供给第七晶体管17(SF，第二源极跟随晶体管)的第一端子。第七晶体管17(SF，第二源极跟随晶体管)的第二端子可以连接到第八晶体管18(SEL1，第一选择晶体管)。第七晶体管17(SF，第二源极跟随晶体管)可以基于根据第二节点n2中的电荷确定的电压电平来操作。
第八晶体管18(SEL1，第一选择晶体管)可以在第七晶体管17(SF，第二源极跟随晶体管)和列线之间。第八晶体管18(SEL1，第一选择晶体管)具有可以连接到第七晶体管17(SF，第二源极跟随晶体管)的第一端子和可以连接到列线的第二端子。可以将第一选择控制信号Sel 1输入到第八晶体管18(SEL1，第一选择晶体管)的栅极端子。第八晶体管18(SEL1，第一选择晶体管)可以基于从行驱动器120输入到其栅极端子的第一选择控制信号Sel1而导通或关断。当第八晶体管18(SEL1，第一选择晶体管)导通时，将第七晶体管17(SF，第二源极跟随晶体管)的输出信号(作为一个示例，模拟像素信号)输出到列线。
第九晶体管19(SEL2，第二选择晶体管)可以在第三晶体管13(SF，第一源极跟随晶体管)的第二端子和列线之间。第九晶体管19(SEL2，第二选择晶体管)的第一端子可以连接到第三晶体管13(SF，第一源极跟随晶体管)的第二端子和第五晶体管15(SMPL，采样晶体管)的第一端子。第九晶体管19(SEL2，第二选择晶体管)的第二端子可以连接到列线。可以将第二选择控制信号Sel 2输入到第九晶体管19(SEL2，第二选择晶体管)的栅极端子。第九晶体管19(SEL2，第二选择晶体管)可以基于从行驱动器120输入到其栅极端子的第二选择控制信号Sel2而导通或关断。
在全局快门模式中，第九晶体管19(SEL2，第二选择晶体管)可以在复位建立时间期间基于第二选择控制信号Sel2保持在导通状态。在全局快门模式中在第二选择控制信号Sel 2的基础上，第九晶体管19(SEL2，第二选择晶体管)可以在复位建立时间之后保持在关断状态。第九晶体管19(SEL2，第二选择晶体管)可以连接到钳位晶体管21(Vclamp)和像素晶体管22，在每个列线中提供其每一个之一。
作为一个示例，当第九晶体管19(SEL2，第二选择晶体管)导通时，第三晶体管13(SF，第一源极跟随晶体管)的输出信号可以输出到列线。第九晶体管19(SEL2，第二选择晶体管)可以将第三晶体管13(SF，第一源极跟随晶体管)的输出维持在或高于预定电压。第三晶体管13(SF，第一源极跟随晶体管)的输出节点可以被第九晶体管19(SEL2，第二选择晶体管)钳位，使得第三晶体管13(SF，第一源极跟随晶体管)的输出可以维持在或高于预定电压。第三晶体管13(SF，第一源极跟随晶体管)的输出节点可以通过第九晶体管19(SEL2，第二选择晶体管)旁路到列线，使得第三晶体管13(SF，第一源跟随晶体管)的输出可以保持在或高于预定电压。
图5B示出了图2中所示的像素的电路图的另一示例。除了第六晶体管16a(SMPL2，第二采样晶体管)和第二电容器C2a之外，图5B所示的像素驱动电路10b与图5A所示的像素驱动电路10a相同。可以省略除第六晶体管16a(SMPL2，第二采样晶体管)和第二电容器C2a之外的其他组件的详细描述。参考图2、图5B和图6，可以在行驱动器120中生成施加到每个像素112的像素驱动电路10b的控制信号。像素112可以包括光电二极管PD、多个晶体管11至19以及多个电容器C1和C2a。
多个晶体管11至19可以包括第一晶体管11(TG，传送晶体管)、第二晶体管12(RG，复位晶体管)、第三晶体管13(SF，第一源极跟随晶体管)、第四晶体管图14(PC，预充电晶体管)、第五晶体管15(SMPL1，第一采样晶体管)、第六晶体管16a(SMPL2，第二采样晶体管)、第七晶体管17(SF，第二源极跟随晶体管)、第八晶体管图18(SEL1，第一选择晶体管)以及第九晶体管19(SEL2，第二选择晶体管)。
第一晶体管11(TG，传送晶体管)可以基于从行驱动器120输入到其栅极端子的传送控制信号TG而导通或关断。第一晶体管11(TG，传送晶体管)可以在复位建立时间期间关断，并在信号设置时间之前导通。当第一晶体管11(TG，传送晶体管)导通时，从光电二极管PD输出的电荷累积在浮动扩散节点FD中。
第二晶体管12(RG，复位晶体管)可以基于从行驱动器120输入到其栅极端子的复位控制信号RG而导通或关断。第二晶体管12(RG，复位晶体管)可以在复位建立时间之前导通，并在复位建立时间期间关断。在复位建立时间之后的信号建立时间期间，第二晶体管12(RG，复位晶体管)可以保持在关断状态。第二晶体管12(RG，复位晶体管)可以响应于复位控制信号RG移除浮动扩散节点FD中的光电子。
第三晶体管13(SF，第一源极跟随晶体管)可以基于根据浮动扩散节点FD中的电荷确定的电压电平来操作。第三晶体管13(SF，第一源极跟随晶体管)可以由浮动扩散节点FD的电压操作，以将浮动扩散节点FD中的电荷输出到第四晶体管14(PC，预充电晶体管)和第九晶体管19(SEL2，第二选择晶体管)。
第四晶体管14(PC，预充电晶体管)可以基于从行驱动器120输入到其栅极端子的预充电控制信号PC而导通或关断。当第四晶体管14(PC，预充电晶体管)导通时，第三晶体管13(SF，第一源极跟随晶体管)的第二端子所连接的节点被预充电。第四晶体管14(PC，预充电晶体管)可以在复位建立时间之前导通，并且可以在信号建立时间期间保持在导通状态。
第五晶体管15(SMPL1，第一采样晶体管)可以在第三晶体管13(SF，第一源极跟随晶体管)和第七晶体管17(SF，第二源极跟随晶体管)之间。第五晶体管15(SMPL1，第一采样晶体管)可以在第四晶体管14(PC，预充电晶体管)和第六晶体管16(CAL，校准晶体管)之间。第五晶体管15(SMPL1，第一采样晶体管)的第一端子可以连接到第三晶体管13(SF，第一源极跟随晶体管)的第二端子和第四晶体管14(PC，预充电晶体管)。第五晶体管15(SMPL1，第一采样晶体管)的第二端子可以连接到第六晶体管16a(SMPL2，第二采样晶体管)和第七晶体管17(SF，第二源极跟随晶体管)。
第五晶体管15(SMPL1，第一采样晶体管)可以基于从行驱动器120输入到其栅极端子的采样控制信号样本而导通或关断。第五晶体管15(SMPL1，第一采样晶体管)可以在复位建立时间之前导通并保持导通状态直到信号建立时间。当第五晶体管15(SMPL1，第一采样晶体管)导通时，浮动扩散节点FD中的电荷被转移到第一节点n1。当第五晶体管15(SMPL1，第一采样晶体管)导通时，采样第一电容器C1中的电荷。
第一电容器C1的第一端子可以连接到第五晶体管15(SMPL1，第一采样晶体管)的第二端子。第一电容器C1的第二端子可以接地。
第六晶体管16a(SMPL2，第二采样晶体管)可以基于从行驱动器120输入到其栅极端子的采样控制信号样本而导通或关断。第六晶体管16a(SMPL2，第二采样晶体管)可以在复位建立时间之前导通并保持导通状态直到信号建立时间。当第六晶体管16a(SMPL2，第二采样晶体管)导通时，第一节点n1中的电荷被转移到第二节点n2。当第六晶体管16a(SMPL2，第二采样晶体管)导通时，采样第二电容器C2a中的电荷。
第二电容器C2a的第一端子可以连接到第六晶体管16a(SMPL2，第二采样晶体管)的输入端子。第二电容器C2a的第二端子可以接地。
第一节点n1可以在第五晶体管15(SMPL1，第一采样晶体管)的第二端子和第七晶体管17(SF，第二源极跟随晶体管)的栅极端子之间。第二节点n2可以在第六晶体管16a(SMPL2，第二采样晶体管)的第二端子和地之间。
第七晶体管17(SF，第二源极跟随晶体管)可以在像素电压Vpix和第八晶体管18(SEL1，第一选择晶体管)之间。第七晶体管17(SF，第二源极跟随晶体管)的栅极端子可以连接到第二节点n2。可以将像素电压Vpix提供给第七晶体管17(SF，第二源极跟随晶体管)的第一端子。第七晶体管17(SF，第二源极跟随晶体管)的第二端子可以连接到第八晶体管18(SEL1，第一选择晶体管)。第七晶体管17(SF，第二源极跟随晶体管)可以基于根据第二节点n2中的电荷确定的电压电平来操作。
第八晶体管18(SEL1，第一选择晶体管)可以基于从行驱动器120输入到其栅极端子的第一选择控制信号Sel 1而导通或关断。当第八晶体管18(SEL1，第一选择晶体管)导通时，第七晶体管17(SF，第二源极跟随晶体管)的输出信号(作为一个示例，模拟像素信号)输出到列线。
第九晶体管19(SEL2，第二选择晶体管)可以在第三晶体管13(SF，第一源极跟随晶体管)的第二端子和列线之间。第九晶体管19(SEL2，第二选择晶体管)的第一端子可以连接到第三晶体管13(SF，第一源极跟随晶体管)的第二端子和第五晶体管15(SMPL，采样晶体管)的第一端子。第九晶体管19(SEL2，第二选择晶体管)的第二端子可以连接到列线。可以将第二选择控制信号Sel 2输入到第九晶体管19(SEL2，第二选择晶体管)的栅极端子。第九晶体管19(SEL2，第二选择晶体管)可以基于从行驱动器120输入到其栅极端子的第二选择控制信号Sel2而导通或关断。
在全局快门模式中，第九晶体管19(SEL2，第二选择晶体管)可以在复位建立时间期间基于第二选择控制信号Sel 2而保持在导通状态。在全局快门模式中在第二选择控制信号Sel 2的基础上，第九晶体管19(SEL2，第二选择晶体管)可以在复位建立时间之后保持在关断状态。第九晶体管19(SEL2，第二选择晶体管)可以连接到钳位晶体管21(Vclamp)和像素晶体管22，在每个列线中提供其每一个之一。
作为一个示例，当第九晶体管19(SEL2，第二选择晶体管)导通时，第三晶体管13(SF，第一源极跟随晶体管)的输出信号输出到列线。第九晶体管19(SEL2，第二选择晶体管)可以将第三晶体管13(SF，第一源极跟随晶体管)的输出维持在或高于预定电压。第三晶体管13(SF，第一源极跟随晶体管)的输出节点可以被第九晶体管19(SEL2，第二选择晶体管)钳位，使得第三晶体管13(SF，第一源极跟随晶体管)的输出可以维持在或高于预定电压。第三晶体管13(SF，第一源极跟随晶体管)的输出节点可以通过第九晶体管19(SEL2，第二选择晶体管)旁路到列线，使得第三晶体管13(SF，第一源跟随晶体管)的输出可以保持在或高于预定电压。
图5C至图5G示出了在多个基板上分布图5A中所示的光电二极管、像素驱动电路以及钳位晶体管21和像素晶体管22的不同示例。具体地，在图像传感器100的每个像素112中提供的光电二极管PD和像素驱动电路，以及在每个列线中提供每一个之一的钳位晶体管21和像素晶体管22可以分布在多个基板上，例如，两个或三个基板。例如，钳位晶体管21和像素晶体管22可以在第一基板(例如，下基板)上。光电二极管和像素驱动电路可以分布在垂直堆叠在第一基板上的一个或多个基板上。所有垂直堆叠的基板可以彼此电连接。
如图5C所示，光电二极管PD、多个晶体管11至19以及多个电容器C1和C2可以全部在第二基板(例如，上基板)上。
如图5D所示，像素驱动电路的第五晶体管15(SMPL，采样晶体管)、第六晶体管16(CAL，校准晶体管)、第七晶体管17(SF，第二源极跟随晶体管)、第八晶体管18(SEL1，第一选择晶体管)、第九晶体管19(SEL2，第二选择晶体管)、第一电容器C1以及第二电容器C2可以在第二基板(例如，中间基板)上。像素驱动电路的第一晶体管11(TG，传送晶体管)、第二晶体管12(RG，复位晶体管)、第三晶体管13(SF，第一源极跟随晶体管)、第四晶体管14(PC，预充电晶体管)以及光电二极管PD可以在第三基板(例如，上基板)上。
如图5E所示，像素驱动电路的第四晶体管14(PC，预充电晶体管)、第五晶体管15(SMPL，采样晶体管)、第六晶体管16(CAL，校准晶体管)、第七晶体管17(SF，第二源极跟随晶体管)、第八晶体管18(SEL1，第一选择晶体管)、第九晶体管19(SEL2，第二选择晶体管)、第一电容器C1以及第二电容器C2可以在第二基板上(例如，中间基板)。像素驱动电路的第一晶体管11(TG，传送晶体管)、第二晶体管12(RG，复位晶体管)、第三晶体管13(SF，第一源极跟随晶体管)以及光电二极管PD可以在第三基板上(例如，上基板)。
如图5F所示，像素驱动电路的第三晶体管13(SF，第一源极跟随晶体管)、第四晶体管14(PC，预充电晶体管)、第五晶体管15(SMPL，采样晶体管)、第六晶体管16(CAL，校准晶体管)、第七晶体管17(SF，第二源极跟随晶体管)、第八晶体管18(SEL1，第一选择晶体管)、第九晶体管19(SEL2，第二选择晶体管)、第一电容器C1以及第二电容器C2可以在第二基板(例如，中间基板)上。像素驱动电路的第一晶体管11(TG，传送晶体管)、第二晶体管12(RG，复位晶体管)和光电二极管PD可以布置在第三基板(例如，上基板)上。
如图5G所示，像素驱动电路的第二晶体管12(RG，复位晶体管)、第三晶体管13(SF，第一源极跟随晶体管)、第四晶体管14(PC，预充电晶体管)、第五晶体管15(SMPL，采样晶体管)、第六晶体管16(CAL，校准晶体管)、第七晶体管17(SF，第二源极跟随晶体管)、第八晶体管18(SEL1，第一选择晶体管)、第九晶体管19(SEL2，第二选择晶体管)、第一晶体管电容器C1以及第二电容器C2可以在第二基板(例如，中间基板)上。像素驱动电路的第一晶体管11(TG，传送晶体管)和光电二极管PD可以在第三基板(例如，上基板)上。
图7是用于描述在全局快门模式中发生太阳光点的原因的示图。参考图5A和7，当像素驱动电路由没有第九晶体管19(SEL2，第二选择晶体管)的八个晶体管(8Tr)形成时，可能在全局快门模式中生成由过度曝光导致的太阳光点(或黑色太阳)。
作为一个示例，可以在积分(帧捕获)之前通过浮动扩散来复位光电二极管PD。可以在复位光电二极管PD之后开始帧捕获。可以在积分之后复位浮动扩散节点FD。这里，生成热噪声或kTC噪声，并且可以在第一电容器C1和第二电容器C2中对包括kTC噪声的复位值进行采样。当未生成太阳光点时，复位值为VDD-Vth，RG。另一方面，当生成太阳光点时，复位值可以具有零电压或类似于零电压的值。在第一电容器C1和第二电容器C2中对复位值进行采样之后，可以关断第六晶体管16(CAL，校准晶体管)。当第六晶体管16(CAL，校准晶体管)关断时，第二节点n2可以是浮置的。此后，切换第一晶体管11(TG，传送晶体管)，并且可以将电荷发送到浮动扩散节点FD。这里，可以在第一电容器C1中对信号值进行采样。因此，可以改变第一节点n1的电压，并且还可以改变第二节点n2的电压。
当第一晶体管11(TG)关断并且光电二极管PD暴露于强光(例如太阳)时，光电二极管PD中的电荷溢出，使得电荷在浮动扩散节点中累积。此外，当第一晶体管11(TG)关断并且光电二极管PD暴露于强光时，光电二极管PD可以通过FD结被充电。
当生成太阳光点时，第一节点n1和第二节点n2的电压不会由于电荷溢出或在复位建立时间期间由PD结生成的电荷而改变。也就是说，在复位建立时间期间，第一节点n1具有零电压或类似于零电压的电压值。结果，在每个像素内执行CDS操作，并且可以将复位信号值传送到第二节点。需要双读出以去除由第七晶体管17(SF，第二源极跟随晶体管)的阈值电压Vth的变化引起的固定模式噪声(FPN)。
参考图5A和图6，在全局快门模式中，第九晶体管19(SEL2，第二选择晶体管)可以总是关断，并且可以根据图6中的控制信号的定时来驱动第一至第八晶体管11至18。因此，在全局快门模式下不生成太阳光点。具体地，第三晶体管13(SF，第一源极跟随晶体管)的第二端子和第八晶体管18(SEL1，第一选择晶体管)的第二端子之间的第九晶体管19(SEL2，第二选择晶体管)可以旁路第七晶体管17(Sf，第二选择晶体管)以连接到列线，该列线连接到在每列中提供其中一个的钳位晶体管Vclamp。在复位建立时间期间，整个像素112的第九晶体管19(SEL2，第二选择晶体管)可以导通。当第九晶体管19(SEL2，第二选择晶体管)导通时，第三晶体管13(SF，第一源极跟随晶体管)的输出节点被钳位并且第三晶体管13(SF，第一源极跟随晶体管)的输出可以保持在或高于预定电压。
图8是用于描述滚动快门模式的驱动方法的信号时序图。参考图5和图8，当在滚动快门模式下操作多个像素112时，在曝光驱动期间可以关断第九晶体管19(SEL2，第二选择晶体管)。此后，在读出驱动期间，第九晶体管19(SEL2，第二选择晶体管)可以导通。
在滚动快门模式下的曝光驱动和读出驱动期间，第四晶体管14(PC，预充电晶体管)、第五晶体管15(SMPL，采样晶体管)和第八晶体管18(SEL1，第一选择晶体管)总是关断。此外，第六晶体管16(CAL，校准晶体管)可以总是关断或者可以短时间导通。
第四晶体管14(PC，预充电晶体管)、第五晶体管15(SMPL，采样晶体管)、第六晶体管16(CAL，校准晶体管)以及第八晶体管18(SEL1，第一选择晶体管)关断以将噪声降低到4-TR像素的水平。可以始终关断第四晶体管14(PC，预充电晶体管)。通过始终关断第四晶体管14(PC，预充电晶体管)，可以在滚动快门模式下高速操作像素，同时省电。
在图像传感器及其驱动方法中，图像传感器可以在捕获高速视频时以滚动快门模式操作，并且可以在捕获静止图像和低速视频时以全局快门模式操作。
根据示例性实施例，通过在生成太阳光点的复位建立时间期间钳位第三晶体管SF(第一源极跟随晶体管)的输出节点，可以将第三晶体管SF(第一源极跟随晶体管)的输出维持或高于预定电压。因此，可以防止在全局快门模式操作中生成太阳光点。
根据示例性实施例，通过始终关断第四晶体管(预充电晶体管)，可以在滚动快门模式操作中执行省电的同时高速执行图像捕获。
本文已经公开了示例实施例，并且尽管采用了特定术语，但是它们仅以一般性和描述性意义来使用和解释，而不是出于限制的目的。在某些情况下，如本领域普通技术人员在提交本申请时显而易见的，结合特定实施例描述的特征、特性和/或元件可以单独使用或与结合其他实施例描述的特征、特性和/或元件组合使用，除非另外特别指示。因此，本领域技术人员将理解，在不脱离所附权利要求中阐述的本发明的精神和范围的情况下，可以在形式和细节上进行各种改变。

Claims (22)

1.一种图像传感器，包括：
像素阵列，其中布置有多个像素；
行驱动器，用于向所述多个像素提供控制信号；
定时生成器，用于控制所述行驱动器的操作；以及
读出电路，用于输出所述多个像素的图像信号，
其中，所述多个像素的每一个包括光电二极管和像素驱动电路，以及
所述像素驱动电路包括：
第一晶体管，用于将所述光电二极管的输出信号发送到浮动扩散节点，
第二晶体管，用于将所述浮动扩散节点的电压复位为像素电压，
第三晶体管，用于输出所述浮动扩散节点中的电荷，
第四晶体管，用于对所述第三晶体管的输出节点进行预充电，
第五晶体管，用于将所述浮动扩散节点中的电荷发送到第一节点，
第六晶体管，用于将所述像素电压发送到第二节点，
第七晶体管，用于输出所述第二节点中的电荷，
第八晶体管，用于将所述第七晶体管的输出信号输出到列线，以及
第九晶体管，用于将所述第三晶体管的输出信号输出到所述列线。
2.如权利要求1所述的图像传感器，其中，当所述多个像素在全局快门模式下操作时，根据第二选择控制信号，所述第九晶体管在复位建立时间期间导通并且在所述复位建立时间之后保持在关断状态。
3.如权利要求2所述的图像传感器，其中，所述第九晶体管钳位所述第三晶体管的输出节点，使得所述第三晶体管的输出电压被恒定地保持。
4.如权利要求2所述的图像传感器，其中，当所述多个像素在所述全局快门模式下操作时，所述第一晶体管在复位建立时间期间关断，并在信号建立时间之前导通。
5.如权利要求2所述的图像传感器，其中，当所述多个像素在所述全局快门模式下操作时，所述第二晶体管在复位建立时间之前导通，在复位建立时间关断，并且在复位建立时间后的信号建立时间期间保持在关断状态。
6.如权利要求2所述的图像传感器，其中，当所述多个像素在所述全局快门模式下操作时，所述第四晶体管在复位建立时间之前导通并且保持在导通状态直到信号建立时间。
7.如权利要求2所述的图像传感器，其中，当所述多个像素在所述全局快门模式下操作时，所述第五晶体管在复位建立时间之前导通并且保持在导通状态直到信号建立时间。
8.如权利要求1所述的图像传感器，其中，所述第九晶体管的第一端子连接到所述第三晶体管的输出端子和所述第五晶体管的输入端子，并且所述第九晶体管的第二端子连接到所述列线。
9.如权利要求8所述的图像传感器，其中，所述第九晶体管连接到与所述列线连接的钳位晶体管。
10.一种图像传感器，包括：
像素阵列，其中布置有多个像素；
行驱动器，用于向所述多个像素提供控制信号；
定时生成器，用于控制所述行驱动器的操作；以及
读出电路，用于输出所述多个像素的图像信号，
其中，所述多个像素中每一个包括光电二极管和像素驱动电路，
所述像素驱动电路包括：
第一晶体管，用于将所述光电二极管的输出信号发送到浮动扩散节点，
第二晶体管，用于将所述浮动扩散节点的电压复位为像素电压，
第三晶体管，用于输出所述浮动扩散节点中的电荷，
第四晶体管，用于对所述第三晶体管的输出节点进行预充电，
第五晶体管，用于将所述浮动扩散节点中的电荷发送到第一节点，
第六晶体管，用于将所述像素电压发送到第二节点，
第七晶体管，用于输出所述第二节点中的电荷，
第八晶体管，用于将所述第七晶体管的输出信号输出到列线，以及
第九晶体管，用于将所述第三晶体管的输出信号输出到所述列线，以及
连接到所述列线的钳位晶体管、所述光电二极管和所述像素驱动电路分布在多个垂直堆叠的基板上。
11.如权利要求10所述的图像传感器，其中，所述钳位晶体管位于第一基板上，所述光电二极管和所述像素驱动电路位于第二基板上，并且所述第二基板位于所述第一基板上。
12.如权利要求10所述的图像传感器，其中，所述钳位晶体管位于第一基板上，所述像素驱动电路的第五至第九晶体管位于第二基板上，所述像素驱动电路的第一至第四晶体管和所述光电二极管位于第三基板上，所述第二基板位于所述第一基板上，并且所述第三基板位于所述第二基板上。
13.如权利要求10所述的图像传感器，其中，所述钳位晶体管位于第一基板上，所述像素驱动电路的所述第四至第九晶体管位于第二基板上，所述像素驱动电路的所述第一至第三晶体管和所述光电二极管位于第三基板上，所述第二基板位于所述第一基板上，并且所述第三基板位于所述第二基板上。
14.如权利要求10所述的图像传感器，其中，所述钳位晶体管位于第一基板上，所述像素驱动电路的第三至第九晶体管位于第二基板上，所述像素驱动电路的第一晶体管和第二晶体管以及所述光电二极管位于第三基板上，所述第二基板位于所述第一基板上，并且所述第三基板位于所述第二基板上。
15.如权利要求10所述的图像传感器，其中，所述钳位晶体管位于第一基板上，所述像素驱动电路的第二至第九晶体管位于第二基板上，所述像素驱动电路的第一晶体管和所述光电二极管位于第三基板上，所述第二基板位于所述第一基板上，并且所述第三基板位于所述第二基板上。
16.一种以全局快门方法驱动图像传感器的方法，所述图像传感器包括多个像素，所述多个像素包括光电二极管和多个晶体管，其中，每个像素包括：
第一晶体管，连接到所述光电二极管和浮动扩散节点；
第二晶体管，连接到所述浮动扩散节点和像素电压；
第三晶体管，由所述浮动扩散节点控制并连接到所述像素电压；
第四晶体管，连接到所述第三晶体管和地；
第五晶体管，连接到所述第三晶体管和第一节点；
第六晶体管，连接到所述第五晶体管和第二节点；
第七晶体管，连接到所述第二节点；
第八晶体管，连接到所述第七晶体管和列线；以及
第九晶体管，在所述第三晶体管和所述列线之间的，所述方法包括：
在第四至第六晶体管导通的复位建立时间期间，导通所述第九晶体管以将所述第三晶体管的输出输出到所述列线；以及
在所述复位建立时间之后关断第六和第九晶体管。
17.如权利要求16所述的方法，其中，所述第九晶体管连接到与所述列线连接的钳位晶体管，并且所述方法还包括在所述复位建立时间之后将所述第九晶体管保持在关断状态。
18.如权利要求17所述的方法，其中，导通所述第九晶体管钳位所述第三晶体管的输出节点，使得所述第三晶体管的输出电压被恒定地保持。
19.如权利要求17所述的方法，还包括：在所述复位建立时间之后和信号建立时间之前导通所述第一晶体管。
20.如权利要求17所述的方法，还包括：在所述复位建立时间之前导通所述第二晶体管，在所述复位建立时间关断所述第二晶体管，以及在信号建立时间期间将所述第二晶体管保持在关断状态。
21.如权利要求17所述的方法，还包括：在所述复位建立时间之前导通所述第四晶体管，并且通过信号建立时间将所述第四晶体管保持在导通状态。
22.如权利要求17所述的方法，还包括：在所述复位建立时间之前导通所述第五晶体管，并且通过信号建立时间将所述第五晶体管保持在导通状态。
CN201910930419.XA 2018-12-13 2019-09-29 图像传感器及其驱动方法 Pending CN111327845A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0160803 2018-12-13
KR1020180160803A KR102618490B1 (ko) 2018-12-13 2018-12-13 이미지 센서 및 이의 구동 방법

Publications (1)

Publication Number Publication Date
CN111327845A true CN111327845A (zh) 2020-06-23

Family

ID=71073165

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910930419.XA Pending CN111327845A (zh) 2018-12-13 2019-09-29 图像传感器及其驱动方法

Country Status (3)

Country Link
US (1) US11019286B2 (zh)
KR (1) KR102618490B1 (zh)
CN (1) CN111327845A (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6722044B2 (ja) * 2016-05-27 2020-07-15 ソニーセミコンダクタソリューションズ株式会社 処理装置、画像センサ、およびシステム
US20220239853A1 (en) * 2019-06-26 2022-07-28 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic device
US11070754B1 (en) * 2020-03-24 2021-07-20 Stmicroelectronics Asia Pacific Pte Ltd. Slew rate control circuit for an image sensor
KR20210156467A (ko) 2020-06-18 2021-12-27 삼성전자주식회사 이미지 센서
CN112468744B (zh) * 2020-11-27 2023-05-19 京东方科技集团股份有限公司 像素电路、光电检测基板、光电检测装置及驱动方法
KR20230006674A (ko) 2021-07-01 2023-01-11 삼성전자주식회사 이미지 센서, 그것을 포함하는 이미지 장치 및 그것의 동작 방법
CN113674685B (zh) * 2021-08-25 2023-02-24 维沃移动通信有限公司 像素阵列的控制方法、装置、电子设备和可读存储介质
US20240107195A1 (en) * 2022-09-23 2024-03-28 Samsung Electronics Co., Ltd. Image sensor and image processing device including the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090303362A1 (en) * 2008-06-06 2009-12-10 Sony Corporation Solid state image capture device and camera system
US8059173B2 (en) * 2008-09-26 2011-11-15 On Semiconductor Trading Ltd. Correlated double sampling pixel and method
US20130070133A1 (en) * 2011-05-25 2013-03-21 Olympus Corporation Solid-state imaging device, imaging device, and signal reading method
US9153616B2 (en) * 2012-12-26 2015-10-06 Olympus Corporation Solid-state imaging device and imaging device with circuit elements distributed on multiple substrates, method of controlling solid-state imaging device, and imaging device with circuit elements distributed on multiple substrates

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7385166B2 (en) 2003-10-30 2008-06-10 Micron Technology, Inc. In-pixel kTC noise suppression using circuit techniques
JP4340660B2 (ja) 2005-04-14 2009-10-07 シャープ株式会社 増幅型固体撮像装置
US20090108176A1 (en) 2007-10-24 2009-04-30 Altasens, Inc. Global shutter pixel circuit with transistor sharing for CMOS image sensors
KR101077408B1 (ko) 2010-02-05 2011-10-26 서강대학교산학협력단 Ｃｍｏｓ 이미지 센서
US9257468B2 (en) * 2012-11-21 2016-02-09 Olympus Corporation Solid-state imaging device, imaging device, and signal reading medium that accumulates an amplified signal without digitization
US20130256509A1 (en) 2012-03-27 2013-10-03 Omnivision Technologies, Inc. Dual source follower pixel cell architecture
US9160956B2 (en) 2013-02-11 2015-10-13 Tower Semiconductor Ltd. Shared readout low noise global shutter image sensor
CN103259985B (zh) * 2013-05-17 2016-08-17 昆山锐芯微电子有限公司 Cmos图像传感器、像素单元及其控制方法
KR101377063B1 (ko) 2013-09-26 2014-03-26 (주)실리콘화일 기판 적층형 이미지 센서의 글로벌 셔터를 위한 픽셀회로
US9706142B2 (en) 2015-09-23 2017-07-11 Semiconductor Components Industries, Llc High dynamic range and global shutter image sensor pixels having charge overflow signal detecting structures
JPWO2017085848A1 (ja) * 2015-11-19 2018-09-06 オリンパス株式会社 固体撮像装置および撮像装置
US10002901B1 (en) * 2017-02-03 2018-06-19 Smartsense Technology (U.S.) Inc. Stacked image sensor with embedded FPGA and pixel cell with selectable shutter modes and in-pixel CDs

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090303362A1 (en) * 2008-06-06 2009-12-10 Sony Corporation Solid state image capture device and camera system
US8059173B2 (en) * 2008-09-26 2011-11-15 On Semiconductor Trading Ltd. Correlated double sampling pixel and method
US20130070133A1 (en) * 2011-05-25 2013-03-21 Olympus Corporation Solid-state imaging device, imaging device, and signal reading method
US9153616B2 (en) * 2012-12-26 2015-10-06 Olympus Corporation Solid-state imaging device and imaging device with circuit elements distributed on multiple substrates, method of controlling solid-state imaging device, and imaging device with circuit elements distributed on multiple substrates

Also Published As

Publication number Publication date
US11019286B2 (en) 2021-05-25
KR102618490B1 (ko) 2023-12-27
US20200195863A1 (en) 2020-06-18
KR20200072805A (ko) 2020-06-23

Similar Documents

Publication Publication Date Title
US11019286B2 (en) Image sensor and method of driving the same
US10904467B2 (en) Imaging systems having dual storage gate overflow capabilities
US10608101B2 (en) Detection circuit for photo sensor with stacked substrates
US10313613B2 (en) High dynamic range image sensors with flicker and fixed pattern noise mitigation
US10609312B2 (en) Imaging pixels with a fully depleted charge transfer path
US9438840B2 (en) Solid-state image capturing apparatus, driving method thereof and electronic apparatus
US8934036B2 (en) Solid state imaging device, driving method of the solid state imaging device and electronic equipment
US7414233B2 (en) Pixel circuit with surface doped region between multiple transfer transistors and image sensor including the same
US10397508B2 (en) Image sensor having LED flicker mitigation function and image processing system including the image sensor
KR20170006206A (ko) 넓은 다이나믹 레인지를 갖는 이미지 센서, 이미지 센서의 픽셀 회로 및 이미지 센서의 동작방법
US20230261025A1 (en) Image sensor and electronic camera
KR101246141B1 (ko) 광역 동적범위를 가지는 이미지 센서의 화소 회로 및 그 구동 방법
US10771723B2 (en) Systems and methods for voltage settling
KR20160074323A (ko) 채널 편차를 감소시키는 이미지 센서 및 이를 포함하는 이미지 처리 시스템
KR20120031403A (ko) 이미지 센서, 이의 동작 방법, 및 이를 포함하는 장치들
US11336871B2 (en) Image device
JP7160129B2 (ja) 撮像素子および撮像装置
US20220264042A1 (en) Pixel circuitry with voltage-domain sampling
KR100494100B1 (ko) Cmos 이미지 센서
US20190373159A1 (en) Image sensors with light flicker mitigation capabilities
US8994859B2 (en) Methods and devices for improving dynamic range in image sensors
KR20180041028A (ko) 유기 포토 필름을 이용한 이미지 센서

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination