CN111326532A - 阵列基板及显示面板 - Google Patents
阵列基板及显示面板 Download PDFInfo
- Publication number
- CN111326532A CN111326532A CN202010190331.1A CN202010190331A CN111326532A CN 111326532 A CN111326532 A CN 111326532A CN 202010190331 A CN202010190331 A CN 202010190331A CN 111326532 A CN111326532 A CN 111326532A
- Authority
- CN
- China
- Prior art keywords
- gate line
- insulating layer
- display area
- array substrate
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 39
- 229910052751 metal Inorganic materials 0.000 claims abstract description 37
- 239000002184 metal Substances 0.000 claims abstract description 37
- 239000000463 material Substances 0.000 claims description 11
- 229910000838 Al alloy Inorganic materials 0.000 claims description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 9
- 239000000956 alloy Substances 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- 239000010949 copper Substances 0.000 claims description 9
- 229910001092 metal group alloy Inorganic materials 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000013461 design Methods 0.000 abstract description 15
- 238000000034 method Methods 0.000 abstract description 15
- 238000012546 transfer Methods 0.000 abstract description 7
- 230000008569 process Effects 0.000 abstract description 6
- 230000009286 beneficial effect Effects 0.000 description 5
- 230000009977 dual effect Effects 0.000 description 5
- 239000010409 thin film Substances 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明提供了一种阵列基板及显示装置。该阵列基板包括：基板、第一栅极线、第二栅极线、转接孔以及第一金属线。本发明通过将转接孔设于非显示区，因此，可以避免转接孔挤占显示区的像素的空间，有利于增加像素的存储电容，增加的电容约占像素存储电容的25％。无需调整像素内部的原有设计，对像素内部的设计空间影响很小，适用于高PPI像素设计，像素设计简单，工艺易于实现，具有普遍适用性。
Description
技术领域
本发明涉及显示技术领域，尤其涉及阵列基板及显示面板。
背景技术
相比于非晶硅(a-Si)薄膜晶体管(TFT)和低温多晶硅(LTPS)薄膜晶体管，氧化物薄膜晶体管因具有的较高迁移率、较低的制程温度、良好的均一性等特性，已经广泛应用于大尺寸有机电激光显示(OrganicLight-Emitting Diode，OLED)之中。目前，高刷新频率、GOA窄边框、柔性等逐渐成为OLED面板的主要方向，因此，对于TFT的迁移率、稳定性的要求也逐渐提高。
采用双栅结构是提升TFT迁移率和稳定性的重要方式。相比于单个栅极的TFT，双栅TFT的两个栅极分布于氧化物的两侧，会在半导体的两侧各形成沟道，即双栅TFT比单个栅极的TFT多一条沟道。因此，会产生更多的载流子，有助于提升TFT的迁移率和稳定性。
目前，双栅结构主要有两种：底栅(Bottom Gate)由顶栅(Top Gate)通过金属转接而成，构成对偶栅极(Dual-gate)结构；另一种的Bottom Gate由TFT的源极端通过金属转接而成，构成Dual-gate结构。两种方式均需要设置双栅的金属转接孔。如图1所示，面对高像素PPI的面板需求，像素的尺寸逐渐减小，像素内部的设计空间也越来越紧密，在像素内部设计双栅的金属转接孔(方框标记处)会挤占像素内TFT、存储电容Cst的设计空间。
发明内容
本发明的目的在于，提供一种阵列基板，通过将第一栅极线与第二栅极线的转接孔设于显示区的两侧。因此，可以解决接触孔在像素内部的影响。
本发明提供一种阵列基板，包括：基板，具有显示区以及非显示区，所述非显示区设于所述显示区的两侧；至少一条设于所述基板上的第一栅极线，所述第一栅极线从所述显示区一侧的非显示区延伸至所述显示区的另一侧的非显示区；至少一条第二栅极线，所述第二栅极线对应的设于所述第一栅极线上，所述第二栅极线与所述第一栅极线之间至少设有一绝缘层；至少两个转接孔，分别设于所述显示区的两侧且贯穿所述绝缘层，用以将所述第一栅极线与所述第二栅极线部分显露；第一金属线，设于所述转接孔中，将所述第一栅极线与所述第二栅极线连接。
进一步地，所述绝缘层包括：第一绝缘层，设于所述第一栅极线以及所述基板上；第二绝缘层，设于所述第一绝缘层上且对应所述第二栅极线；第三绝缘层，设于所述第一绝缘层以及所述第二栅极线上；第四绝缘层，设于所述第三绝缘层上。
进一步地，所述转接孔包括凹槽以及通孔，所述凹槽设于所述第三绝缘层中，所述凹槽向下凹陷至所述第二金属线的上表面，所述通孔贯穿所述第三绝缘层以及部分第一绝缘层直至所述第一金属线的表面。
进一步地，所述第一金属线设于所述第四绝缘层上；所述第一金属线一端通过所述凹槽连接所述第二栅极线，另一端通过所述通孔连接所述第一栅极线。
进一步地，在所述显示区，还包括：半导体层，设于所述第一栅极线与所述第二栅极线之间且对应所述第二栅极线。
进一步地，所述第一栅极线与所述第二栅极线的连接方式为并联。
进一步地，所述第一栅极线的宽度大于所述第二栅极线的宽度；在所述显示区，所述第二栅极线在所述基板上的投影与所述第一栅极线重叠。
进一步地，所述第一栅极线进入显示区域之前，通过所述转接孔中的所述第一金属线转接成所述第二栅极线；或，所述第二栅极线进入显示区域之前，通过所述转接孔中的所述第一金属线转接成所述第一栅极线。
进一步地，所述第一栅极线的材料包括：铝、铜或金属合金材料；和/或，所述第二栅极线的材料包括：铝、铜或金属合金材料；和/或，所述第一金属线的材料包括：铝、铜或金属合金材料。
本发明还提供一种显示面板，包括前文所述的阵列基板。。
本发明的有益效果是：提供一种阵列基板，通过将第一栅极线与第二栅极线的转接孔设于显示区的两侧，形成像素的双栅极结构。因此，可以避免转接孔挤占显示区的像素的空间，有利于增加像素的存储电容。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
图1为现有技术中的像素结构的平面图。
图2为本发明提供的阵列基板的平面图。
图3为图2中非显示区域的接触孔的剖面图。
图4为本发明提供的显示区像素结构的平面图。
阵列基板100；
基板101；第一栅极线102；第二栅极线103；
转接孔104；第一金属线105；显示区110；
绝缘层106；第一绝缘层1061；第二绝缘层1062；
第三绝缘层1063；第四绝缘层1064；凹槽1041；
通孔1042。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
如图2以及图3所示，本发明提供一种阵列基板100，包括：基板101、第一栅极线102、第二栅极线103、转接孔104以及第一金属线105。
所述基板101具有显示区110以及非显示区，所述非显示区设于所述显示区110的两侧。
所述第一栅极线102纵向的设于所述基板101上，所述第一栅极线102的数量至少一条，所述第一栅极线102从所述显示区110一侧的非显示区延伸至所述显示区110的另一侧的非显示区。当所述第一栅极线102两条以上的时候，相互平行设置。
所述第二栅极线103对应的设于所述第一栅极线102上，所述第二栅极线103与所述第一栅极线102之间至少设有一绝缘层106。
每条第一栅极线102对应两个转接孔104，分别设于所述显示区110的两侧且贯穿所述绝缘层106，用以将所述第一栅极线102与所述第二栅极线103部分显露。
所述第一金属线105设于所述转接孔104中，将所述第一栅极线102与所述第二栅极线103连接。
在一实施例中，所述绝缘层106包括：第一绝缘层1061、第二绝缘层1062、第三绝缘层1063以及第四绝缘层1064。
所述第一绝缘层1061设于所述第一栅极线102以及所述基板101上；所述第二绝缘层1062设于所述第一绝缘层1061上且对应所述第二栅极线103；所述第三绝缘层1063设于所述第一绝缘层1061以及所述第二栅极线103上；所述第四绝缘层1064设于所述第三绝缘层1063上。
在一实施例中，所述转接孔104包括凹槽1041以及通孔1042，所述凹槽1041设于所述第三绝缘层1063中，所述凹槽1041向下凹陷至所述第二金属线的上表面，所述通孔1042贯穿所述第三绝缘层1063以及部分第一绝缘层1061直至所述第一金属线105的表面。
所述第一金属线105设于所述第四绝缘层1064上；所述第一金属线105一端通过所述凹槽1041连接所述第二栅极线103，另一端通过所述通孔1042连接所述第一栅极线102。
在一实施例中，在所述显示区110，所述半导体层设于所述第一栅极线102与所述第二栅极线103之间且对应所述第二栅极线103，形成如图4所示的子像素结构，每一子像素结构，第一栅极线102与所述第二栅极线103之间的有效区域形成一存储电容。
所述第一栅极线102与所述第二栅极线103的连接方式为并联，降低整个栅极线的电阻，有助于降低栅极线的RC loading。
本发明通过将转接孔104设于非显示区，因此，可以避免转接孔104挤占显示区110的像素的空间，有利于增加像素的存储电容，增加的电容约占像素存储电容的25％。无需调整像素内部的原有设计，对像素内部的设计空间影响很小，适用于高PPI像素设计，像素设计简单，工艺易于实现，具有普遍适用性。
所述第一栅极线102的宽度大于所述第二栅极线103的宽度；在所述显示区110，所述第二栅极线103在所述基板101上的投影与所述第一栅极线102重叠。因此本发明的两条栅极线采用上下平行、重叠布线的方式，避免新引入的栅极线对像素设计空间的挤占，节省像素的设计空间。
所述第一栅极线102进入显示区110之前，通过所述转接孔104中的所述第一金属线105转接成所述第二栅极线103；或，所述第二栅极线103进入显示区110之前，通过所述转接孔104中的所述第一金属线105转接成所述第一栅极线102。
所述第一栅极线102的材料包括：铝、铜或金属合金材料；和/或，所述第二栅极线103的材料包括：铝、铜或金属合金材料；和/或，所述第一金属线105的材料包括：铝、铜或金属合金材料。
本发明提供一种阵列基板100，通过将第一栅极线102与第二栅极线103的转接孔104设于显示区110的两侧。在所述第一栅极线102进入显示区110之前，通过所述转接孔104中的所述第一金属线105转接成所述第二栅极线103；或，所述第二栅极线103进入显示区110之前，通过所述转接孔104中的所述第一金属线105转接成所述第一栅极线102，形成像素的双栅极结构。因此，可以避免转接孔104挤占显示区110的像素的空间，有利于增加像素的存储电容，增加的电容约占像素存储电容的25％。
此外，栅极线在像素内部的布线更加简单，降低了栅极线与其他膜层间的寄生电容；并且由于栅极线两端均设有双栅转接孔104，所以上下栅极线间形成了并联结构，更有助于栅极线电阻的降低。
表1.两种像素双栅设计的比较。
综上，相比于将双栅转接孔104设计于像素内，将双栅转接孔104设计在面板外围，有助于降低栅极线的RC loading，同时也有利于增大像素的存储电容。
本发明还提供一种显示面板，包括所述的阵列基板100。
通过将第一栅极线102与第二栅极线103的转接孔104设于显示区110的两侧。在所述第一栅极线102进入显示区110之前，通过所述转接孔104中的所述第一金属线105转接成所述第二栅极线103；或，所述第二栅极线103进入显示区110之前，通过所述转接孔104中的所述第一金属线105转接成所述第一栅极线102，形成像素的双栅极结构。因此，可以避免转接孔104挤占显示区110的像素的空间，有利于增加像素的存储电容，增加的电容约占像素存储电容的25％。
此外，栅极线在像素内部的布线更加简单，降低了栅极线与其他膜层间的寄生电容；并且由于栅极线两端均设有双栅转接孔104，所以上下栅极线间形成了并联结构，更有助于栅极线电阻的降低。
本发明并无需调整像素内部的原有设计，对像素内部的设计空间影响很小，适用于高PPI像素设计。其设计简单，工艺易于实现，具有普遍适用性。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。
Claims (10)
1.一种阵列基板，其特征在于，包括：
基板，具有显示区以及非显示区，所述非显示区设于所述显示区的两侧；
至少一条设于所述基板上的第一栅极线，所述第一栅极线从所述显示区一侧的非显示区延伸至所述显示区另一侧的非显示区；
至少一条第二栅极线，所述第二栅极线对应的设于所述第一栅极线上，所述第二栅极线与所述第一栅极线之间至少设有一绝缘层；
至少两个转接孔，分别设于所述显示区的两侧且贯穿所述绝缘层，用以将所述第一栅极线与所述第二栅极线部分显露；
第一金属线，设于所述转接孔中，将所述第一栅极线与所述第二栅极线连接。
2.如权利要求1所述的阵列基板，其特征在于，
所述绝缘层包括：
第一绝缘层，设于所述第一栅极线以及所述基板上；
第二绝缘层，设于所述第一绝缘层上且对应所述第二栅极线；
第三绝缘层，设于所述第一绝缘层以及所述第二栅极线上；
第四绝缘层，设于所述第三绝缘层上。
3.如权利要求2所述的阵列基板，其特征在于，
所述转接孔包括凹槽以及通孔，
所述凹槽设于所述第三绝缘层中，所述凹槽向下凹陷至所述第二金属线的上表面，所述通孔贯穿所述第三绝缘层以及部分第一绝缘层直至所述第一金属线的表面。
4.如权利要求3所述的阵列基板，其特征在于，
所述第一金属线设于所述第四绝缘层上；
所述第一金属线一端通过所述凹槽连接所述第二栅极线，另一端通过所述通孔连接所述第一栅极线。
5.如权利要求2所述的阵列基板，其特征在于，在所述显示区，还包括：
半导体层，设于所述第一栅极线与所述第二栅极线之间且对应所述第二栅极线。
6.如权利要求3所述的阵列基板，其特征在于，
所述第一栅极线与所述第二栅极线的连接方式为并联。
7.如权利要求1所述的阵列基板，其特征在于，
所述第一栅极线的宽度大于所述第二栅极线的宽度；
在所述显示区，所述第二栅极线在所述基板上的投影与所述第一栅极线重叠。
8.如权利要求1所述的阵列基板，其特征在于，
所述第一栅极线进入显示区域之前，通过所述转接孔中的所述第一金属线转接成所述第二栅极线；或，
所述第二栅极线进入显示区域之前，通过所述转接孔中的所述第一金属线转接成所述第一栅极线。
9.如权利要求1所述的阵列基板，其特征在于，
所述第一栅极线的材料包括：铝、铜或金属合金材料；和/或，
所述第二栅极线的材料包括：铝、铜或金属合金材料；和/或，
所述第一金属线的材料包括：铝、铜或金属合金材料。
10.一种显示面板，其特征在于，包括权利要求1～9任一项所述的阵列基板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010190331.1A CN111326532A (zh) | 2020-03-18 | 2020-03-18 | 阵列基板及显示面板 |
| US16/980,397 US20210296363A1 (en) | 2020-03-18 | 2020-05-26 | Array substrate and display panel |
| PCT/CN2020/092280 WO2021184542A1 (zh) | 2020-03-18 | 2020-05-26 | 阵列基板及显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010190331.1A CN111326532A (zh) | 2020-03-18 | 2020-03-18 | 阵列基板及显示面板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111326532A true CN111326532A (zh) | 2020-06-23 |
Family
ID=71171573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010190331.1A Pending CN111326532A (zh) | 2020-03-18 | 2020-03-18 | 阵列基板及显示面板 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN111326532A (zh) |
| WO (1) | WO2021184542A1 (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001195012A (ja) * | 2000-01-14 | 2001-07-19 | Sharp Corp | 有機エレクトロルミネッセンス表示装置およびその製造方法 |
| CN107942594A (zh) * | 2017-11-14 | 2018-04-20 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法和显示装置 |
| CN110690228A (zh) * | 2019-09-06 | 2020-01-14 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及显示面板 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102255199B1 (ko) * | 2014-08-04 | 2021-05-25 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| CN109239991B (zh) * | 2018-10-10 | 2021-01-08 | 惠科股份有限公司 | 一种显示面板的制程和显示面板 |
-
2020
- 2020-03-18 CN CN202010190331.1A patent/CN111326532A/zh active Pending
- 2020-05-26 WO PCT/CN2020/092280 patent/WO2021184542A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001195012A (ja) * | 2000-01-14 | 2001-07-19 | Sharp Corp | 有機エレクトロルミネッセンス表示装置およびその製造方法 |
| CN107942594A (zh) * | 2017-11-14 | 2018-04-20 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法和显示装置 |
| CN110690228A (zh) * | 2019-09-06 | 2020-01-14 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2021184542A1 (zh) | 2021-09-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108122930B (zh) | 薄膜晶体管和使用该薄膜晶体管的显示面板 | |
| US9053986B2 (en) | Semiconductor device and flat panel display including the same | |
| EP3174098B1 (en) | Thin film transistor substrate for organic light emitting diode display | |
| US20240114721A1 (en) | Display panel and manufacturing method therefor, and display device | |
| US8158986B2 (en) | System for display images and fabrication method thereof | |
| EP3188236A1 (en) | Thin film transistor substrate and display using the same | |
| US11678543B2 (en) | Display panel and display device | |
| US8624255B2 (en) | Array substrate and method of fabricating the same | |
| CN111584577A (zh) | 显示面板及其制作方法 | |
| CN115799268A (zh) | 驱动背板及显示面板 | |
| US9905177B2 (en) | Pixel structure, array substrate, display panel and display device | |
| CN111474781B (zh) | 阵列基板及显示面板 | |
| US20060118787A1 (en) | Electronic device with electrostatic discharge protection | |
| KR20210157801A (ko) | 박막 트랜지스터 어레이 기판 및 표시장치 | |
| CN111326532A (zh) | 阵列基板及显示面板 | |
| US11908872B2 (en) | Display device | |
| TWI703735B (zh) | 半導體基板、陣列基板、逆變器電路及開關電路 | |
| CN110649003A (zh) | 半导体基板、阵列基板、逆变器电路及开关电路 | |
| CN212725312U (zh) | 显示面板及显示装置 | |
| US20210296363A1 (en) | Array substrate and display panel | |
| CN110047849B (zh) | 一种Demux电路的TFT结构 | |
| CN114883414B (zh) | 显示背板、显示模组及显示装置 | |
| US11552156B2 (en) | Array substrate, display panel, and display device with semiconductor layer directly below data lines | |
| US20050067626A1 (en) | LCD having semiconductor components | |
| US20240215312A1 (en) | Display panel and display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200623 |