CN111326519A - 半导体的形成方法 - Google Patents
半导体的形成方法 Download PDFInfo
- Publication number
- CN111326519A CN111326519A CN202010159624.3A CN202010159624A CN111326519A CN 111326519 A CN111326519 A CN 111326519A CN 202010159624 A CN202010159624 A CN 202010159624A CN 111326519 A CN111326519 A CN 111326519A
- Authority
- CN
- China
- Prior art keywords
- floating gate
- forming
- etching
- shaped groove
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000005530 etching Methods 0.000 claims abstract description 40
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 20
- 229920005591 polysilicon Polymers 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 230000005641 tunneling Effects 0.000 claims abstract description 14
- 238000002955 isolation Methods 0.000 claims abstract description 13
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 12
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 8
- 239000000203 mixture Substances 0.000 claims description 6
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 claims description 5
- 235000011114 ammonium hydroxide Nutrition 0.000 claims description 5
- 239000007788 liquid Substances 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 11
- 230000000694 effects Effects 0.000 abstract description 7
- 238000005429 filling process Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Non-Volatile Memory (AREA)
Abstract
本发明提供了一种半导体的形成方法，包括：提供一衬底，在所述衬底上形成隧穿氧化层；刻蚀所述隧穿氧化层和所述衬底形成浅沟槽隔离结构；在所述隧穿氧化层和所述浅沟槽隔离结构依次形成多个浮栅，多个所述浮栅之间形成第一U形槽，所述浮栅表面形成有浮栅氧化物层；刻蚀所述浮栅氧化物层露出所述浮栅表面；刻蚀浮栅侧壁使得浮栅的宽度变小；在刻蚀后的所述浮栅上形成ONO层，所述ONO层形成第二U形槽；向第二U形槽内填充多晶硅并覆盖所述ONO层，刻蚀多晶硅形成控制栅。在本发明提供的半导体形成方法中，通过缩小浮栅的宽度，以改变第一U型槽的深度和宽度的比，从而提高多晶硅填充第二U型槽的效果，进一步提高控制栅刻蚀的工艺窗口。
Description
技术领域
本发明涉及半导体技术领域，尤其是涉及一种半导体的形成方法。
背景技术
二维平面NAND flash进入到20纳米节点时，因为关键尺寸减小，浮栅和控制栅的结构显得非常关键。COPEN工艺是增加浮栅和控制栅电容的接触面积，通过去除浮栅之间的部分氧化层，让浮栅和控制栅的接触面积足够大，进而增加浮栅上的电耦合电压的一种工艺。该工艺在19纳米NAND工艺节点下对COPEN后的形貌，关键尺寸的要求非常严格，这样才能满足编程，读写需要。
因为二维平面20纳米NAND flash浮栅间的尺寸非常的小，还需要两边各包裹一层10纳米厚的的ONO绝缘层，控制栅极(CG poly)的填充窗口已经非常的狭窄，如CG poly不能完整填充，出现空洞会影响存储区域数据存储单元的正常工作，造成存储区失效。
发明内容
本发明的目的在于提供一种半导体的形成方法，可以提高多晶硅填充第二U型槽的效果，进一步提高控制栅刻蚀的工艺窗口。
为了达到上述目的，本发明提供了一种半导体的形成方法，包括：
提供一衬底，在所述衬底上形成隧穿氧化层；
刻蚀所述隧穿氧化层和所述衬底形成浅沟槽隔离结构；
在所述隧穿氧化层和所述浅沟槽隔离结构依次形成多个浮栅，多个所述浮栅之间形成第一U形槽，所述浮栅表面形成有浮栅氧化物层；
刻蚀所述浮栅氧化物层露出所述浮栅表面；
刻蚀所述浮栅侧壁使得所述浮栅的宽度变小；
在刻蚀后的所述浮栅上形成ONO层，所述ONO层形成第二U形槽；
向所述第二U形槽内填充多晶硅并覆盖所述ONO层，刻蚀所述多晶硅形成控制栅。
可选的，在所述的半导体的形成方法中，所述刻蚀浮栅氧化物层使用的HF氢氟酸。
可选的，在所述的半导体的形成方法中，刻蚀所述浮栅侧壁使用的液体为氨水和双氧水的混合物。
可选的，在所述的半导体的形成方法中，所述所述氨水和双氧水的比例为：1:2～1:6。
可选的，在所述的半导体的形成方法中，所述刻蚀浮栅侧壁时使用的混合物的温度为60度～70度。
可选的，在所述的半导体的形成方法中，所述刻蚀浮栅侧壁的时间为4min～8min。
可选的，在所述的半导体的形成方法中，刻蚀所述浮栅侧壁后的浮栅宽度减少30％。
可选的，在所述的半导体的形成方法中，刻蚀所述浮栅侧壁后的浮栅宽度减少2nm。
可选的，在所述的半导体的形成方法中，刻蚀所述浮栅侧壁之前，所述第一U形槽的深度与宽度的比为4:1。
可选的，在所述的半导体的形成方法中，刻蚀所述浮栅侧壁之后，所述第一U形槽的深度与宽度的比为3:1。
在本发明提供的半导体形成方法中，浮栅形成后，相邻浮栅之间形成有第一U型槽，通过缩小浮栅的宽度，以改变第一U型槽的深度和宽度的比，从而提高多晶硅填充第二U型槽的效果，进一步提高控制栅刻蚀的工艺窗口。
附图说明
图1是本发明实施例的半导体的形成方法的流程图；
图2至图8是本发明实施例的半导体的形成方法的剖面图；
图中：110-衬底、120-遂穿氧化层、130-浅沟槽隔离结构、140-浮栅、141-图案化的浮栅层、142-图案化的掩膜层、150-氧化物、160-第一U形槽、170-浮栅氧化层、180-ONO层、190-第二U型槽、200-多晶硅。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在下文中，术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。
参照图1，本发明提供了一种半导体的形成方法，包括：
S11：提供一衬底，在所述衬底上形成隧穿氧化层；
S12：刻蚀所述隧穿氧化层和所述衬底形成浅沟槽隔离结构；
S13：在所述隧穿氧化层和所述浅沟槽隔离结构依次形成多个浮栅，多个所述浮栅之间形成第一U形槽，所述浮栅表面形成有浮栅氧化物层；
S14：刻蚀所述浮栅氧化物层露出所述浮栅表面；
S15：刻蚀所述浮栅侧壁使得所述浮栅的宽度变小；
S16：在刻蚀后的所述浮栅上形成ONO层，所述ONO层形成第二U形槽；
S17：向所述第二U形槽内填充多晶硅并覆盖所述ONO层，刻蚀所述多晶硅形成控制栅。
参照图2，提供一衬底110，半导体110可以是硅衬底，在所述衬底110上形成隧穿氧化层120，遂穿氧化层120的材料可以是氧化物；接着，刻蚀所述隧穿氧化层120和所述衬底110并填充氧化物形成浅沟槽隔离结构130。
参照图3和图4，在所述隧穿氧化层120和所述浅沟槽隔离结构130依次形成多个浮栅140，形成浮栅140的具体方法为：在遂穿氧化层120和浅沟槽隔离结构130上依次形成浮栅层和掩膜层，浮栅层的材料可以是多晶硅，掩膜层的材料可以是氮化硅。刻蚀掩膜层和浮栅层形成图案化的浮栅层141和图案化的掩膜层142形成沟槽，沟槽露出浅沟槽隔离结构130的表面，图案化的浮栅层141呈柱状结构。在所述沟槽内沉积氧化物150。去除图案化的掩膜层142，湿法刻蚀图案化的浮栅层141使其形成圆角形状的柱状形状的浮栅140。继续刻蚀沟槽内剩余的氧化物150使其达到合适的高度。
参照图4和图5，相邻的浮栅140之间形成第一U形槽160，浮栅140表面生成有浮栅氧化物层170；生成的浮栅氧化层170可能是热氧化和化学氧化其中的一种或者两种的组合而形成得到的。此时，相邻浮栅140之间形成的第一U形槽160的深度与宽度的比为4:1。发明人发现此时这个深宽比的第一U型槽160严重影响后续形成控制栅时多晶硅填充工艺的填充效果，例如多晶硅填充时出现空洞，甚至可能影响控制栅刻蚀的工艺窗口。
继续参照图4和图5，经过发明人的研究发现，通过改变第一U形槽160的深宽比可以提高后续形成控制栅时多晶硅填充工艺的填充效果，并进一步增加控制栅刻蚀工艺窗口。而更为具体的，发明人发现可以通过缩小浮栅140的尺寸来改变第一U形槽160的深宽比。具体的实现步骤为，首先刻蚀所述浮栅氧化物层170暴露浮栅140表面；所述刻蚀浮栅氧化物层170使用的是HF氢氟酸，可以使用1：200配比的HF氢氟酸。
参照图6，接着，刻蚀浮栅140侧壁使得浮栅140变窄；刻蚀所述浮栅140侧壁使用的液体为氨水和双氧水的混合物。所述氨水和双氧水的比例为：1:2～1:6。所述刻蚀浮栅140侧壁时使用的混合物的温度为60度～70度。所述刻蚀浮栅140侧壁的时间为4min～8min。刻蚀后的浮栅140的宽度比刻蚀前的浮栅140的宽度小30％，也就是说刻蚀后的浮栅140的宽度比刻蚀前的浮栅140的宽度小2nm，从而增加了第一U形槽160的宽度。刻蚀所述浮栅140侧壁之后，所述第一U形槽160的深度与宽度的比为3:1。由于浮栅140与浮栅140之间还有剩余的氧化物150位于浮栅140底部，因此浮栅140底部的宽度不受影响，也就是说，上述所述的浮栅140宽度减小是指浮栅140的顶部和浮栅140的中部的宽度减小。
参照图7和图8，在刻蚀后的所述浮栅140上形成ONO层180，ONO层180也会受到第一U型槽160的影响形成第二U型槽190，向第二U型槽内190内填充多晶硅200并覆盖所述ONO层180，由于前面工艺中第一U型槽160的深宽比得到了改善，因此，第二U型槽190的深宽比也得到了改善，提高了多晶硅190填充工艺效果，例如，减少空洞形成的几率。刻蚀多晶硅200形成控制栅，第二U型槽190还可以增加控制栅和浮栅140的接触面积。
综上，在本发明实施例提供的半导体形成方法中，浮栅形成后，相邻浮栅之间形成有第一U型槽，通过缩小浮栅的宽度，以改变第一U型槽的深度和宽度的比，从而提高多晶硅填充第二U型槽的效果，进一步提高控制栅刻蚀的工艺窗口。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (10)
1.一种半导体的形成方法，其特征在于，包括：
提供一衬底，在所述衬底上形成隧穿氧化层；
刻蚀所述隧穿氧化层和所述衬底形成浅沟槽隔离结构；
在所述隧穿氧化层和所述浅沟槽隔离结构依次形成多个浮栅，多个所述浮栅之间形成第一U形槽，所述浮栅表面形成有浮栅氧化物层；
刻蚀所述浮栅氧化物层露出所述浮栅表面；
刻蚀所述浮栅侧壁使得所述浮栅的宽度变小；
在刻蚀后的所述浮栅上形成ONO层，所述ONO层形成第二U形槽；
向所述第二U形槽内填充多晶硅并覆盖所述ONO层，刻蚀所述多晶硅形成控制栅。
2.如权利要求1所述的半导体的形成方法，其特征在于，所述刻蚀浮栅氧化物层使用的HF氢氟酸。
3.如权利要求1所述的半导体的形成方法，其特征在于，刻蚀所述浮栅侧壁使用的液体为氨水和双氧水的混合物。
4.如权利要求3所述的半导体的形成方法，其特征在于，所述所述氨水和双氧水的比例为：1:2～1:6。
5.如权利要求4所述的半导体的形成方法，其特征在于，所述刻蚀浮栅侧壁时使用的混合物的温度为60度～70度。
6.如权利要求4所述的半导体的形成方法，其特征在于，所述刻蚀浮栅侧壁的时间为4min～8min。
7.如权利要求1所述的半导体的形成方法，其特征在于，刻蚀所述浮栅侧壁后的浮栅宽度减少30％。
8.如权利要求7所述的半导体的形成方法，其特征在于，刻蚀所述浮栅侧壁后的浮栅宽度减少2nm。
9.如权利要求8所述的半导体的形成方法，其特征在于，刻蚀所述浮栅侧壁之前，所述第一U形槽的深度与宽度的比为4:1。
10.如权利要求9所述的半导体的形成方法，其特征在于，刻蚀所述浮栅侧壁之后，所述第一U形槽的深度与宽度的比为3:1。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010159624.3A CN111326519B (zh) | 2020-03-10 | 2020-03-10 | 半导体的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010159624.3A CN111326519B (zh) | 2020-03-10 | 2020-03-10 | 半导体的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111326519A true CN111326519A (zh) | 2020-06-23 |
| CN111326519B CN111326519B (zh) | 2024-02-02 |
Family
ID=71171424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010159624.3A Active CN111326519B (zh) | 2020-03-10 | 2020-03-10 | 半导体的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111326519B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000077545A (ja) * | 1998-09-01 | 2000-03-14 | Matsushita Electronics Industry Corp | 半導体記憶装置及び半導体記憶装置の製造方法 |
| US20070004137A1 (en) * | 2005-06-30 | 2007-01-04 | Hynix Semiconductor Inc. | Method of manufacturing semiconductor device |
| US20110065276A1 (en) * | 2009-09-11 | 2011-03-17 | Applied Materials, Inc. | Apparatus and Methods for Cyclical Oxidation and Etching |
| CN107316808A (zh) * | 2016-04-25 | 2017-11-03 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
| CN110854120A (zh) * | 2019-11-27 | 2020-02-28 | 上海华力微电子有限公司 | 半导体的形成方法 |
-
2020
- 2020-03-10 CN CN202010159624.3A patent/CN111326519B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000077545A (ja) * | 1998-09-01 | 2000-03-14 | Matsushita Electronics Industry Corp | 半導体記憶装置及び半導体記憶装置の製造方法 |
| US20070004137A1 (en) * | 2005-06-30 | 2007-01-04 | Hynix Semiconductor Inc. | Method of manufacturing semiconductor device |
| US20110065276A1 (en) * | 2009-09-11 | 2011-03-17 | Applied Materials, Inc. | Apparatus and Methods for Cyclical Oxidation and Etching |
| CN107316808A (zh) * | 2016-04-25 | 2017-11-03 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
| CN110854120A (zh) * | 2019-11-27 | 2020-02-28 | 上海华力微电子有限公司 | 半导体的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111326519B (zh) | 2024-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7763928B2 (en) | Multi-time programmable memory | |
| CN210272309U (zh) | 半导体结构 | |
| KR100640159B1 (ko) | 채널길이를 증가시킨 반도체소자 및 그의 제조 방법 | |
| US10515860B2 (en) | Replacement gate process for semiconductor devices | |
| US7508048B2 (en) | Methods of fabricating a semiconductor device having multi-gate insulation layers and semiconductor devices fabricated thereby | |
| US7390716B2 (en) | Method of manufacturing flash memory device | |
| TWI506768B (zh) | 非揮發性記憶體及其製造方法 | |
| US7648878B2 (en) | Method for fabricating semiconductor device with recess gate | |
| KR101572482B1 (ko) | 플래시 메모리 소자의 제조방법 | |
| KR20090090715A (ko) | 플래시 메모리 소자 및 그 제조 방법 | |
| TWI555179B (zh) | 隔離結構及具有其之非揮發性記憶體的製造方法 | |
| US7785966B2 (en) | Method for fabricating floating gates structures with reduced and more uniform forward tunneling voltages | |
| KR20100041968A (ko) | 반도체 소자의 제조 방법 | |
| US6297099B1 (en) | Method to free control tunneling oxide thickness on poly tip of flash | |
| KR20070002298A (ko) | 낸드 플래쉬 메모리 소자의 제조방법 | |
| CN111326519A (zh) | 半导体的形成方法 | |
| KR100898674B1 (ko) | 반도체 소자의 제조 방법 | |
| CN107706153B (zh) | 半导体器件的形成方法 | |
| KR100816727B1 (ko) | 플래시 메모리 소자 제조방법 | |
| TWI756043B (zh) | 非揮發性記憶體結構及其製造方法 | |
| TWI786813B (zh) | 浮置閘極的製造方法 | |
| KR100945925B1 (ko) | 새들 핀 구조의 트랜지스터 형성방법 | |
| KR100704472B1 (ko) | 리세스 게이트를 갖는 반도체장치의 제조 방법 | |
| KR20080000785A (ko) | 낸드 플래시 메모리 소자의 제조 방법 | |
| TWI559455B (zh) | 非揮發性記憶體的製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |